TW595117B - Viterbi decoder algorithm applied for memory basis - Google Patents

Description

595117 五、發明說明（1) 一、 【發明所屬之技術領域】 本發明係有關一種用於記憶體為基礎之維特比 (Viters dec〇der)的演算法，特別是關於馬益 徑匹配與路徑預測機制之維特解碼器的演算法。更用路 二、 【先前技術】 丨 、 按，在提供數位化資訊與通訊的技術中， 確性，通常/數位化的資料都還要加入= 正碼，因此錯誤更正碼扮演著核心之一的角色。錯誤、 ;大致上可分為兩類，一種是區塊碼（M〇ck coJ)、此 相：：使I;?方式一次編碼一個區塊資料，區塊之間I c Λ 具有時間相關·；另一種則是迴旋碼… 的。nvo u i〇nal CGde )，其編碼過程係具有時間相關性 維特：言’迴旋碼的解碼器最普遍的方法是應用 效果，此插…^Vlterbl、algorlthm)以得到最佳的解碼 採用該演篡2异法乃ί迴旋碼的最有效率解碼演算法，而 程中了 ^右1之解碼器則稱之為維特比解碼器。在解碼過 長ί才構不論f料的正確*，*需要解碼一段固定 碼：程;b: 筆資料’這段長度稱為回溯長⑨，且在解 應用要大量的記憶體頻寬與存取次數；而在實際 ί可判斷出I:分士情況下只需要小於1^回溯長度的解碼 ^ ^ ^ - 確的貧料，所以造成許多無謂的功率消耗在 β己憶體存取的消耗上。 你 五、發明說明（2) 如美國專利US 5, 208, 81 6係提出高速維特比解 其係利用傳送同位元檢查碼 d的維特比評估或重傳，以增加資料的2 而要大量記憶體頻寬，以達到低： ；号】解碼器 專利US 4 9 0 5 31 7目丨丨祖* ▲、手的要衣另一美國 上加以壓r人，忐去揭路在進行路徑回溯將狀態在時間輛 上加以壓縮合成，達到跳躍回 π間軸 憶體存取與增加解碼速产· 果，如此可以減少記 到目刖應用的要求，而且 的上=無法達 是必須再算一次，此 t /的路仫在下一次解碼時還 在下-次必須解的資料，二;合Jf料有很大的機率是 憶體讀取。 θ有很夕不必要的計算與記‘ 解碼器的演算‘ Hd】於記憶體:為基礎之維特比 低記憶體存取次數與功率消耗l m二二預測機制，降 的該等缺失。 乂改善存在於先前技術中 二、【發明内容】 本發明之主要目的係 維特比解碼器的演算法，、1挺供^，用於記憶體為基礎之 測可能正確的路徑，使德ς 計算路徑的同時可以先預 取次數，並可根據不同的：程可以降低記憶體存 :…搭配預测路徑機制； ' 所需的之回 ⑦他解碼過程中記憶體存取 595117 五、發明說明（3) 所造成的功率消耗。 本發明之另一目的係在提供一種用於記憶體為基礎之 ^寺比解碼器的演算法，其係根據收到資料的狀況動離調 ，解碼過程中所需之記憶體存取量，以便在錯誤更正電路 三利用所接受字碼資料之特性，，除實際應角〜上所造成 的夕餘運算，以有效降低電路在實^操作上的功率消耗。 本發明之再一目的係在提供一種用於記憶體為基礎之 、卡特比解碼器的演算法，其係可大巾g降低記憶體讀取的要 承，進而在高速應用領域中達到低功率之目的者。 — 本發明之又一目的係在提供一種以最簡單的方法達到 低功率的要求，以兼具成本與實用上的競爭潛力。/ - ^本發明之演算法係包含：根據輸入資料先計算出各路 徑值；再運算各路徑之權值，並比較出最小之路徑權值， 出最小路徑權值的狀態值；當該最小路徑 =位IS連續；徑上：即表示此連續路徑為預測上 、行路彳二回溯呀，再根據此預測之回溯路徑尋找 一 a併點進行解碼，以得到一解碼信號。 在f述之路徑預測步驟中，更包含：先找出在時刻七 ίί 彳空權值的狀態值；若此時刻卜1到時刻七的狀態轉 換順序係位於格子圖（trellis)中，此時將時刻七之^ = ^權值的狀態值儲存至一暫存器中；然後 的預測，並將其計算出之妝能佶钱在$蘄六抑二才^ τ + 1 十之狀離信人r 异出之狀態值儲存至暫存裔中並與時刻 &離值於开，直至確認此些合併後之最小路徑權值的 狀L值係位於一連續路徑上為止。其中，若該暫存赛内儲

第7頁 J丄丄/ J丄丄/ 五 發明說明（4) 子之路t為正確者，則以 再者，在進行路徑回溯==存取暫存器為主。 匹配步驟，其係包括：將 1_時，，可同時進行路徑 器中；接著再比較目前之回^刻之回溯路徑儲存至暫存 徑，當此二路徑重合 二路徑與前-時刻之回溯路 之路徑，並使後續 2在暫存器中、到欲求 危π %丄只之解碼過転以存，取暫存器為主。 低下藉由具體實施例； 容易瞭解本發明之目的的==，當更 效。 仪何円今、特點及其所達成之功 四 【貫施方式】 維特常適用於狀態數多與低功率消耗的， 、准特比解碼裔（VUerbi decoder )架構；但是隨著f言 解碼速度的要求，整個記憶體所需要的頻寬相對變大，Γ"造 成記憶體存取j功率消耗相對增加。利用回溯路徑的相依 性質可以發現前後兩個回溯路徑隨著越低的資料錯誤率會 有更高之相似度；在實際應用上，輸入資料的位元錯誤率 (8£1〇約在10-2左右，此時95%的回溯路徑是相同的。因 此，本發明即在利用此特性並搭配使用路徑匹配與路徑預 測機制，以省去75%的記憶體存取次數並降低功率消耗。 第一圖為維特比解碼器應用於IEEE 802.1 1 a無線區域 網路的架構示意圖’如圖所示，射頻接收器1 〇接收到射頻 信號之後，依序經過同步器1 2之同步處理、正交頻率多工 調變（OFDM )解調器14之調變信號、通道校正器16之調

第8頁 595117 五、發明說明（5) 校、解對映器18之解對映每個實 錯器20將原本交錯到不n =格式碼，以及利用解交 德Α值Μ 一 包的資料恢復回原來地方，最 後再傳达至一維特比解碼器22 最 程所造成的資料錯誤。 听、狹碼以更正傳輸過 而在維特比解碼器的迴旋碼解嗶過程中，在大 :況小於回溯長度的解碼如判斷出正碟“、 同時可以先預測可能正確的路徑 =十二路&的 降低記憶體存取次數。使之後的解碼過程可以 圖，：本發明所使用<維特比解碼器的架構示意、 碑哭=巧圖式來說明應用於記憶體為基礎之維特比解 包Γ詳細步，，如圖所示，-狀態轉' 入資祖斗ί ( 〇n metric unit，tmu) 24根據輸 、弯摆二计异出一路徑值，並將此路徑值傳送至一加-比較- 早元（acsu) 26進行運算，將所得之路徑存於殘存路 °己匕、體單元（survivor memory uni t，SMU ) 28 内；再 " 路從權值記憶單元（path metric，PM ) 30取得各 徑的路徑權值，經比較器32之比較後得到一路徑回 ^ 寻运至一解碼器34，使解碼器34可據此進行路徑回溯 殘存路徑記憶體單元28内讀取所需的資料進行解碼。 在前述計算路徑之同時，係可進行路徑預測3 6，其係 二路徑權值’先找出最小路徑權值的狀態值；然後 確認3小路徑權值的狀態值是否位於一連續路徑上’為 uL值是否位於一連續路徑上，須先找出在時刻t之 五、發明說明（6) — 最小路徑權值的狀態值；當時 序係位於格子圖（tre⑴!1二刻:的狀態轉換順 值的狀態值儲存至一暫存器38内將此時亥=最小路徑權 路徑記憶體單元28内，以調整碼^二38係配置於殘存 測了 Λ值合併’可連續^相鄰時間點進行預 即表示該連續路徑為值係位於-連續路徑上， 徑上，則停止此預^ D湖路徑，若非位於一連續路 碼至該㈣長度，即可得到解碼信^ 須再解 其中’若預測到該回溯路饴，— 存之路徑為正確者，則魅 麦表不暫存器38内儲 再者，太恭解碼 將以存取暫存器38為主。 時或單獨進行‘ f = 了二=則述路徑預測36之外，更可同 回溯路徑儲其係先將前-時刻運算出之 徑，並比較目乂夕[中且再運异此時刻的回溯路 二路徑相互重：時回，路徑與前-時刻的回溯路徑，當該 號處i器^ϊίί:可：軟體、“途處理器或數位訊11 比演算法在路徑回溯 2本發明提出之方法係將維特 加以結合，將回有：特性與輸入資料的可靠性 有很大的機會直』於暫存器’下-次的回溯過程 記憶體讀取。再者1存益之路徑，故可省略大部分的 有’本發明將視輸入資料的可靠度決定記 595117 五、發明說明（7) 憶體的讀取，使記憶體寫入與讀取所需的頻寬可以達到接 近1 : 1 ;且根據輸入資料的正確性做解碼運算的適當調整 將使維特比解碼器更有效率。 因此，本發明係根據收到資料的狀況動態調整解碼過 程中所需之記憶體存取量，以便在$誤更正電路〜中，利用 =接受字碼資料之特性，摒除實際；用上所造成的多餘運 算、，，以有效降低電路在實際、操作上!的記憶體存取次數與功 率消耗進而在兩速應用領域中達到低功率之目的者。職

J亘^明係以最簡單的方法達#低功率的要求，以同碍 最具成本與實用上的競爭潛力。 點，豆ΐ ί之貝鈿例僅係為說明本發明之技術思想及4 點其目的在使熟習此項技藝之人士能豹瞼鈕大菸昍夕， 並據U κ施，當不能以之限定^ ^ ^ ^ ^ ^ ^ ^ ^ —丄 厅揭不之精神所作之均等變介七攸雜 柄座、 盍在本發明之專利範圍内。 Wdb或修飾，仍應 圖號說明： 10 射頻接收器 14 解調器 18 解對映器 2 2 維特比解碼器 26加—比較-選擇單元 3〇路徑權值記憶單元 34 解碼器 38暫存器 12 同步器 16 通道校正器 20 解交錯器 24 狀態轉換計量單元 28 殘存路徑記憶體單元 3 2比較器 36 路徑預測

第11頁 595117 圖式簡單說明 第一圖為維特比解碼器應用於無線區域網路的架構示意 圖。 第二圖為本發明所使用之維特比解碼器的架構示意圖。 __ 第12頁

Claims (1)

1. 六、申請專利範圍 1、 一種用於記憶體為基礎之 括下列步驟： 寻比解碼器的演算法，包 根據輪入資料計算出路徑值. ，算各路徑之權值，並比較出_ 該最小路徑權值的狀態值； 小之路徑權值，以找出 判斷該最小路徑權值的狀態 丨 …、 若是，表示該連續路徑即為=产位於一連續路徑上， 止該預測；以及 ’、之回溯路徑，若否，則停 i 進行路徑回溯步驟時，根據誃褚、； 併點進行解碼，以得到解碼信剛之回溯路徑尋找一合 2、 如申請專利範圍第丨項所述= 其中在計算路徑的同時，係可利用=匕解1器的演算法， 該路徑之預測。 用該最小路杈權值來進行 3、 如申請專利範圍第丨項所述之 盆Φ斜兮、I 雖特比解碼益的演算法’ 溯長度的解碼。 、，、長度係小於一回 1、中如在範圍第1項所述之維特比解碼器的演算法， ：在！斷該最小路徑權I的狀態值是否Μ —連續路， 上的預測步驟中，更包括下列步驟： 、卫 ，出在時刻t之該最小路徑權值的狀態值； 若在時刻t-ι到時刻t的狀態轉換順序係位於格子圖 將該時刻t之最小路徑權值的狀態值儲存至一 ’ 以及 r Μ甲， 進行時刻t + 1的預測，並將其狀態值儲存至該暫存;器中

   595117 '申請專利範圍 並與該時刻t之狀態值人说 士 狀態值係位於一連續路上為直止至確認該最小路徑權值的 取暫存ίί為主°。儲存之路徑為正確者，則解碼過程以存 VtV^VL範，圍第1項所述之維▲比解碼器的演算法， 步驟’其係包括下列ϋ步驟m同時進行路徑匹配 :::!刻之回溯路徑儲存至-暫存器中；以* _ 4 :二：：溯路徑與該前一回溯路徑，當該二路徑重 口 4，即可得到欲求之路俨。 伶里 V中如若圍第6項所、之維特比解碼 取暫存器為主。 者則解碼過程以存 8曾法如申Λ專利範圍第4或第6項所述之維特比解碼器的演 體單元内，以調整解碼過程的記憶體存之殘餘記憶 9甘\如申請專利範圍第1項所述之維特比解碼考66卜μ 八中該演算法係可用軟體、多用途處;^ 、肩鼻法， 器來實現。 ！盎或數位訊號處理 =、一種用於記憶體為基礎之維特比解 括下列步驟： 1為的/貝异法，包 根據輪入資料計算出一路徑值； 運算該路徑值，並比較出最小之路徑 工權值，以找出該最 第14頁 595117 六、申請專利範圍 小路徑權值的狀態值； 判斷該最小路徑權值的狀離 若是，表示該連續路押β A二疋否位於一連續路徑上， 止該預測，· 工即為預測之回潮路徑，若否，則停 之該回溯路徑儲存 ' 進仃路徑回溯步驟時，根;^仔器中，、 併點進行解碼，以得到―解碼“ c路徑尋找-合 繼續計算出目前之回溯路徑，心 前一該回溯路徑，當該二路徑重人1乂該目别回溯路徑與 徑，以進行後續之解碼步驟。°時，即可得到欲求之路< 11、如申請專利範圍第丨0項所述 - 具中在计异路徑的同時，係可利用兮县,妨/ 進行該路徑之預測。 j用忒最小路徑權值來 法，ί ^二$利㈤圍第10項所述之維特比解碼器的演算 一回潮長度的解碼。 /、長度係小於 =、如申請專利範圍第10項所述之維特比解碼器的演曾 去[其中在判斷該最小路徑權值的狀態值是否位於」=碎 路位上的預測步驟中，更包括下列步驟： 、、I 找出在時刻t之該最小路徑權值的狀態值； 若在時刻t-1到時刻t的狀態轉換順序係位於格子圖中， 將該時刻t之最小路徑權值的狀態值儲存至該暫存器 以及 w , 進行時刻t +1的預測，並將其狀態值儲存至該暫存器中

   ME

   第15頁 595117 六、申請專利範圍 並與該時刻t之狀態值合併，直至確認該最小 狀態值係位於一連續路徑上為止。 峪杬權值的 14、如申請專利範圍第1〇或第13項所述之 演算法’其中若該暫存器内儲存之路徑為正確 3 ^的 過程以存取暫存器為主。 確者，、則解碼 1 5、如申請專利範圍第丨〇項所述之^特比解碼器的演算 ，二其中該暫存器係配置於該維特^解碼器之殘餘記ί體 單元内’以調整解碼過程的記憶體存取。 1 6、如申請專利範圍第丨〇項所述之維特比解碼器的演算- 法’其中該演算法係可用軟體、多用途處理器或數位訊號 處理器來實現。 -

   第16頁