玖、發明說明（1) 【發明所屬之技術領域】 本發明是有關於一種積體電路製程之曝光方法，特別 是指一種能精確定位光罩，以減少曝光後線路圖像誤差之 不同層次的曝光方法。 【先前技術】 微影製程（photolithography)是半導體製程中最 重要的步驟之一，凡是與M0S結構相關的，例如各層薄膜 之圖像（pattern)、摻雜區域（d〇pants)等等，均是由 此製程決定。而，微影製程的技術層次，一般不但由所需 使用光罩（mask)數量所決定，且由於光罩使用數 ’即代表需^位光罩的次數愈多，而愈可能造成定位i正 誤差，進而影響元件的積集度（integrati〇n)，因此，如 何減少定位光罩之定位誤差，以提昇圖像的對準度，是業 界提升微影製程良率的努力方向之一。 以ASML的微影曝光機為例，參閱第—圖，目前應 用於微影製程之光罩1包含多數個相同之線路圖像U， 及多數分設於四周角落的米字形粗定位記號12，田字形 對準記號般所使用的光罩與圖示相同，且有六個 =間隔之線路圖像，本例亦以六個圖像為例說明），該 荨線路圖像11間一般鍍覆一層 , 曰7子度、力數百A的鉻膜形成 非透先區13,避免曝光時線路圖㈣的相互干擾。 參=二圖，目前半導體f界所㈣的㈣ ， Γ先驟21將上述具有多數相同線路圖像η之光罩 卜*置於-微影機台中，並配合機台與 玖、發明說明（2 )
位方式，將光罩1 A 位記號（圖未示出）彼此子相;?記號12與機台之相對定 該微影機台。）彼此相配合，以相對定位該光罩4 接著以步驟22將多數晶圓分別安置人該微影機台中 、’刀t依序相對定位其中之—晶圓與該微影機台。 接著進仃步驟23，將光罩i上之線路圖像u，曝 、該晶圓上預覆的光阻層上’形成潛在圖像（⑽阶 2步驟24’將該些曝光後已具有潛在圖像的晶圓 10 衫機台；接著進行步驟25進行業界習知的顯影、清洗放 硬烤、去光阻、或摻雜（其他預定金屬）.·等過程， 應於錢路圖像u的—積體電路層丨然後，視需 又序重複進仃步驟21 i 25，最後，即可以步驟26於該 些晶圓上分別形成複數積體電路層，完成具有複數積體電X 路層之晶圓的製備。 15 熟悉微影製程人士皆知，由於每一晶圓傳送至微影 機台内’再相對微影機台定位時，其可能產生之定位誤差 係由機械移動以及相對於光罩定位所產±，因在匕，光罩丨 相對機台定位實為微影製程曝光時誤差來源最主要之一因 素0 由於里產成本所需，光罩1上之多數線路圖像Η均 為幵^/成同一積體電路層所設計，而可同時應用該些圖像 11於同一晶圓多處同時曝光形成潛在圖像，以大幅減少 曝光耗費時严曰1，節省生產成本；因此，曝光形《晶圓上一 預定積體電路層，即必需使用至少一光罩（若考量積體電 7 591697 玖、發明說明（3 ) 路之複雜度，也有使用複數光罩多次曝光形成一層積體電 路）’而使用一片光罩，則必須相對定位光罩與微影機台 久，以目别元件的積集度而言，一般晶圓必須形成至少 $ γ層以上之積體電路層，也就是說，必須相對定位光罩與 微衫機台至少六次以上，而累計形成不可控之對準誤差， 直接影響晶圓積集度與良率。 再者，由於光罩的製造成本極為高昂，因此，目前 晶圓代工廠均僅進行大批量量產生產，藉由大量生產具有 * 相同7L件之晶圓分攤光罩成本，以取得商業利潤。而對一 般資金並不雄厚的設計公司（design h〇use)而言，由於 其製造元件之目的-般為實驗其設計之積體電路的優劣與 否’以及量產上市的可行性評估，所以其所需製造晶圓均 以小批里、多樣性為主，因此，現行必須使用多數光罩的 15 A批置生產方式並無法適用；同時，在微影製程中定位光 罩與微影機台的累計定位誤差，也會影響其實驗生產之精 確度，而更加難崎估其所實驗之積體電路的優劣。 馨 因此，如何改進製程，使其適用於生產小批量多樣 性晶圓，而能符合更多業者的需求，是半導體製程研究改 進的另一方向。 20【發明内容】 因此’本發明之首要目的，即在提供一種多層次的曝 光方法，以減少微影製程中光罩與微影機台之定位誤差。 此外本發明之另一目的，在提供一種可以減少使用 光罩數目、降低光罩成本，而適用於生產小批量多樣性晶 8 591697 玖、發明說明（4 ) 圓的不同層次的曝光方法。 於是，本發明一種不同層次的曝光方法，以一微影機台 對一晶圓進行多層次曝光，使該晶圓具有複數積體電路層。 首先以步驟（A)將一具有複數相異線路圖像之光罩定位 5 於該微影機台上；接著以步驟（B)將該晶圓定位於該微影機 台上；再進行步驟（C)將該光罩其中之一線路圖像對應成形 出該晶圓其中之一積體電路層；最後以步驟（D)將該晶圓重 新疋位於该微影機台上’及/或是定位另一晶圓，進而將該 光罩其中另一線路圖像對應成形出該晶圓其中之另一積體電 10 路層。 【實施方式】 本發明之前述以及其他技術内容、特點與功效，在以 下配合參考圖式之一較佳實施例的詳細說明中，將可清楚 的明白。 15 本發明不同層次的曝光方法3，適用製造小批量多數 曰曰圓，並以一微影機台對晶圓進行多層次曝光，該每一晶 圓刀別具有複數積體電路層，本例將以形成六層積體電路 層為例說明。 參閱第三圖’本發明所使用之光罩4可為二元光罩， 20或相轉移光罩，包含六不同之線路圖像41、42、43、^ 仍、46 ’及多數分設於四周角落的十字形或是米字形定 2 5己破47 (圖示中以米字形為例說明），該每-線路圖像 42 43、44、45、46是針對每一層積體電路而設叶
，且該等線路圖像4卜42、43、44、45、46間亦鍛覆L 9 591697 玖、發明說明（5 ) 百A的鉻膜形成非透光區48’避免曝光時線 路圖像間的相互干擾。 參閱第四目，本發明不同層二欠的曝光方法3，先以牛 驟31將上述具有六不同線路圖像41 x 44 、 45 、 ::光二4’Γ於一微影機台中’例如現在業界習用的 ASML、Nlkc)n核牌的步進續描式微影機台，並配 台與光罩4預設之定位方式，將光罩4之米字形（或= ίο 15 形）定位記號47與機台之相對定位記號（圖未示出）彼此 相酉^，以曰相狀位該光罩4與該微影機台；接著以步驟 ，夕數曰曰圓分別安置入該微影機台中，並分別依序相 對移動其中-預定曝光之晶圓與該微影機台相對定位 接著進行步驟33’將光罩4上之線路圖像41 至5亥晶圓上預覆的—光阻層上’形成第—潛在圖像；再以 ㈣34,將該些曝光後已具有第—潛在圖像 «機^接著以步驟35 ’進行„習知的顯影、= /共烤、參雜或是#刻（不同財金屬），再進行去光阻 (通常是以㈣方式除去敎無用之光阻）...等過程先； 成相對應於該線路圖像41之第一層積體電路，由驟 35中顯影、清洗、饵姥 土上·驟 20 烤去光阻、參雜...等過程，以為 ”，所熟知，且非本發明重點所在，故在此不多加詳述^ 然後，重複進行步驟32、步驟33、步驟34， Γ將該些晶圓再次傳送人該微影㈣中，重新依序相= 疋位晶圓與該《彡機台後，再依序將已相對微影 位之光罩4上的其他多數線路圖像42、43、44、45、二 10 坎、發明說明（6 ) ，分別曝光形成第二、二, 相對應之第… ~••…/曰在圖像，再分別成形出 36一』二=、六層積體電路層，最後，則如步驟 所製::成下列第-表可知，本發明不同二 所製備完成之晶圓，龙第- ，、第一層積體電路（即表中的PL1) 之χ方向最大重疊誤罢f 爭“ 差（0Verlay error)為 12mn，y 方向 最大重疊誤差為31nm，第
罘一層積體電路（即表中的PL4 ^之X方向最大重疊誤I e1JA ln 、差為25nm，y方向最大重疊誤差 10 則為10nm ;而較習知需更換 ^ 、 先罩，疋位六次光罩與微 〜機台之製程’其第二層積體電路（即表中的pLi)之χ =最大重疊誤差為53nm，y方向最大重疊誤差為42nm —層積體電路（即表中的PL4)之乂方向最大重疊誤 差為43励，y方向最大重疊誤差為28nm，顯然，本發明 15 :同層次的曝光方法3’在微影製程中最重要的曝光圖像 準確度上，較習知之微影製程2具有大幅度改善。
11 591697 玖、發明說明(7) 由於，本發明不同層次的曝光方法3，將多數層積體 電路之線路圖像41、42、43、44、45、46，形成於單一 光罩4中，因此，僅需以步驟31對應相同光罩4與微影 機台’即可重複曝光完成六層線路圖像41、 5 、45、46，因此可將人工定位光罩4與微影機台的誤差降 至最低；同時，由於線路圖像41、42、43、44、45、 均不相同，因此雖然曝光時間較使用具有多數相同線路圖 像11之光罩1增加，但是當生產小批量之多數晶圓時，· 時間成本差異不大，因而對1(:設計公司（design house) 10而言，由於其製造元件之目的僅為實驗其設計之積體電路 之優劣與否，以及量產上市的可行性評估，所需製造晶圓 之數量一般均極少量，故本發明不同層次的曝光方法3不 但可以最低的人工定位誤差，增進其實驗生產之精確度， 同時可以減少其所使用光罩的數目，減少投資金額，以生 15產六層積體電路之晶圓而言，應用本發明之製程的成本約 僅需400萬台幣，較習知必須使用六光罩之傳統製程的 φ 9〇〇萬成本預算而言，大幅節省5〇〇萬元以上的投資成本 〇 此外，熟悉半導體製程人士由上述說明可輕易得知， 2〇 凡應用 TTL Alignment (Through The Lens)定位光罩的 、 微影機台，均可簡單應用本發明不同層次的曝光方法3， 而可大幅降低使用光罩數目，減少定位誤差，而不限於步 進/掃描式微影機台，其他例如應用接觸式（c〇ntact)、近 接式（proximity)曝光的微影機台，同樣地也可以應用本 12 591697 玖、發明說明（8 ) 發明。 再者，要特別說明的是，由於本發明所使用之光罩4 上的線路圖像41、42、43、44、45、46均不相同，因此 ，可預先設計該些線路圖像41、42、43、44、45、46， 5 應用其中多數線路圖像41、42、43、44、45、46共同分 別曝光於晶圓之一預覆光阻層後，相對應地形成晶圓其中 一層的積體電路層，以更高的良率形成更複雜的積體電路 層；也可以於光罩4定位後，同時應用光罩上多數個顯像 圖案41、42、43、44、45、46同時曝光於晶圓各預定區 10 域，而在晶圓上之各該區域，製成功能構造各異之多數晶 片，以於單一晶圓上合併製造出更多種設計之元件，以符 合生產效益。 綜上所述，由於半導體產業是一資金高度密集的產業 ，因此，其所有製程的研究改進，均依照量產化發展，期 15 以大批量生產以降低生產成本，取得商業利潤，也因此， 對一般資金並不雄厚的設計公司而言，對現行動辄必須以 多數光罩進行之微影製程2,實在是一沉重的負擔，而本 發明不同層次的曝光方法3，將多數層積體電路層之線路 圖像，形成於單一光罩4中，而僅以一次相對定位光罩與 20 微影機台或是對應相同光罩對準記號，即可重複轉移多數 層線路圖像，而相對應成形出複數層積體電路層，不但可 將定位光罩與微影機台的誤差降至最低，同時也可縮減使 用光罩的數量，而可大幅降低生產成本，特別適用於小批 量晶圓的生產製程，而確實達到本發明之目的。 13 591697 玖、發明說明（9 ) 惟以上所述者，僅為本發明之較佳實施例而已，當不 ，以此限定本發明實施之範圍，即大凡依本發明巾請專利 耗圍及發明說明書内容所作之簡單的等效變化與修飾，皆 應仍屬本發明專利涵蓋之範圍内。 5【圖式簡單說明】 第-圖是-示意圖，說明一具有多數相同線路圖像之 光罩； 第一圖疋一流程圖，說明習知之微影製程； ，第一圖疋不思圖，說明應用於本發明不同層次的曝 °光方法之具有多數不同線路圖像之光罩；及 第四圖疋-流程圖，說明本發明不同層次的曝光方法 〇 、第表疋實驗結果，說明本發明不同層次的曝光方 法與習知之微影製程，在形成 15 你〜珉各層積體電路後，於X及y 方向所量測之最大重疊誤差。 14 591697 玖、發明說明（10 ) 【圖式之主要元件代表符號簡 1 光罩 11 線路圖像 12 米字形定位記號 13 非透光區 14 田字形對準記號 2 微影製程 21 步驟 22 步驟 23 步驟 24 步驟 25 步驟 26 步驟 3 不同層次的曝光方法 31 步驟 步驟 步驟 步驟 步驟 光罩 線路圖像 線路圖像 線路圖像 線路圖像 線路圖像 線路圖像 米字形定位記號 非透光區 15