TW591369B - Method and apparatus for regulating the voltage supplied to a computer system - Google Patents
Method and apparatus for regulating the voltage supplied to a computer system Download PDFInfo
- Publication number
- TW591369B TW591369B TW091118526A TW91118526A TW591369B TW 591369 B TW591369 B TW 591369B TW 091118526 A TW091118526 A TW 091118526A TW 91118526 A TW91118526 A TW 91118526A TW 591369 B TW591369 B TW 591369B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- power
- computer system
- voltage regulator
- voltage level
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 4
- 230000001105 regulatory effect Effects 0.000 title 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 16
- 230000007704 transition Effects 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000009987 spinning Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 241000233805 Phoenix Species 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000003442 weekly effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
591369 ⑴ 玖、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 本發明與電腦系統有關,且特別是減少來自一電壓調節 器之供應電壓的整個暫態電壓範圍有關,此暫態電壓範圍 是由於此電壓調節器的供應電流的變動所導致的。 背景 在我們的社會中,電腦系統,從小的手持電子裝置到中 型大小行動式和桌上型系統到大型伺服器和工作站已變 成逐漸普及。電腦系統一般包含一或多個處理器。一處理 器藉由執行指令以處理和控制電腦内的資料流。為了要提 供更有力的電腦給消費者,處理器設計者努力繼續去增加 處理器的操作速度。不幸地,當處理器的速度增加時,處 理器所消耗的功率也會傾向於增加。歷史性地,一電腦系 統所消耗的功率會為兩個因素所限制。第一,當功率消耗 增加時,電腦會傾向於運行地更熱,導致熱發散問題。第 二,一電腦系統所消耗的功率會過度加重用以保持系統操 作的電源供應的限制,減少在行動系統中的電池壽命且減 少可靠度反而在較大的系統中增加成本。 減少由電腦系統所沒取的電氣功率數量的一種方法是 設計此系統以便其能操作於兩種不同的模式上。在第一種 操作模式中,只有此系統的最重要的功能,例如那些專門 用於監視使用者輸入功能是啟動的。此可被稱為“睡眠” 模式。在此睡眠模式中,電腦系統自電壓調節器(或者也 稱為電源/電壓/ Vcc供應或電源/電壓/Vcc源)汲取非常少 的功率。在第二種操作模式中,電腦系統忙於執行指令以
591369 完成特別的工作。此被稱為“甦醒”模式。在此甦醒模式 中,電腦系統自電源供應消耗可觀數量的功率。 不幸地,有一與切換電腦系統於睡眠和甦醒模式間相關 的副作用。當電腦在模式間切換時自電源供應所汲取的電 流上的快速變化引起由電壓調節器供應給電腦的電壓上 的波動。自甦醒模式到睡眠模式可能引起在電流上的快速 減少,導致向上的尖峰電壓暫態。相似地,自睡眠模式到 甦醒模式可能引起在電流上的快速增加,導致向下的尖峰 電壓暫態。 本發明解決與先前技藝有關的此一和其它問題。 圖式之簡單說明 本發明藉由實例來說明且不限於伴隨的圖形,其中類似 參考指示相似的元件,且其中, 圖1包含依照本發明的一實施例所形成的一電腦系統; 圖2包含依照本發明的一實施例的一時序圖; 圖3包含依照本發明的一實施例的一電路; 圖4包含依照本發明的另一實施例的一時序圖; 圖5包含顯示本發明的一方法之流程圖。 詳細說明 依照本發明的一實施例,一電壓調節器供應電源(或者 稱為一電壓位準或Vcc位準)給在一電腦系統内的多個裝 置。當這些裝置是在甦醒狀態時,此來自電壓調節器的電 壓位準可被維持於一低於此調節器的主要電壓位準的第 一電壓位準上。如此做,電腦系統會消耗較少的功率,因
591369 為功率消耗是與電壓位準的平方成比例。當這些裝置切換 到一睡眠狀態時,此來自電壓調節器的電壓位準接著可被 增加到一第二電壓位準上。當某些裝置是在甦醒狀態中且 某些裝置是在睡眠狀態中時,此電壓調節器的輸出可被設 定到一在第一和第二電壓位準間的中間電壓位準上。 這些裝置的甦醒模式和睡眠模式是由提供給此電壓調 節器的一電源狀態情況信號所指示。此來自電壓調節器的 關聯輸出電壓位準被預定成不管電壓暫態而維持此電壓 位準在一適當的容忍範圍的值。這些電壓暫態是與此裝置 的甦醒狀態和睡眠狀態間的暫態有關的電流波動的期望 結果。一本發明的實施例的更詳細說明,包含不同的組態 和具體實現,提供如下。 正如在此所用的,術語“甦醒”和“睡眠”是裝置的電源狀 態的相對指示。在趋醒狀態下的裝置通常平均地比在睡眠 狀態下的相同裝置消耗較多的功率。依照本發明的一實施 例,一在甦醒狀態下的裝置是在一操作狀態或預備操作 (也就是說,接收,傳送,或存取資料或預備接收,傳送, 或存取資料)。一在睡眠狀態下的裝置是在一非操作的狀 態下。例如,一硬碟,軟碟,或數位影音光碟可被考慮是 在一甦醒狀態當其儲存媒體正在旋轉時且可被考慮是在 一睡眠狀態當其儲存媒體不在旋轉時(或正在旋轉其速度 小於一預定速度時)。 針對本發明的一實施例,術語“甦醒”和“睡眠”可依照 A C P I規格來解釋(先進組態和電源介面規格,版本2 · 0,公 591369 (2) 元2000年7月27日由康栢,英特爾,微軟,鳳凰,和東芝 等出版),但不限於此。注意在此所稱的睡眠狀態可被或 者稱做未啟動,電源-下降,深電源-下降,深睡眠,低功 率,或閒置狀態。 依照本發明的一實施例,提供給電壓調節器以指示在電 腦系統内裝置之甦醒狀態和睡眠狀態的此電源狀態情況 信號可以是一由ACPI規格所定義的信號。例如,此電源 狀態情況信號可以是SLP_S 3#信號,如在ACPI規格中所描 述的。或者,此電源狀態情況信號可以是任何由位於電腦 系統内的任何控制器所產生以指示電腦系統内個別或多 個裝置之電源狀態的任何信號。此控制器可位於一電腦系 統的集線器或橋接器(常包含於晶片組内)中央(如以下更 詳細的說明),或,另一選擇為,其可位於此電腦系統的 另一裝置的中央,或其為一分離元件。依照另一實施例, 其可分佈跨越於此電腦系統的多個裝置或分離元件。例 如,每個耦合到一電壓調節器的裝置可以分別送出其本身 的電源狀態情況信號到此電壓調節器提指示其電源狀態。 應該要注意提供給此電壓調節器的電源狀態情況信號 指示在此裝置的電源狀態的變遷之前,之後或此期間,一 相關的裝置(或多個裝置)的電源狀態的變化。如在此所用 的,術語“當”被用來指示任何這些電源狀態變遷的時間上 特性。例如,措辭“當此裝置進入睡眠狀態時,一信號被 送到此電壓調節器”被解釋為意味著此信號可在變遷進入 睡眠狀態的之前,之後或此期間被送出,但是雖然如此與 (3)
進入睡眠狀態的變遷有關聯。 圖1包含一依照本發 ^ 七月的一貫施例所形成的電腦系統。 理器1〇1被耦合到集線器八1〇5與記憶體1〇 ^6,和集線器b作通信。奠轉± 集、、泉咨Β,依序,耦合到幾個週 入/出裝置,包含,例如,鍵盤1 1 0,數據機1 1 1 ,音 讯裝置"2 ’庠欠碟機113,硬碟機114和數位影音光碟115。 :1的電腦系統額外包含多個用以供應不同電壓位準電源
此系、,先的不同疋件的多個電壓調節器(VR)。例如, 102供應電源給處理器mpviu 103供應電源給處理器 01和集線斋A 105兩者。VR3 1〇4供應電源給繪圖裝置 106 VR4 1 0 5供應電源給集線器A 1 0 5,記憶體1 0 7和集 、泉斋B 1〇9。VR5 1 16也供應電源給集線器B 1〇9和給鍵盤 1 1 〇,數據機111 ,音訊裝置丨丨2,軟碟機丨丨3,硬碟機丨工* 和數位影音光碟1 1 5。 …/王思、某些電壓調節器供應電源給單一元件而其它的電 〇,卩=供應電源給多個元件。此外,某些元件僅自一電 壓肩即咨接收一電壓供應而其它元件自多個電壓調節器 接收夕個電壓供應。依照本發明的另一些實施例,應瞭解 到’電壓調節器與電腦系統内的這些和其它的元件不同的 隸合可被具體實現。 圖1的電腦系統之多個元件可以進入甦醒和睡眠狀態。
例如’如上所述,當它們各別的儲存媒體不轉動時,硬碟 機1 1 4和數位影音光碟1 1 5可被考慮為進入睡眠狀態。其它 的元件’例如處理器1 0 1,可以有不同的甦醒和睡眠狀態。 -9- 591369
(4) 例如,處理器1 Ο 1可以有一充分的操作甦醒狀態,一部分 的操作甦醒狀態,一部分的睡眠狀態,一平常的睡眠狀 態,一較深的睡眠狀態,等等。這些不同的甦醒和睡眠狀 態位準可以有與其關聯的不同電流消耗位準。
依照本發明的一實施例,圖1的電腦系統之不同元件之 電源狀態情況信號可以被指示到一或多個電壓調節器以 適當地設定供應給這些元件之輸出電壓位準。此電源狀態 情況可經由一電源狀態情況信號線透過電源狀態情況信 號被提供給一電壓調節器。例如,圖1的週邊裝置1 1 0 -1 1 5 的電源狀態可被指示到VR5 1 1 6經由電源狀態情況信號 線11 7透過一電源狀態情況信號指示給VR5 1 1 6。 依照本發明的一實施例,圖1中經由信號線1 1 7提供給 VR5 1 1 6的此電源狀態情況信號指示多個週邊裝置
1 1 Ο - 1 1 5的電源狀態。例如,依照一實施例,其中在一與 ACPI相容的電腦系統之内此電源狀態情況信號是 SLP_S 3#信號,此電源狀態情況信號可以集合性地指示驅 動器1 1 3 - 1 1 5的電源狀態。依照本發明的另一實施例,此 電源狀態情況信號是一獨立地,集合性地,或以任何群集 來指示不同元件的電源狀態之串列或平行信號。 圖2包含依照本發明的一實施例,來自一電壓調節器到 一電腦系統之多個元件的電流和電壓的時序圖。來自此電 壓調節器之電流顯示於時序圖2 0 0。如圖所示,在時序圖 2 0 0中的時間2 1 0週期中,由此電壓調節器提供電源之元件 是在一甦醒狀態且消耗第一數量的電流。在時間2 1 1週期 -10- 591369 (5) 中,這些元件是在一睡眠狀態且消耗較少數量的電流。在 時間2 1 2週期中,這些元件重新進入甦醒狀態且再次消耗 第一數量的電流。
傳統地,此電壓調節器的電壓位準輸出被設為此主電 壓,如圖2的時序圖2 0 1所示。此主電壓可以是,例如,五 伏特,但或者可以是藉由此電壓調節器所供應足夠用來提 供電源給這些元件的任何目標電壓。典型地,有一容忍範 圍,在此範圍内此電壓調節器的電壓位準輸出可能波動然 而仍然啟動這些相關的元件適當操作且允許此電腦系統 在所建立的電氣,熱和其它的特定限制之内來執行工作。 如圖2所示,此容忍範圍可能是此主電壓的+/- 5 %。在本發 明的另一實施例中,此容忍範圍可以變動,且不須要是與 此主電壓附近對稱。
當此電腦系統的元件之電源狀態自一甦醒狀態2 1 0變遷 到一睡眠狀態2 1 1時,如圖2的時序圖2 0 1所示,一向上的 尖峰電壓暫態發生。設計此電腦系統以便此向上的尖峰電 壓暫態仍然是在此容忍範圍内。當此電腦系統的元件之電 源狀態自一睡眠狀態2 1 1變遷到一甦醒狀態2 1 2時,如時序 圖2 0 1所示,一向下的尖峰電壓暫態發生。設計此電腦系 統以便此向下的尖峰電壓暫態仍然是在此容忍範圍内。 依照本發明的一實施例,一電源狀態情況信號被用來以 一種減少此電腦系統的功率消耗的方式來調整來自此電 壓調節器的目標電壓位準。例如,如圖2的時序圖2 0 2所 示,當在時間2 1 0週期中,這些元件是一甦醒狀態時,來 -11 - 591369
⑹
自此電壓調節器的電壓位準輸出可被設定在或靠近此容 忍範圍的較低端點,如藉由一電源狀態情況信號所指示給 此電壓調節器的。對於本發明的另一實施例而言,在時間 2 1 0週期中,此電壓位準可被設定在位於此容忍範圍較低 的端點和此主電位準之間的任何中間值。當在時間2 1 0週 期中,這些元件變遷到此睡眠狀態時,來自此電壓調節器 的電壓位準輸出可能尖拳向上。此變遷藉由此電源狀態情 況信號被指示給此電壓調節器。 如圖2的時序圖2 0 2所示,在時間2 1 1週期中此電壓位準 目標可被重置到一較高的值,而非掉回到此起始電壓位 準。依照本發明的一實施例,此較高的值可以是或靠近此 主電壓位準。依照本發明的另一實施例,此電壓位準可被 設定到或靠近一可容納一向下的尖峰電壓暫態而不允許 此電壓位準落於此容忍範圍較低端點之下的電壓位準。
如圖2的時序圖2 0 2所示,在時間2 1 2週期中當這些元件 變遷回到甦醒狀態時,如藉由一電源狀態情況信號指示給 此電壓調節器的,來自此電壓調節器的電壓位準輸出可能 尖 向下,但仍然在此容忍範圍内。在時間2 1 2週期中此 電壓位準目標可被重置到一不同的值,而非掉回到在時間 2 1 1週期中設定的電壓位準。如時序圖2 0 2所示,此值可以 是在甦醒週期2 1 0中設定的此起始電壓位準,靠近此容忍 範圍的較低端點。 圖3包含依照本發明的一電路。圖3的電路是供應電源給 依照本發明的一實施例所形成的電腦系統之電壓調節 -12- 591369
⑺ 器。此電源狀態情況信號可被耦合到n ·通道電晶體3 w的 閘極。電晶體3 3 0的源極被耦合到接地點而其汲極被耦合 到電阻器33 1的一端。電阻器33 1的另一端被耦合到比較器 3 3 4的反相輸入。比較器3 3 4的非-反相輸入被耦合到一常 數參考電壓Vref。比較器3 34的輸出被耦合到電壓調節器 3 3 5的一輸入。電壓調節器3 3 5的輸出經由電阻器被迥 馈到比較器3 34的反相輸入。比較器3 3 4的反相輸入經由電 阻器3 3 2被耦合到接地點。 當圖3中的比較器3 3 4之反相輸入降到此參考電壓Vref 之下時,比車父咨3 3 4的輸出送出一信號給電壓調節器3 3 5 以增加在其輸出處的電壓V。相反地,當比較器3 3 4之反 相輸入升南到此參考電壓Vref之上時,比較器334送出一 信號給電壓調節器3 3 5以減少在其輸出處的電壓v。用此 方式’由此電壓調節器供應給此電腦系統之元件的電壓v 被調整且維持在一相對常數值。注意為了清楚起見,電壓 調節器3 3 5僅以方塊的形式來代表。調節器3 3 5方塊的邊界 以所示的方式被任意選擇以特別顯示此電源狀態情況信 號和其在此電壓調節器的輸出電壓位準上的效應之間的 關係。此電腦系統的電壓調節器或者可被定義成包含元件 3 3 0-3 3 4的任一或全部。因為此理由,應了解到將此電源 狀態情 >兄信號送到電晶體3 3 〇的閘極等同描述僅將此信號 送到此電壓調節器本身。 依照本發明的—實施例,Vref被設定在或靠近此電壓調 節器之答忍範圍的較低端點。此電源狀態情況信號可被驅 -13-
591369 動到高狀態以指示此電腦系統的相關元件是在一睡眠狀 態,且驅動到低狀態以指示此電腦系統的相關元件是在一 甦醒狀態。或者,圖3中的電路可被重新設計以容納一被 驅動到高狀態以指示一甦醒狀態以乃被驅動到低狀態以 指示一睡眠狀態之電源狀態情況信號。 另一選擇為,圖3中的電路可被修改以包含一儲存元 素,例如一閂鎖,以儲存指示此電腦系統的相關元件的電 源狀態情況的一或多個位元。對本發明的另一實施例而 言,圖3中的電路可被重新設計以接受額外的與其它電源 為電壓調節器3 3 5所供應的元件有關之電源狀態情況信 號。對此實施例而言,超過兩個以上的不同輸出電壓位準 可由此電壓調節器所產生,如以下更詳細的說明。 圖4包含依照本發明的另一實施例,自一電壓調節器到 電腦系統的的多個元件的電流和電壓的時序圖。來自此 電壓調節器的電流顯示於時序圖4 0 0中。如圖所示,在時 序圖4 0 0中的時間4 0 2週期中,由此電壓調節器所提供電源 之元件是在一甦醒狀態且消耗第一數量的電流。在時間 4 0 3週期中,某些元件進入一睡眠狀態且消耗一較少數量 的電流而其它的元件仍然在一甦醒狀態,導致一小於此第 一數量的電流的第二數量的電流的總消耗。在時間404週 期中,更多元件進入此睡眠狀態,導致所消耗的電流數量 之更進一步的減少。在時間4 0 5週期中,這些元件重新進 入此甦醒狀態且再次消耗此第一數量的電流。 依照本發明的一實施例,一電源狀態情況信號被用來以 -14- 591369
(9)
一種減少此電腦系統的功率消耗的方式來調整來自此電 壓調節器的目標電壓位準。例如,如圖4的時序圖4 0 1所 示,當在時間4 0 2週期中,這些元件是一甦醒狀態時,來 自此電壓調節器的電壓位準輸出可被設定在或靠近此容 忍範圍的較低端點,如藉由一電源狀態情況信號所指示給 此電壓調節器的。此假詨在時間402週期中,大部分高電 流汲取元件是在此甦醒狀態。依照本發明的另一實施例, 此電壓位準可被設定到或靠近一可容納一向下的尖峰電 壓暫態而不允許此電壓位準落於此容忍範圍較低端點之 下的電壓位準。 在時間4 0 3週期中,當某些元件變遷到此睡眠狀態時, 來自此電壓調節器的電壓位準輸出可能尖峯突起,如時序 圖4 0 1中所示。此變遷藉由此電源狀態情況信號被指示給 此電壓調節器。
在時間4 0 3週期中,此電壓位準目標可被重置到一較高 的值,而非掉回到此起始電壓位準,如圖4中的時序圖4 0 1 中所示。依照本發明的一實施例,此較高的值可以是在位 於此容忍範圍的較低端點和此主電壓位準之間的某中間 位置。依照本發明的另一實施例,此電壓位準可以是在或 靠近一可容納一向下的尖峰電壓暫態而不允許此電壓位 準落於此容忍範圍較低端點之下的電壓位準。當在時間 4 0 4週期中,額外的元件變遷到此睡眠狀態時,來自此電 壓調節器的電壓位準輸出可能再次尖峯突起,如時序圖 4 0 1中所示。此變遷也藉由此電源狀態情況信號被指示給 -15- 591369
(ίο) 此電壓調節器。 在時間4 0 4週期中,此電壓位準目標可再被重置到一甚 至更高的值,如圖4中的時序圖4 0 1中所示。依照本發明的 一實施例,此較高的值可以在或靠近此主電壓位準,假設 在時間4 0 4週期中大部分的高電流汲取元件是在此睡眠狀 態。依照本發明的另一實施例,此電壓位準可以是在或靠 近一可容納一向下的尖峰電壓暫態而不允許此電壓位準 落於此容忍範圍較低端點之下的電壓位準。 如圖4的時序圖4 0 1所示,在時間4 0 5週期中當這些元件 變遷回到甦醒狀態時,如藉由此電源狀態情況信號被指示 給此電壓調節器的,來自此電壓調節器的電壓位準輸出可 能尖峰向下,但仍然在此容忍範圍内。在時間4 0 5週期中 此電壓位準目標可再被重置到一不同的值,而非掉回到在 時間4 0 4週期中設定的電壓位準。如時序圖4 0 1所示,此值 可以是在甦醒週期401中設定的此起始電壓位準,靠近此 容忍範圍的較低端點,假設在時間4 0 5週期中,大部分的 高電流汲取元件是在此事甦醒狀態中。依照本發明的另一 實施例,此電壓位準可以是在或靠近一可容納一向下的尖 峰電壓暫態而不允許此電壓位準落於此容忍範圍較低端 點之下的電壓位準。 圖5包含顯示本發明的一方法之流程圖。在步驟5 0 1中, 此電壓調郎裔的輸出被設定到 '一在此客忍範圍内的電壓 位準且被提供給一電腦系統的多個元件。依照本發明的一 實施例,此電壓位準可以是在或靠近一可容納一向下的尖 591369 (π) 峰電壓暫態而不允許此電壓位準落於此容忍範圍較低端 點之下的電壓位準。對於本發明的一實施例而言,為了減 少功率消耗,此電壓位準被設定在此主電壓位準之下。 在步驟5 0 2中,一電源狀態情況信號被送到此電壓調節 器以指示此電腦系統的一或多個元件的電源狀態情況已 改變。在步驟5 0 3中,此電壓調節器的輸出電壓位準因此 被調整。也就是說,依照本發明的一實施例,此電壓調節 器的目標輸出電壓位準可能會上升如果此電源狀態情況 信號指示此電腦系統的一或多個元件已進入睡眠模式。相 似地,此電壓調節器的目標輸出電壓位準可能會降低如果 此電源狀態情況信號指示此電腦系統的一或多個元件已 進入甦醒模式。 參考到其特定作為範例用的實施例以說明本發明。無論 如何,對於那些因本揭示而獲利的人而言,很明顯地可對 這些實施例做修改和改變而不會脫離本發明更廣的精神 和範圍。此說明書和圖式因此被以解釋性意味視之而非以 限制性意味視之。
Claims (1)
- 591369 拾、申請專利範圍 1. 一種電腦系統,包含: 一用以產生一指示此電腦系統的第一多個元件的電 源狀態的電源狀態情況信號之控制器;和 耦合到該多個元件,當該第一多個元件進入一睡眠狀態 時,如藉由該電源狀態情況信號所指示的,增加一到該第 一多個元件的輸出電壓位準之電壓調節器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/940,282 US6839854B2 (en) | 2001-08-27 | 2001-08-27 | Voltage regulation for computer system components that increases voltage level when a component enters a sleep state as indicated by a power state status signal |
Publications (1)
Publication Number | Publication Date |
---|---|
TW591369B true TW591369B (en) | 2004-06-11 |
Family
ID=25474560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091118526A TW591369B (en) | 2001-08-27 | 2002-08-16 | Method and apparatus for regulating the voltage supplied to a computer system |
Country Status (8)
Country | Link |
---|---|
US (2) | US6839854B2 (zh) |
CN (1) | CN1266568C (zh) |
AU (1) | AU2002332703A1 (zh) |
DE (1) | DE10297158B4 (zh) |
GB (1) | GB2396232B (zh) |
HK (1) | HK1062063A1 (zh) |
TW (1) | TW591369B (zh) |
WO (1) | WO2003019340A2 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7093140B2 (en) * | 2002-06-28 | 2006-08-15 | Intel Corporation | Method and apparatus for configuring a voltage regulator based on current information |
US7137018B2 (en) * | 2002-12-31 | 2006-11-14 | Intel Corporation | Active state link power management |
KR20040081301A (ko) * | 2003-03-10 | 2004-09-21 | 마츠시타 덴끼 산교 가부시키가이샤 | 전력 절약 연산 장치 및 그 방법, 및 전력 절약 연산프로그램 및 그 프로그램 제품 |
US7315952B2 (en) * | 2004-06-02 | 2008-01-01 | Intel Corporation | Power state coordination between devices sharing power-managed resources |
US7272741B2 (en) * | 2004-06-02 | 2007-09-18 | Intel Corporation | Hardware coordination of power management activities |
US7925906B2 (en) * | 2004-06-29 | 2011-04-12 | Broadcom Corporation | Multi-voltage multi-battery power management unit |
US7707434B2 (en) * | 2004-06-29 | 2010-04-27 | Broadcom Corporation | Power control bus for carrying power control information indicating a power supply voltage variability |
US7853818B2 (en) * | 2005-02-25 | 2010-12-14 | Intel Corporation | Modifying power adapter output |
US7484108B2 (en) * | 2005-06-23 | 2009-01-27 | Intel Corporation | Enhancing power delivery with transient running average power limits |
US7564226B2 (en) * | 2005-07-01 | 2009-07-21 | Apple Inc. | Rapid supply voltage ramp using charged capacitor and switch |
US7624291B2 (en) * | 2006-03-31 | 2009-11-24 | Intel Corporation | Power optimized multi-mode voltage regulator |
US7716504B2 (en) * | 2006-07-13 | 2010-05-11 | Dell Products L.P. | System for retaining power management settings across sleep states |
US8323087B2 (en) * | 2006-09-18 | 2012-12-04 | Igt | Reduced power consumption wager gaming machine |
US20080070652A1 (en) * | 2006-09-18 | 2008-03-20 | Igt, Inc. | Reduced power consumption wager gaming machine |
US8063618B2 (en) | 2007-12-31 | 2011-11-22 | Intel Corporation | Supply voltage control based at least in part on power state of integrated circuit |
CN101581960B (zh) * | 2008-06-20 | 2011-07-27 | 鸿富锦精密工业(深圳)有限公司 | Cpu供电电路 |
CN102177483B (zh) * | 2008-10-07 | 2015-07-22 | 惠普开发有限公司 | 在具有处理器和向处理器提供功率电压的电压转换器的系统中的功率管理 |
JP2012516500A (ja) | 2009-01-31 | 2012-07-19 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | システムエネルギーの計算 |
DE102014103498A1 (de) * | 2013-03-15 | 2014-09-18 | Flextronics Ap Llc | Erkennung von Leerlauf |
US20160054779A1 (en) | 2014-08-22 | 2016-02-25 | Devadatta Bodas | Managing power performance of distributed computing systems |
WO2017003482A1 (en) * | 2015-07-02 | 2017-01-05 | Hewlett Packard Enterprise Development Lp | Configuring a voltage regulator |
JP6623854B2 (ja) * | 2016-03-10 | 2019-12-25 | 株式会社リコー | 伝送制御装置および伝送制御装置を備える画像形成装置 |
US10466765B2 (en) * | 2017-08-22 | 2019-11-05 | Microchip Technology Incorporated | Systems and methods for managing power consumed by a microcontroller in an inactive mode |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0784811B1 (en) * | 1994-10-07 | 2002-01-09 | Elonex I.P. Holdings Limited | An improved variable-voltage cpu voltage regulator |
US5629608A (en) * | 1994-12-28 | 1997-05-13 | Intel Corporation | Power regulation system for controlling voltage excursions |
US5751603A (en) * | 1995-12-12 | 1998-05-12 | Intel Corporation | Asymmetrical power supply |
US5926394A (en) * | 1996-09-30 | 1999-07-20 | Intel Corporation | Method and apparatus for regulating the voltage supplied to an integrated circuit |
US5987615A (en) * | 1997-12-22 | 1999-11-16 | Stmicroelectronics, Inc. | Programmable load transient compensator for reducing the transient response time to a load capable of operating at multiple power consumption levels |
US5963023A (en) * | 1998-03-21 | 1999-10-05 | Advanced Micro Devices, Inc. | Power surge management for high performance integrated circuit |
US5945817A (en) * | 1998-05-26 | 1999-08-31 | Intel Corporation | Integrated circuit power status indicator and method of using the same |
US6064187A (en) * | 1999-02-12 | 2000-05-16 | Analog Devices, Inc. | Voltage regulator compensation circuit and method |
US6697952B1 (en) * | 2000-07-24 | 2004-02-24 | Dell Products, L.P. | Margining processor power supply |
-
2001
- 2001-08-27 US US09/940,282 patent/US6839854B2/en not_active Expired - Lifetime
-
2002
- 2002-08-16 TW TW091118526A patent/TW591369B/zh not_active IP Right Cessation
- 2002-08-27 DE DE10297158T patent/DE10297158B4/de not_active Expired - Fee Related
- 2002-08-27 CN CN02816864.XA patent/CN1266568C/zh not_active Expired - Fee Related
- 2002-08-27 GB GB0404080A patent/GB2396232B/en not_active Expired - Fee Related
- 2002-08-27 AU AU2002332703A patent/AU2002332703A1/en not_active Abandoned
- 2002-08-27 WO PCT/US2002/027429 patent/WO2003019340A2/en not_active Application Discontinuation
-
2004
- 2004-07-09 HK HK04105008A patent/HK1062063A1/xx not_active IP Right Cessation
- 2004-12-31 US US11/026,649 patent/US20050154932A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN1266568C (zh) | 2006-07-26 |
DE10297158B4 (de) | 2006-02-09 |
WO2003019340A2 (en) | 2003-03-06 |
DE10297158T5 (de) | 2004-12-09 |
GB0404080D0 (en) | 2004-03-31 |
US20050154932A1 (en) | 2005-07-14 |
US20030041272A1 (en) | 2003-02-27 |
WO2003019340A3 (en) | 2004-05-27 |
AU2002332703A1 (en) | 2003-03-10 |
CN1592878A (zh) | 2005-03-09 |
GB2396232B (en) | 2005-11-09 |
HK1062063A1 (en) | 2004-10-15 |
US6839854B2 (en) | 2005-01-04 |
GB2396232A (en) | 2004-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW591369B (en) | Method and apparatus for regulating the voltage supplied to a computer system | |
US7526663B2 (en) | Method and apparatus for reducing the power consumed by a computer system | |
US7624291B2 (en) | Power optimized multi-mode voltage regulator | |
US9507402B2 (en) | Monitoring transaction requests using a policy engine within a storage drive driver to change power capability and latency settings for a storage drive | |
US8560869B2 (en) | Dynamic power reduction | |
US6523128B1 (en) | Controlling power for a sleeping state of a computer to prevent overloading of the stand-by power rails by selectively asserting a control signal | |
EP1325402B1 (en) | Processor power mode transition | |
US8335941B2 (en) | Method for reducing power consumption of a computer system in the working state | |
US9798379B2 (en) | Voltage regulation for a computer system | |
US7454637B2 (en) | Voltage regulator having reduced droop | |
KR101420559B1 (ko) | 다이 상의 전압 스케일링을 위한 분산된 전력 전달 체계 | |
CN110945456A (zh) | 用于通用闪存存储(ufs)的降电模式 | |
US6906433B2 (en) | Method and apparatus for regulating the efficiency of a power supply in a computer system | |
CN1991685A (zh) | 具有运行速度受到控制的电子装置的信息处理设备及电子装置运行速度控制方法 | |
US8347030B2 (en) | Digital component power savings in a host device and method | |
US7028194B2 (en) | Method and apparatus for activating a bleed circuit through logic in response to a back-driven voltage on a supply voltage plane | |
US7360105B2 (en) | Computer peripheral used by being connected to a host computer to reduce power consumption in standby mode | |
TW201351123A (zh) | 節能電路 | |
TW201401039A (zh) | 時序電路 | |
JP2003167650A (ja) | 精密機器、コンピュータ装置、回路基板および電圧制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |