CN101581960B - Cpu供电电路 - Google Patents

Cpu供电电路 Download PDF

Info

Publication number
CN101581960B
CN101581960B CN200810302251XA CN200810302251A CN101581960B CN 101581960 B CN101581960 B CN 101581960B CN 200810302251X A CN200810302251X A CN 200810302251XA CN 200810302251 A CN200810302251 A CN 200810302251A CN 101581960 B CN101581960 B CN 101581960B
Authority
CN
China
Prior art keywords
switch
circuit
cpu
power supply
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810302251XA
Other languages
English (en)
Other versions
CN101581960A (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN200810302251XA priority Critical patent/CN101581960B/zh
Priority to US12/177,119 priority patent/US8051311B2/en
Publication of CN101581960A publication Critical patent/CN101581960A/zh
Application granted granted Critical
Publication of CN101581960B publication Critical patent/CN101581960B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Sources (AREA)
  • Amplifiers (AREA)

Abstract

一种CPU供电电路，包括一第一控制电路，与一主机板基本输入输出系统相连以接收一CPU识别信号；一开关电路，与所述第一控制电路相连，并接在一CPU与一电压调节模块的电源状态指示引脚之间；一运算放大电路，与所述电压调节模块相连以接收电压调节模块的电流监控信号；以及一第二控制电路，与所述运算放大电路、第一控制电路以及电压调节模块的电源状态指示引脚相连；当所述CPU识别信号为高电平及所述电压调节模块输出的电流监控信号小于所述运算放大电路的一参考信号时，所述开关电路断开，以使得所述CPU与所述电压调节模块的电源状态指示引脚断开连接，所述运算放大电路输出一第二控制信号控制所述电源状态指示引脚接地，进而减少所述CPU供电的相数，从而减少所述电压调节模块的电能损耗。

Description

CPU供电电路
技术领域
本发明涉及一种供电电路，特别涉及一种CPU(Central Processing Unit，中央处理器)供电电路。
背景技术
一般电脑在工作时的功耗为70W到200W之间，而主机板耗电占电脑所有功耗的大部分。CPU作为主机板的核心部分在工作时功率变化非常大，目前最大功率的CPU全速工作时，功率可达130W。然而，大部分CPU在空闲时所需功率会低于20W，此时大量的电能消耗在CPU供电电路中。VRM11.1为INTEL公司定义的新一代CPU供电标准，其中有一个目的就是为提高CPU供电电路的工作效率，其工作原理是在CPU的负载较轻时，减少VRM(Voltage Regulator Module，电压调节模块)为CPU供电的相数，比如原供电为4相，CPU在空闲时所需电流降低，就由4相变为1相供电，使VRM所消耗的电能减少，提高VRM的工作效率，即提高CPU供电电路的工作效率。要减少VRM的供电相数需将VRM的PSI#(POWER STATEINDICATION，电源状态指示)引脚的电位拉低。VRM11.1需要新的CPU支持，这种CPU带有PSI功能，具有PSI功能的CPU才可以进入这种省电模式，然而目前市场上还存在大量不具有PSI功能的CPU出售，因此，如何使该类CPU在电脑空闲时减少电能损耗是业界急需解决的课题。
发明内容
鉴于上述内容，有必要提供一种CPU供电电路，可兼容具有PSI功能与不具有PSI功能的两种CPU在负载减轻时减少电压调节模块的供电相数从而减少电压调节模块的电能损耗。
一种CPU供电电路，包括一第一控制电路，与一主机板基本输入输出系统相连以接收一CPU识别信号；一开关电路，与所述第一控制电路相连，并接在一CPU与一电压调节模块的电源状态指示引脚之间；一运算放大电路，与所述电压调节模块相连以接收电压调节模块的电流监控信号；以及一第二控制电路，与所述运算放大电路、第一控制电路以及电压调节模块的电源状态指示引脚相连；当所述CPU识别信号为高电平及所述电压调节模块输出的电流监控信号小于所述运算放大电路的一参考信号时，所述第一控制电路输出一第一控制信号使所述开关电路断开，以使得所述CPU与所述电压调节模块的电源状态指示引脚断开连接，所述运算放大电路输出一第二控制信号使所述第二控制电路控制所述电源状态指示引脚接地，进而使所述电压调节模块为所述CPU供电的相数减少；当所述CPU识别信号为低电平及所述CPU的电流小于某一参考值时，所述第一控制电路输出一第三控制信号，使所述开关电路导通，以连接所述CPU与所述电压调节模块的电源状态指示引脚，所述CPU通过所述开关电路控制所述电源状态指示引脚为低电平，进而使所述电压调节模块为所述CPU供电的相数减少。
上述CPU供电电路可根据主机板基本输入输出系统输出的CPU识别信号来控制第一控制电路，当CPU识别信号为高电平时第一控制电路输出第一控制信号使开关电路断开，运算放大电路在CPU负载减轻时输出第二控制信号，第二控制电路在收到第一控制信号和第二控制信号后将电压调节模块的电源状态指示引脚接地，使电压调节模块为CPU供电的相数减少；当CPU识别信号为低电平时开关电路导通，则CPU在负载减轻时通过开关电路拉低电压调节模块的电源状态指示引脚的电位，使电压调节模块为CPU供电的相数减少，从而减少电压调节模块的电能损耗。
附图说明
下面参照附图结合具体实施方式对本发明作进一步的描述。
图1为本发明CPU供电电路的较佳实施方式的电路图。
具体实施方式
参照图1，本发明CPU供电电路的较佳实施方式包括一第一控制电路100，一第二控制电路200，一运算放大电路300，一开关电路400以及一稳压电路500。
所述第一控制电路100包括两NMOS场效应管Q1和Q2。所述NMOS场效应管Q1的栅极接一BIOS(Basic Input Output System，主机板基本输入输出系统)以接收一CPU识别信号，其漏极接所述开关电路400，其源极接地。所述NMOS场效应管Q2的栅极接所述NMOS场效应管Q1的栅极，其漏极接所述第二控制电路200，其源极接地。
所述第二控制电路200包括一电阻R1以及两NMOS场效应管Q3和Q4。所述NMOS场效应管Q3的栅极接所述运算放大电路300，其漏极通过所述电阻R1接一系统电压5V_SYS，其源极接地。所述NMOS场效应管Q4的栅极接所述NMOS场效应管Q3的漏极，其源极接所述NMOS场效应管Q2的漏极，其漏极接一VRM(Voltage Regulator Module，电压调节模块)10的PSI#(POWER STATE INDICATION，功率状态指示)引脚，所述功率状态指示引脚PSI#通过一电阻R5接一电压为1.2V的FSB_VTT(Front Side BusTermination Voltage，前端总线终端电压)。
所述运算放大电路300包括一双运算放大器U1以及两电阻R2和R3。所述双运算放大器包括一第一输入端IN1+、一第二输入端IN1-、一第三输入端IN2+、一第四输入端IN2-、一第一输出端OUT1、一第二输出端OUT2、一电源端V+以及一接地端V-。所述双运算放大器U1的第一输入端IN1+接所述VRM 10的一IMON#(I-MONITOR，电流监控)引脚，所述电流监控引脚IMON#输出一电流监控信号，所述电流监控信号表示一CPU 20的电流大小，所述双运算放大器U1的第二输入端IN1-通过所述电阻R2接地，并通过所述电阻R3接其第三输入端IN2+，其第四输入端IN2-接所述稳压电路500，其第一输出端OUT1接其第三输入端IN2+，其第二输出端OUT2接所述NMOS场效应管Q3的栅极，其电源端V+接一系统电压12V_SYS，其接地端V-接地。
所述开关电路400包括一单路双向开关Q5以及一电阻R4。所述单路双向开关Q5包括一控制端C、一第一输入输出端IO、一第二输入输出端OI、一电源端VCC以及一接地端GND。所述控制端C接所述NMOS场效应管Q1的漏极，并通过所述电阻R4接所述系统电压5V_SYS，所述第一输入输出端IO接所述CPU 20的一引脚Y3#，所述第二输入输出端OI接所述VRM 10的电源状态指示引脚PSI#，所述电源端VCC接所述系统电压5V-SYS，所述接地端GND接地。当所述控制端C为高电平时，所述第一输入输出端IO和第二输入输出端OI之间的通路导通；当所述控制端C为低电平时，所述第一输入输出端IO和第二输入输出端OI之间的通路断开。
所述稳压电路500包括一电阻R6和一可调稳压二极管D1。所述可调稳压二极管D1包括第一端1、第二端2以及第三端3。所述可调稳压二极管D1的第一端1为控制端，其第二端2为阴极，其第三端3为阳极。所述可调稳压二极管D1的第一端1和第二端2相连，其第二端2通过所述电阻R6接所述系统电压5V_SYS，并与所述双运算放大器U1的第四输入端IN2-相连，可调稳压二极管的第三端3接地。所述稳压电路500提供一参考电压给所述双运算放大器U1并将所述参考电压稳压。
当电脑开机时，所述BIOS通过侦测CPU的地址确定所述CPU 20的类型，若确定所述CPU 20为没有PSI功能的CPU，所述BIOS输出所述CPU识别信号为高电平，所述NMOS场效应管Q1、Q2导通，所述NMOS场效应管Q1导通使所述单路双向开关Q5的控制端C为低电平，所述第一输入输出端IO到第二输入输出端OI之间的通路断开，使所述CPU 20的引脚Y3#与所述VRM 10的电源状态指示引脚PSI#断开，所述NMOS场效应管Q2导通使所述NMOS场效应管Q4的源极接地。所述双运算放大器U1的一第一运算放大器将所述电流监控引脚IMON#输出的电流监控信号进行放大，再通过一第二运算放大器将所述电流监控信号与所述稳压电路500提供的参考电压进行比较。当所述CPU 20的负载减轻时，即电脑处于空闲状态，所述VRM 10的电流监控引脚IMON#输出的电流监控信号低于所述参考电压，则所述双运算放大器U1的第二输出端OUT2输出一个低电平信号，所述NMOS场效应管Q3截止，所述NMOS场效应管Q4导通，所述VRM 10的电源状态指示引脚PSI#通过所述NMOS场效应管Q4、Q2接地，其电位被拉低使所述VRM10为所述CPU 20供电的相数减少，从而减少所述VRM 10的电能损耗。
若所述BIOS确定所述CPU 20的类型为有PSI功能的CPU，则所述BIOS输出所述CPU识别信号为低电平。所述NMOS场效应管Q1、Q2截止，所述NMOS场效应管Q1截止使所述单路双向开关Q5的控制端C为高电平，所述单路双向开关Q5的第一输入输出端IO到第二输入输出端OI之间的通路导通，所述NMOS场效应管Q2截止使所述NMOS场效应管Q4的源极悬空，所述NMOS场效应管Q4截止，所述双运算放大器U1输出的电压信号就无法通过所述NMOS场效应管Q3、Q4到达所述VRM 10的电源状态指示引脚PSI#。由于有PSI功能的CPU本身可侦测电流的变化，所以当所述CPU 20的负载减轻时，即电脑处于空闲状态，所述CPU 20侦测到自身的电流低于某一参考值，则其引脚Y3#输出一低电平通过所述单路双向开关Q5将所述VRM10的电源状态指示引脚PSI#的电位拉低，使所述VRM 10为所述CPU 20供电的相数减少，从而减少所述VRM 10的电能损耗。
上述CPU供电电路可根据BIOS输出的CPU识别信号来控制第一控制电路100，当CPU识别信号为高电平时第一控制电路100输出第一控制信号为低电平使开关电路400断开，运算放大电路300在CPU 20负载减轻时输出第二控制信号为低电平，VRM 10的电源状态指示引脚PSI#通过第一控制电路100和第二控制电路200接地，使VRM 10为CPU 20供电的相数减少；当CPU识别信号为低电平时，第一控制电路100输出第三控制信号为高电平使开关电路400导通，则CPU 20在负载减轻时通过开关电路400拉低VRM 10的电源状态指示引脚PSI#的电位，VRM 10为CPU 20供电的相数，从而减少VRM10的电能损耗。

Claims (8)

1.一种CPU供电电路，包括：
一第一控制电路，与一主机板基本输入输出系统相连以接收一CPU识别信号；
一开关电路，与所述第一控制电路相连，并接在一CPU与一电压调节模块的电源状态指示引脚之间；
一运算放大电路，与所述电压调节模块相连以接收电压调节模块的电流监控信号；以及
一第二控制电路，与所述运算放大电路、第一控制电路以及电压调节模块的电源状态指示引脚相连；
当所述CPU识别信号为高电平及所述电压调节模块输出的电流监控信号小于所述运算放大电路的一参考信号时，所述第一控制电路输出一第一控制信号使所述开关电路断开，以使得所述CPU与所述电压调节模块的电源状态指示引脚断开连接，所述运算放大电路输出一第二控制信号使所述第二控制电路控制所述电源状态指示引脚接地，进而使所述电压调节模块为所述CPU供电的相数减少；
当所述CPU识别信号为低电平及所述CPU的电流小于某一参考值时，所述第一控制电路输出一第三控制信号，使所述开关电路导通，以连接所述CPU与所述电压调节模块的电源状态指示引脚，所述CPU通过所述开关电路控制所述电源状态指示引脚为低电平，进而使所述电压调节模块为所述CPU供电的相数减少。
2.如权利要求1所述的CPU供电电路，其特征在于：所述运算放大电路与一稳压电路相连，所述稳压电路提供所述参考信号，所述稳压电路包括一稳压二极管，所述稳压二极管的阴极接所述运算放大电路，所述稳压二极管的阴极还通过一电阻接一系统电压，所述稳压二极管的阳极接地。
3.如权利要求2所述的CPU供电电路，其特征在于：所述稳压二极管为一可调稳压二极管，所述可调稳压二极管还包括一控制端，其控制端与其阴极相连。
4.如权利要求1所述的CPU供电电路，其特征在于：所述第一控制电路包括一第一开关和一第二开关，所述第一开关的第一端接所述主机板基本输入输出系统以接收所述CPU识别信号，所述第一开关的第二端接所述开关电路，所述第一开关的第三端接地；所述第二开关的第一端接所述第一开关的第一端，所述第二开关的第二端接所述第二控制电路，所述第二开关的第三端接地。
5.如权利要求4所述的CPU供电电路，其特征在于：所述第二控制电路包括一第三开关及一第四开关，所述第三开关的第一端接所述运算放大电路，所述第三开关的第二端通过一电阻接一系统电压，所述第三开关的第三端接地；所述第四开关的第一端接所述第三开关的第二端，所述第四开关的第二端接所述电压调节模块的电源状态指示引脚，所述第四开关的第三端接所述第二开关的第二端。
6.如权利要求5所述的CPU供电电路，其特征在于：所述第一开关、第二开关、第三开关以及第四开关均为一NMOS场效应管，所述第一开关、第二开关、第三开关以及第四开关的第一端、第二端和第三端分别对应所述NMOS场效应管的栅极、漏极和源极。
7.如权利要求1所述的CPU供电电路，其特征在于：所述运算放大电路包括一双运算放大器，所述双运算放大器包括一第一输入端、一第二输入端、一第三输入端、一第四输入端、一第一输出端、一第二输出端、一电源端以及一接地端，所述双运算放大器的第一输入端接所述电压调节模块的一电流监控引脚来接收所述电流监控信号，其第二输入端通过一电阻接地，第二输入端还通过另一电阻接其第三输入端，其第四输入端接一提供所述参考信号的稳压电路，其第一输出端接其第三输入端，其第二输出端接所述第二控制电路，其电源端接一系统电压，其接地端接地。
8.如权利要求1所述的CPU供电电路，其特征在于：所述开关电路包括一单路双向开关，所述单路双向开关包括一控制端、一第一输入输出端、一第二输入输出端、一电源端以及一接地端，所述单路双向开关的控制端接所述第一控制电路，并通过一电阻接一系统电压，其第一输入输出端接所述CPU，其第二输入输出端接所述电压调节模块的电源状态指示引脚，其电源端接所述系统电压，其接地端接地。
CN200810302251XA 2008-06-20 2008-06-20 Cpu供电电路 Expired - Fee Related CN101581960B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200810302251XA CN101581960B (zh) 2008-06-20 2008-06-20 Cpu供电电路
US12/177,119 US8051311B2 (en) 2008-06-20 2008-07-21 Power supply circuit for central processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810302251XA CN101581960B (zh) 2008-06-20 2008-06-20 Cpu供电电路

Publications (2)

Publication Number Publication Date
CN101581960A CN101581960A (zh) 2009-11-18
CN101581960B true CN101581960B (zh) 2011-07-27

Family

ID=41364132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810302251XA Expired - Fee Related CN101581960B (zh) 2008-06-20 2008-06-20 Cpu供电电路

Country Status (2)

Country Link
US (1) US8051311B2 (zh)
CN (1) CN101581960B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101576767B (zh) * 2008-07-01 2010-12-08 鸿富锦精密工业（深圳）有限公司 主板供电电路
US8582374B2 (en) * 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
TWI409997B (zh) * 2010-09-29 2013-09-21 Asustek Comp Inc 電腦系統中主機板上的信號切換連接器組件
CN102541230A (zh) * 2010-12-23 2012-07-04 鸿富锦精密工业（深圳）有限公司 Pci-e插槽供电电路
CN102902334A (zh) * 2011-07-28 2013-01-30 鸿富锦精密工业（深圳）有限公司 Cpu供电调节方法及系统
CN102902567B (zh) * 2012-11-06 2015-09-02 上海斐讯数据通信技术有限公司 一种dc-dc电源芯片的外围电路
CN104571440A (zh) * 2015-01-05 2015-04-29 山东超越数控电子有限公司 一种刀片服务器低电压大功耗cpu电源设计方法和电路
CN104571465A (zh) * 2015-01-22 2015-04-29 山东超越数控电子有限公司 一种实现cpu供电相数动态调节的设计方法
US10877535B2 (en) * 2018-08-03 2020-12-29 Dell Products, L.P. Apparatus and method for unified system power button behavior across different information handling system architectures
CN111625078B (zh) * 2020-05-21 2022-03-18 深圳微步信息股份有限公司 计算机、主板和cpu供电控制电路
US11507164B2 (en) * 2020-10-21 2022-11-22 Dell Products, Lp Systems and methods for flexible motherboard supporting flexible processor utilization for optimized design

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1605972A (zh) * 2003-10-06 2005-04-13 华邦电子股份有限公司 中央处理器的供应电压的控制电路
US7142009B1 (en) * 2004-09-15 2006-11-28 Altera Corporation Adaptive power supply voltage regulation for programmable logic
US7256571B1 (en) * 2004-10-01 2007-08-14 Nvidia Corporation Power supply dynamic set point circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691235B1 (en) * 2000-07-27 2004-02-10 International Business Machines Corporation Automatic voltage regulation for processors having different voltage requirements and unified or split voltage planes
US6839854B2 (en) * 2001-08-27 2005-01-04 Intel Corporation Voltage regulation for computer system components that increases voltage level when a component enters a sleep state as indicated by a power state status signal
US7062647B2 (en) * 2002-05-31 2006-06-13 Intel Corporation Method and apparatus for reducing the power consumed by a computer system
US7982441B2 (en) * 2007-02-15 2011-07-19 International Rectifier Corporation Converter circuit
US7782035B2 (en) * 2007-03-28 2010-08-24 Intersil Americas Inc. Controller and driver communication for switching regulators
US7999520B2 (en) * 2008-04-23 2011-08-16 Dell Products L.P. Static phase shedding for voltage regulators based upon circuit identifiers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1605972A (zh) * 2003-10-06 2005-04-13 华邦电子股份有限公司 中央处理器的供应电压的控制电路
US7142009B1 (en) * 2004-09-15 2006-11-28 Altera Corporation Adaptive power supply voltage regulation for programmable logic
US7256571B1 (en) * 2004-10-01 2007-08-14 Nvidia Corporation Power supply dynamic set point circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-233807A 2007.09.13

Also Published As

Publication number Publication date
CN101581960A (zh) 2009-11-18
US20090319809A1 (en) 2009-12-24
US8051311B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
CN101581960B (zh) Cpu供电电路
CN101593016B (zh) 电源控制电路
CN102882246B (zh) 使用可拆卸装置对主装置进行充电的系统和方法
CN210273593U (zh) 低待机功耗的大功率电源电路及led显示控制系统
CN101826805A (zh) 开关电源控制电路
CN101465559A (zh) 双重电源转换电路
CN103793033B (zh) Usb电源提供电路
CN102880269A (zh) 内存供电系统
CN101853064A (zh) 节能控制系统
CN102882499B (zh) 电源热插拔控制电路和系统
CN203851022U (zh) 一种待机省电的直流电源适配器
CN101727173A (zh) 节能器
CN102213971B (zh) 时序控制电路及具有该时序控制电路的前端总线电源
CN101626201B (zh) 开关电源电路
CN204012895U (zh) 一种冗余电源的冷备份切换电路及冗余电源
CN101441505B (zh) 带节能控制的计算机电源装置
CN104656724A (zh) 电子装置
CN101452331B (zh) 主机板电压调节模块控制电路
CN103973101A (zh) 一种新型dc-dc电源适配器
CN103107577A (zh) 电池管理电路及终端
CN103902009A (zh) 放电电路
CN201758271U (zh) 无光耦的待机保护电路
CN201032521Y (zh) 统一控制电源通断的系统
CN201754264U (zh) 一种计算机电源监测装置和计算机
US20140019777A1 (en) Power data communication architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110727

Termination date: 20150620

EXPY Termination of patent right or utility model