TW584918B - Method of generating defects in a lattice structure of a semiconductor material - Google Patents

Method of generating defects in a lattice structure of a semiconductor material Download PDF

Info

Publication number
TW584918B
TW584918B TW089108337A TW89108337A TW584918B TW 584918 B TW584918 B TW 584918B TW 089108337 A TW089108337 A TW 089108337A TW 89108337 A TW89108337 A TW 89108337A TW 584918 B TW584918 B TW 584918B
Authority
TW
Taiwan
Prior art keywords
patent application
scope
item
semiconductor
gas
Prior art date
Application number
TW089108337A
Other languages
English (en)
Inventor
Wilfried Dr Lerch
Georg Dr Roters
Steven D Marcus
Original Assignee
Steag Rtp Systems Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19927962A external-priority patent/DE19927962A1/de
Application filed by Steag Rtp Systems Gmbh filed Critical Steag Rtp Systems Gmbh
Application granted granted Critical
Publication of TW584918B publication Critical patent/TW584918B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Description

五、發明說明(1·) 經濟部智慧財產局員工消費合作社印製 584918 Α7 _____ Β7 本發明係關於一種在半導體材料受熱處理時,其晶格結 輪内產生缺陷之方法。 習知在處理半導體材料時,將半導體材料加以熱處理/ 以影響半導體材料内異質原子之掺雜分佈。 此可參見例如 W· Lerch et al·; Mat· Res. Soc· Symp. Proc· (1998) ’ Band 525 ’ 第 237-255 頁,及 D· F· Downey et ali· Mat. Res· Soc· Symp· Proc. (1998),Band 525,第 263-2Ή 頁,其 中以一含氧之程序氣體,在固定之熱負荷下,影響硼在半導 體材料内之摻雜分佈。含氧之程序氣體造成矽半導體材料氧 化’造成原晶格間原子(在晶格結點間之矽原子)之過飽合, 其濃度影響硼之擴散行為,因而也影響掺雜分佈。 基本而言,以上述之方法只會影響摻雜分佈,其異質原 子主要疋以所渭之踢出機制(Kick_〇ut-Mechanismus)到達 晶格結點。在此機制中,先前在晶格間範圍之異質原子回到 晶格結點上,而矽-(或一般而言,晶格)原子則被從其晶 格結點趕至晶格間。 另外習知之,在半導體材料内形成晶格缺陷之異質原子 ’其摻雜分佈可藉熱處理時之溫度曲線而改變,此舉常會在 半導體材料内產生極大熱負荷,以獲得所希望之分佈。其中 潛藏的危險是,半導體可能因熱處理而受到傷害,除此之外 ’熱處理所須之能源消耗非常大。 從上述之技術現況出發,本發明之任務是提供一新方法 ,其以簡單及經濟方式準確的控制在半導體材料内之晶格缺 陷。 本紙張尺度適用中賴家標準(CNS)A4規格⑽χ 297公楚) (請先閲讀背面之注意事項再填寫本頁)
584918 A7 B7 發明說明(2·) 依本發明,本任務藉一種在半導體材料受熱處理時,其 晶格結構内產生缺陷之方法加以解決,其中,缺陷濃度及/ 或缺陷分佈,依程序氣體環境加以控制。上述之方法可控制 半導體材料在其受熱處理時,半導體材料晶格結構内缺陷濃 度及/或缺陷分饰,且是在主要是固定之熱預算(溫度_時間 ,線^積分)下。如此,可在最可能小之熱負荷下,以程序 氣肢環境控制缺陷濃度及/或缺陷分佈。此缺陷濃度及/或缺 陷分佈又再影響半導體材料内異質原子之濃度及擴散特性。 、、依^偏好之發明實施形式,所產生之缺陷是晶格缺陷 (空穴)。藉由晶格缺陷之產生,異質原子可不受上述踢出機 制=制’到達晶格位置。雜大之異子,例如坤或錄 尤其疋有利,這些異質原子主要只是藉由充填晶格缺陷 穴)而到達半導體之晶格位置。 在另-發明實淑彡式中,缺陷是在晶格結剩上之半導 原子u結點間又再支持另一機制,藉此機制異質 原子可到達晶格位置上。 f半賴麵細產生之_,财最好在G至約麵 —ngst_)間。因而缺陷也是位於植人異質原子範圍, 精之大大影響異質原子之分佈及濃度。 »藉式中’控制程序氣體之組成 精田矛序㈣ϋ成,可赠職 此程序氣體可由為多種氣= 氣趙成份在-作為載氣之— (210 X 297 公釐) -6 - 本紙張尺度剌+闕家辟(CNS)A4 584918
熱處理時,最好在半導體晶圓上生成一 si3N4薄膜,厚度在 0及約40埃間。 在一特別偏好之發明實施形式中,NH3之濃度約在5〇〇 至10000 ppm間。NH3之濃度最好在2500至5000 ppm間。 為避免傷害晶圓,在熱處理時最好將半導體晶圓之熱負 %降至取低。在此微小之熱負荷下,缺陷最好藉由程序氣體 環境加以控制。 在一特別偏好之發明實施形式中,藉由缺陷之濃度及/ 或分体,控制半導體材料内異質原子之濃度及/或分佈。異 質原子最好由下述族群中選出:硼、磷、坤、銻、及銦,或 上述之組合亦可。 在一發明實施形式中,上述之方法最好用於已摻雜之半 導體上,如此,在熱處理之同時,異質原子之濃度及/或分 怖可由缺陷濃度及/或分佈,也就是空穴及/或原晶格間原子 加以控制。 在本發明之另外一實施形式中,本方法用於未摻雜之半 導體。如此,半導體材料為隨後之、有目的之半導體材料摻 雜進行準備,因而直接影響隨後之半導體處理程序。 以下藉圖式,以偏好之發明實施例更進一步說明本發明 ,各圖所顯示之内容如下: 圖一氧化物_氮化物薄膜厚度與NH3濃度之關係,在 氬氣環境内,覆蓋有自然氧化物之矽晶圓; 圖二在摻雜之矽半導體内異質原子殘留量與NH3濃 度之示意百分比關係圖,在一熱處理系統内,設 (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 本紙诋人厌迥用丫圈國家標準(CNS)A4規格(210x297公釐f 584918 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(5·) 定之溫度·_程贿件,轉導體 νη3濃度關係圖; %®-、 圖三在-預設之溫度-時間熱處理條件下, 材料植入砰,在-惰性氣體内不同之鹏^ 下’砷深入晶圓表面之深度與_3濃度 , 圖四在-預設之溫度-時間熱處理條件下,半導體薄 膜電阻與在氬氣内ΝΗ3濃度之關係; 把 圖五在石夕半導體晶圓内坤原子濃度,在不同之程序組 成條件下,與絲表面深人深度之關係,溫度_ 時間條件相同。 圖-顯示覆蓋有自縣化物切半導體晶圓在氬氣環 境内氧化物-氧化物薄膜厚度與顺3濃度之關係,晶圓受例 如1000T、10秒之熱處理。在圖一之熱處理中,氬氣做為 NH3成份之惰性載氣。熱處理包括:將半導體晶圓加熱至例 如1100T,維持10秒。氧化物_氮化物薄膜在此熱處理過程 中形成。氮化物薄膜在較小或較大之溫度也會形成,程序時 間亦沒有確定。 從圖一可看出:在熱處理完後之Six〇yNz薄膜,當NH3 濃度非常小時(在〇至1 ppm範圍),或在真空關係下(例 如10_6 torr)較原來自然之氧化物薄膜厚度為小,從圖一中 可看出,約為13埃。這原因是,在此NH3濃度依溫度及可 能之氣體污染(例如〇2)而定,珍晶圓上產生侵蚀。但這 並不是一定會出現。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -9- (請先閱讀背面之注意事項再填寫本頁)
584918 A7 五、發明說明(7·) 結果’其薄膜電阻Rs增大,並在特定情況下,造成整個半 導體(晶圓)不堪使用。藉由加入一或多種包含氮氣之程序 氣體成份’在半導體表面形成一氮化物,其成為異質原子擴 散之障礙。當此包含氮氣之程序氣體成份(或者成份)之濃度 增加’異質原子擴散出去之可能性即被壓制。 在較面之NH3濃度,停留在半導體晶圓内之異質原子 亦增加,並在濃度約2500ppm時到達最大值。這是因為包 含氮之程序氣體成份在半導體表面形成氮化物,其形成異質 原子之擴散障礙。 例如,在一惰性氣體内例如氬氣,為約;2500至 10000 ppm時,當溫度-時間程序從9〇〇〇c至115〇τ,時間 例如10秒’在一掺雜梦半導體晶圓(例如摻入砷或銻),異 質原子之”擴散出去”幾乎完全被抑制住。此是藉由秘爪 或S^N4層,厚度約10至16埃而做到(見圖一)。對極薄 ^pn介面,此點非常有利,因在此處,異質原子,,擴散出去 "後,會造歧未滅定義之pn介面具有未定狀高薄膜電 阻。 經 圖三顯示以坤摻雜之辨導體,在預定之、以同樣熱預 I 輕彳读處理後,在餘内不同之_濃度下,神之分饰 | 與進入晶圓表面深度之關係。此圖極具代表性,各實施之基 產 本條件相同。 I ^ _為G ppm時之料,抑卩辦料在純氬或惰 | ^虱肢下進行,與其他之分佈相比,非常缺乏異質原子。這 I 是由於上述在圖二中所述,由砰(異質)原子之,,擴散出去,,所 ΐ紙張尺度適用宁國國家標準(CNS)A4規袼(21〇 x 公f --— _ -11 -
--------訂---------線. (請先閲讀背面之注意事項再填寫本頁) 584918 B7 五、發明說明(8·) 造成。此類缺乏異質原子,造成薄膜電阻大大的增加,如圖 四所示。在®四中’顯示出半導體薄膜電阻在不同之溫度下 ,,程序時間各為10秒時,與νη3濃度之關係。從圖四可明 顯看出,薄膜電阻在約10000ppmNH3時電阻變小至一飽和 值,此絕對值主要是由溫度_時間程序條件所決定。若所選 的溫度越咼,薄膜電阻越小。此時,最好將熱預算最小化, 也就疋將晶圓以最可能高之溫度處理,並儘可能將程序時間 縮小。常見的程序溫度在800。(:至l2〇〇cC間,常見的程序 時間在約0·5秒至360秒間。 圖二顯示,在純氬氣内處理摻入梦半導體時,神之濃度 及深入深度均最小,因而有較高之Rs值。當NHs濃度增高 ,在半導體晶圓内坤之濃度及坤原子之深入深度均增高。 圖三顯示,在一預定之溫度-時間程序中,異質原子之 分佈及深入深度可單獨由選擇至少一包含氮之程序氣體成 份之濃度而決定。此時,在最小,但仍容許之半導體熱負荷 下,異質原子之分佈在一極大範圍内只藉由程序氣體之組成 而加以調整。此時,薄膜電阻可在約為1〇之因子範圍内變 化’而且以同樣方式,異質原子之深入深度可在約為2之因 子範圍内變化。 圖四顯示以坤掺入之矽半導體晶圓,在不同之熱處理溫 度下,各處理10秒時間,薄膜電阻與在氬載氣内NH3濃度 之關係。從圖中可以看出,當NH3濃度增加,薄膜電阻即 降低。且當濃度在約2500-5000 ppm NH3以上時,出現飽和 或薄膜電阻之最低極限值,在此之後,即使再增加NH3濃 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -12- (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 584918 -------Β7 __ 五、發明說明(1〇·) 之廂形輪廓。藉由在表面上生成原缺陷(空穴,原晶格 了點間原子),可將掺雜材料分佈(電子特性不具活性性) ’轉化為具電子活枉性之掺雜材料分佈,此分伟深入深度最 小,且濃度最大(所謂之廂形輪廓)。 整體而1,藉由含氧及/或含氮氣體,不論晶圓是否為 外質糁雜(植入,GPD,藉從半導體上之薄膜擴散出而擴散 接雜進人半導勒),絲經轉,均可任意機缺陷之濃 度(原晶,間原子空穴),而且是在熱處理之影響下。 ^以上藉一些實施例說明了本發明,但本發明並不侷限於 每些特殊之例子,尤其是進行本方法時,程序氣體不一定要 包含惰性載氣。本方法也可在低壓條件下進行 ,此時,程序 氧隨;辰度可藉壓力而調整。另外,此發明不限制於使用 或NsO做為程序氣體成份,程序氣體成份其他的例子包括 例如NO ’氏〇 (水蒸汽)。使用h2〇時,可更為降低熱預 算k成較少之OED (氧化增強之擴散,oxidation enhanced diffusion)。本方法也可用於未摻雜之半導體,用以將半導體 為下一處理,例如掺雜進行準備。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁} 另一本發明方法之應用例是使用於硼及/或磷及/或銻及 /或銦(或一般而言,受體/施體),以含氧及/或含氮氣體影 響擴散特性(分佈)及例如調整廂形分佈。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -14-

Claims (1)

  1. 場918
    第89108337號專利案申請專利範園修正本 丄.一種在料體材料晶格結構内產生缺陷之方法,在熱處 理時’缺陷或是缺陷濃度及/或缺陷分触—程序氣體環 境加以控制,JL在半導赚面錢—SiANz薄膜,厚 度在0至20埃間。 2·根據中請專纖㈣1猶述之方法,其雜為,祕 是晶格缺陷(空穴)。 3·根據申請專利範圍第1項所述之方法,其特徵為,缺陷 : 是原晶格結點間(原晶格間原子)上之半導體_基板原子 〇 4·根據申請專利範圍第1項所述之方法,其特徵為,程序 氣體之組成受到控制。 5·根據申請專利範圍第1項所述之方法,其特徵為,程序 氣體或程序氣體成份之濃度受到控制。 6·根據申請專利範圍第丨項所述之方法,其特徵為,程序 氣體之分壓受到控制。 經濟部智慧財產局員工消費合作社印製 7·根據申請專利範圍第1項所述之方法,其特徵為’程序 氣體有一含氮之氣體。 8·根據申請專利範圍第7項所述之方法,其特徵為,程序 氣體具NH3。 9·根據申請專利範圍第7項所述之方法,其特徵為’程序 氣體具N2。 1〇·根據申請專利範圍第1項所述之方法,其特歡為’程序 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -15 - 584918 A8 ?8s D8 六、申請專利範圍 氣體不含氧氣。 (請先聞讀背面之注意事項再填寫本買) 11. 根據申請專利範圍第1項所述之方法,其特徵為,程序 氣體具一含氧之成份。 12. 根據申請專利範圍第11項所述之方法,其特徵為,含氧 之成份具N20、NO及/或H20。 13. 根據申請專利範圍第1項所述之方法,其特徵為,熱處 理之溫度對時間曲線受到控制。 14. 根據申請專利範圍第1項所述之方法,其特徵為,程序 氣體包含氬氣。 15. 根據申請專利範圍第1項所述之方法,其特徵為,在熱 處理之前,將半導體表面上之自然Si02薄膜除去。 16. 根據申請專利範圍第15項所述之方法,其特徵為,在半 導體晶圓上生成一 Si3N4薄膜,厚度在0至40埃間。 17·根據申請專利範圍第7項所述之方法,其特徵為,NH3 之濃度在〇至10000 ppm間。 18·根據申請專利範圍第17項所述之方法,其特徵為,NH3 之濃度在2500至5000 ppm間。 經濟部智慧財產局員工消費合作社印製 19·根據申請專利範圍第1項所述之方法,其特徵為,半導 體晶圓之熱負荷被降至最低。 20·根據申請專利範圍第1項所述之方法,其特徵為,藉由 缺陷之分佈,控制半導體材料内異質原子之分佈。 21.根據申請專利範圍第20項所述之方法,其特徵為,異質 原子至少是下列族群之一元素:硼、磷、砷、銻及銦。 22·根據申請專利範圍第1項所述之方法,其特徵為,此方 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) 584918 A8 B8 C8 D8 六、申請專利範圍 法應用於異質摻雜之半導體。 23·根據申請專利範圍第1項所述之方法,其特徵為,此方 法應用於要摻雜之半導體。 24·根據申請專利範圍第23項所述之方法,其特徵為,半導 體被摻雜。 25·根據申請專利範圍第1項所述之方法,其特徵為,半導 體藉氣相摻雜、植入及/或從一與此半導體接觸之薄膜擴 散出而摻雜進入半導體内。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) • 17-
TW089108337A 1999-05-03 2000-05-16 Method of generating defects in a lattice structure of a semiconductor material TW584918B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19920322 1999-05-03
DE19927962A DE19927962A1 (de) 1999-05-03 1999-06-18 Verfahren zum Erzeugen von Defekten in einer Gitterstruktur eines Halbleitermaterials

Publications (1)

Publication Number Publication Date
TW584918B true TW584918B (en) 2004-04-21

Family

ID=26053206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089108337A TW584918B (en) 1999-05-03 2000-05-16 Method of generating defects in a lattice structure of a semiconductor material

Country Status (4)

Country Link
EP (1) EP1175696A2 (zh)
JP (1) JP2002543608A (zh)
TW (1) TW584918B (zh)
WO (1) WO2000067299A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
DE10024710A1 (de) 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
JP5045710B2 (ja) * 2000-11-28 2012-10-10 株式会社Sumco シリコンウェーハの製造方法
JP4720058B2 (ja) 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
JP2003257984A (ja) * 2002-03-05 2003-09-12 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
JP2009224810A (ja) * 2009-07-06 2009-10-01 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100149A (en) * 1997-07-01 2000-08-08 Steag Rtp Systems Method for rapid thermal processing (RTP) of silicon substrates
US6087247A (en) * 1998-01-29 2000-07-11 Varian Semiconductor Equipment Associates, Inc. Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing

Also Published As

Publication number Publication date
JP2002543608A (ja) 2002-12-17
EP1175696A2 (de) 2002-01-30
WO2000067299A2 (de) 2000-11-09
WO2000067299A3 (de) 2001-03-29

Similar Documents

Publication Publication Date Title
US6537655B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
TW301762B (en) Pre-thermal treatment cleaning process
TW468278B (en) Semiconductor substrate and manufacturing method of semiconductor substrate
TW541581B (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
TW584918B (en) Method of generating defects in a lattice structure of a semiconductor material
JP2010161393A (ja) 窒素/炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法
US7799652B2 (en) Method for producing epitaxial wafer with buried diffusion layer and epitaxial wafer with buried diffusion layer
TWI238541B (en) Fabrication of semiconductor materials and devices with controlled electrical conductivity
TW414977B (en) Method of rapid thermal processing (RTP) of ion implanted silicon
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
JPH10144698A (ja) シリコンウエーハ及びその製造方法
EP0169020B1 (en) A process for ion implantation activation in a compound semiconductor crystal
Mogi et al. Thermal nitridation enhanced diffusion of Sb and Si (100) doping superlattices
Lee et al. The effect of ultraviolet irradiation on the minority carrier recombination lifetime of oxidized silicon wafers
JPH1174276A (ja) エピタキシャルシリコン半導体基板とその製造方法
JP3272908B2 (ja) 半導体多層材料の製造方法
JP2014505353A (ja) 平坦なドーパント深さプロファイルを有する半導体ウエハのアニール方法
JPH06508957A (ja) 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置
Hung et al. The oxidation behaviors of MoSi2 on (111) Si
JPH05218051A (ja) イントリンシックゲッタリング処理方法
JPS59500296A (ja) 半導体デバイスの製造方法
JPH0234170B2 (zh)
KR20020010629A (ko) 반도체 물질의 격자 구조에 결함을 발생시키는 방법
Kook HIGH PRESSURE OXIDATION OF SILICON AND RELATED PHENOMENA IN SILICON (OED, POINT DEFECTS, OISF)
JPS61145818A (ja) 半導体薄膜の熱処理方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees