TW584756B - Manufacturing method for TFT array substrate of reflective LCD - Google Patents

Manufacturing method for TFT array substrate of reflective LCD Download PDF

Info

Publication number
TW584756B
TW584756B TW091111522A TW91111522A TW584756B TW 584756 B TW584756 B TW 584756B TW 091111522 A TW091111522 A TW 091111522A TW 91111522 A TW91111522 A TW 91111522A TW 584756 B TW584756 B TW 584756B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
film transistor
liquid crystal
manufacturing
Prior art date
Application number
TW091111522A
Other languages
English (en)
Inventor
Yang-En Wu
Fu-Ren Ke
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW091111522A priority Critical patent/TW584756B/zh
Priority to US10/249,926 priority patent/US20030222310A1/en
Application granted granted Critical
Publication of TW584756B publication Critical patent/TW584756B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

584756 案號91111522 年月曰 修正 體 晶 膜 薄 之 器 示 顯 晶 液 式 射 反 種一 於 有 是 >明 ο發 綱本 明 發 五 法 方 作 製/ 板ί 基源 列體 陣晶 極 汲 r^llr 與 極 ^w 射 反 將 種 1 於 關 有 是 別 特 且 基 列 tB一 體 晶 一£一〇0 rJ^CT 膜 薄 的 作 製 併 - 線 配 料 資 件 元 體 導 半 於 惠 受 半 多 步 進 il 急 的 會 社 體 。媒 法多 方對 作針 製 板 步 進 性 躍 飛 之 置 裝? 示T 顯CR 或.、 十一口 而 件 元 示 顯 就 管 線 射 極 陰 品 示 顯 的 異 優 有 具 因 性 濟 經 與 質 故 獨 直 顯 輕 於 對 器 示 顯 極於 陰由 J Ο 而在 然存 。題 場問 市其 器有 示仍 上低 耗及 消以 源 能 與 上 用 利 間 空 在 管 線 射 短 Λ 、器 輕示 、顯 質晶 品液 示體 顯晶 高電 有膜 具薄 此的 因質 ,特 加耗 增消 益源 日能 求低 要及 的以 上小 耗、 消短 源、 能薄 C L - Τ F Τ 主 的 場 市 為 成 漸 逐 已 器 示 顯 晶 液 而 價 在 能 上 作 製 在 器 示 顯 晶 液 若 ο 題 問 的 高 偏 格 價 有 會 常 通 與 上 場 市 在 器 示 顯 晶 液 昇 提 幅 大 以 可 則。 ,力 低爭 降競 所的 有品 面產 方他 格其 第晶 照電 參膜 請薄 之1 器第 供 提 圖 示照以 顯參02 晶請Η 式首一 射。成 反圖彡 ίΛ 習示ο 為程10 示流板 繪作基 其製於 ,的並 圖板, 5基ο 第声ο ,一列 至 L 圖卩 1體 板 基 ο參 11 極請ί 閘著ο 與接板 一 基 及 於 及 以 蓋之 覆質 04材ϊν晶 緣卩 邑与"一 極 Η成 閘形 一再 ί後 C形之 線性Μ 配面。 描全 掃,ί 之圖ο 接 連?、閘 示 繪 方 上 閘 於 參 請ο rc 11 ο著層 11 > 層接道 道 通 通 於 方 上 兩 第極 與源 圖成 ο 3 杉 1第开 極纟端 緣形纟 絕在ιοί 極,極 閘圖沒 的 ο 通 層成 及 以 後 之/ 06W 〇 1 源 ®曰:/ U道與 1± i ί
JL 極 汲
si
7637twfl.ptc 第5頁 584756 案號 91111522 曰 修正 五、發明說明(2) 1 0 8其中之一連接的資料配線(未繪示),接著再形成一 保護層1 1 〇於基板1 0 0上,以將·由閘極1 0 2、閘極絕緣層 1 0 4、通道層1 0 6、源極/汲極1 〇 8所構成的薄膜電晶體以及 基板100上的其他區域覆蓋。 最後請參照第5圖,先形成一凸塊層丨丨2於基板1 〇 〇上 的保護層1 1 0上方,接著再形成一反射電極1 1 4於凸塊層 1 1 2表面上。由於凸塊層1 1 2係由有機材質所形成,以微觀 的角度來看,凸塊層112的上表面會有很多凹陷(c〇ncave )與凸起( convex ),形成複數個凸塊(bu 層112上表面之凹陷與凸起^ P 秸田ϋ塊 厅供的凹凸表面1 1 1 ,环η你 得入射於反射電極1 1 4上的氺始qi T w 1 1 1 j U使 所形成的反射電極1 1 4具右㊁此^ Α 欣町進而使侍 習知反射式液晶顯示\良之好笼的上射, 方法中,係、先進行源極之膜電晶體陣列基板的製作 行反射電極的製作,因此为貝料配線的製作之後再進 極的製作必須以兩道光罩$ f//極、資料配線與反射電 因此,本發明的目的在 薄膜電晶體陣列基板製作 夕、射式液晶顯示器之 線與反射電極以同一光罩製一==,極/彡及極、資料配 必須以兩道光罩製作的缺^ :併I作完成,以改善習 為達上述目的並避進而降低製作的成本:%知 射式液晶顯示器之薄J發明提出一種反 供一基板,於基板上谁尸體陣列基板製作方法,立总广 丞板上進仃形成一具有一間板法其係提 有閘極以及一與間極 為昂貴。 I程才能完成,在製作成本上較
7637twf1.ptc 584756 _案號91111522_年月日 絛正_ 五、發明說明(3) 連接之掃瞄配線之一第一導體層,接著再形成一閘極絕緣 層覆蓋於基板上。之後於閘極上方形成一通道層。接著於 基板上形成具有一源極/汲極、一與源極/汲極連接的資料 配線以及一反射電極之第二導體層,其特徵在於該源極/ 汲極、一與源極/汲極連接的資料配線以及一反射電極係 以同一道光罩製程形成。最後才形成一保護層於基板上 方。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說 明如下: 圖式之標示說明: 1 0 0、2 0 0 :基板 1 0 2 :閘極 1 0 4、2 0 4 :閘極絕緣層 1 06、2 0 6 :通道層 1 0 8 :源極/汲極 1 1 0、2 1 0 :保護層 1 1 1、2 1 1 :粗糙表面 1 1 2、2 1 2 ··凸塊層 1 1 4 :反射電極 2 0 2 :閘極 2 0 8 a ·源極/ >及極 2 0 8 b :反射電極 2 1 4 :接觸層
7637twf1.ptc 第7頁 584756 i號9111膽 發明說明(4) 2 1 6 :餘刻終止層 較佳實施例 實施例i : ^夜圖曰至s第一10圖’其繪示為依照本發明-較佳 程干音Η ", 土 1 ‘、肩不器之薄膜電晶體陣列基板的製作流 =圖,提供-基㈣〇,基㈣ 層,*-導體層有!上:成:第一導體 閘極ίί:二第蓋7χ;二成第-導體層之後’形成- 絕緣層2 04的材右〇〇//問極2 0 2的上方,問極 ./ 如為具有適當介電係數(^ )之氮矽 化物(_slNx )或是石夕氧化物(Si〇x )。 」之亂矽 來成同ΐ ΐ 第7圖’ ☆閘極絕緣層2Q4形成之後,接著 =;於間極2 0 2上方的間極絕緣層2。4上上 Ϊ、二f,的形成方式例如為全面性的形成-非晶矽 “nr微影、…方式將問極-上方以;卜的非 玲-ίϊ?參!、第8圖,形成-凸塊層212於反射電極(未 ”形成的位置±,例如為問極2 0 2旁之書電極(未 上,^塊層212例如為一有機材質的有機層(〇rg—an素^域 ump Wer ),由於凸塊層212係例如由有機材質所 L以微觀的角度來看,凸塊層212的上表面質= 陷(concave )與凸起(c〇nvex ),形成複數個凸塊夕凹
584756
(b u m p ) ’故可以提供一凹凸表面2 1 1 ,以使得後續形成之 反射電,(未繪示)具有良好的反射特性。 接著請參照第9圖,形成一第二導體層於基板2 〇 〇上 方’第二導體層主要包括一源極/汲極2〇 8a、一與源極/汲 ,2 0 8 a連接之資料配線(未繪示)以及一反射電極2 〇 8匕。 第一導體層之材質例如為鋁金屬、鉻金屬或鈦金屬等可同 ^夺用來製作源極/汲極2 0 8a與反射電極2〇8b的金屬材質。 藉由第8圖所繪示凸塊層212上表面所提供的凹凸表面 2 1 1 ’可以使得入射於反射電極2 〇 8 b上的光線呈多方向散 射’進而使得所形成的反射電極2 〇8b具有良好的反射特 性。 接著請參照第1 〇圖,形成一保護層2 1 〇於源極/汲極 208a與通道層2〇6之上,即完成了反射式液晶顯示器之薄 膜電晶體陣列基板的初步製作。 接著請參照第1 1圖與第1 2圖,其分別繪示為依照本發 明一另較佳實施例製作反射式液晶顯示器之薄膜電晶體陣 列基板之方法。在一般薄膜電晶體結構中,由於源極/汲
極2 0 8a例如為鋁、鉻或鈦金屬材質,當源極/汲極2〇8a與 其下方通道層206、閘極絕緣層204直接接觸時,通常會有 接觸上、電性上的問題。所以,本發明可進一步於通道層 206形成之後(第7圖)與源極/汲極2〇8a形成之前,在源曰 極/沒極2 0 8a與通道層2 0 6、閘極絕緣層2 0 4之間例如形成 · 一η型摻雜非晶石夕材質(n + a- Si )的一接觸層214。 此外’由於源極/汲極2 〇8a在形成時會經過一道蚀刻的製
584756 案號 91111522 年 月 修正 五、發明說明(6) 程,若製程控制不當往往會造成通道層2 0 6被損壞( damage )。因此,本發明可更進一步在接觸層214之間的 通道層2 0 6上方例如形成一蝕刻終止層2 1 6以防止通道層 2 0 6被損壞的缺點。 請參照第1 1圖,其繪示為在通道層2 0 6形成之後(第7 圖)與源極/汲極208a形成之前,於通道層206兩端形成一 接觸層214,而於通道層206上方形成蝕刻終止層216的步 驟。 請參照第1 2圖,其繪示為在凸塊層2 1 2形成之後(第8 圖)與源極/汲極2 0 8 a形成之前,於通道層2 0 6兩端形成一 接觸層214,而於通道層206上方形成蝕刻終止層214的步 驟。 綜上所述,本發明反射式液晶顯示器之薄膜電晶體陣 列基板製程至少具有下列優點: 1 .本發明反射式液晶顯示器之薄膜電晶體陣列基板製 作方法係將源極/汲極、資料配線與反射電極以同一光罩 製程一併製作完成,對製程的簡化上有很大的幫助。 2.本發明反射式液晶顯示器之薄膜電晶體陣列基板製 作方法係將源極/汲極、資料配線與反射電極以同一光罩 製程一併製作完成,減少了一道光罩製程,進而降低製程 所需的成本。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍内,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。
7637twf1.ptc 第10頁 584756 _案號91111522_年月日 修正_ 圖式簡單說明 第1圖至第5圖繪示為習知反射式液晶顯示器之薄膜電 晶體陣列基板的製作流程不意圖, 第6圖至第1 0圖繪示為依照本發明一較佳實施例反射 式液晶顯示器之薄膜電晶體陣列基板的製作流程示意圖; 以及 第1 1圖至第1 2圖繪示為依照本發明一另較佳實施例反 射式液晶顯示器之薄膜電晶體陣列基板製作方法。
7637twf1.ptc 第11頁

Claims (1)

  1. 584756 _案號91111522_年月日__ 六、申請專利範圍 1. 一種反射式液晶顯示器之薄膜電晶體陣列基板製作 方法,至少包括: 提供一基板,其具有一第一導體層,其中該第一導體 層包含一閘極; 形成一閘極絕緣層覆蓋於該基板及第一導體層上; 於該閘極上方形成一通道層;以及 ~ 形成一第二導體層於該基板上,該第二導體層包括一-同時形成之一源極/汲極以及一反射電極。 2. 如申請專利範圍第1項所述之反射式液晶顯示器之 薄膜電晶體陣列基板製作方法,其中形成該第二導體層之 前,更包括形成一接觸層步驟。 1_ 3. 如申請專利範圍第1項所述之反射式液晶顯示器之 薄膜電晶體陣列基板製作方法,其中形成該通道層之後, 更包括形成一#刻終止層於該通道層上方。 4 ·如申請專利範圍第1項所述之反射式液晶顯示器之 薄膜電晶體陣列基板製作方法,其中形成該第二導體層之 後,更包括形成一保護層覆蓋於該第二導體上。 5. 如申請專利範圍第1項所述之反射式液晶顯示器之 薄膜電晶體陣列基板製作方法,進一步包含一形成凸塊層 之步驟,且該反射電極係形成於該凸塊層之一上表面。 6. 如申請專利範圍第5項所述之反射式液晶顯示器之 薄膜電晶體陣列基板製作方法,其中該凸塊層之一上表面彳® 係為一凹凸表面,以使得該反射電極具有良好的反射特 性。
    7637twf1.ptc 第12頁 584756 案號 91111522 Λ_ 曰 修正 六、申請專利範圍 7 . —種反射式液晶顯示器之薄膜電晶體陣列基板製作 方法,至少包括:提供一基板,該基板具有一第一導體 層,其中,該第一導體層包含一閘極,形成一閘極絕緣層 覆蓋於該基板及第一導體層上,再於該閘極上方形成一通 道層;以及形成一第二導體層於該基板上,其特徵在於該 第二導體層包括一源極/汲極以及一反射電極,且該源極/ 汲極與該反射電極係同時定義而形成。 8.如申請專利範圍第7項所述之反射式液晶顯示器之 薄膜電晶體陣列基板製作方法,其中形成第二導體層之 前,更包括形成一接觸層。 9 ·如申請專利範圍第7項所述之反射式液晶顯示器之 薄膜電晶體陣列基板製作方法,其中形成該通道層之後, 更包括形成一姓刻終止層。 1 0.如申請專利範圍第7項所述之反射式液晶顯示器之 薄膜電晶體陣列基板製作方法,其中形成該第二導體層之 後,更包括形成一保護層。 1 1 .如申請專利範圍第7項所述之反射式液晶顯示器之 薄膜電晶體陣列基板製作方法,其中在第二導體層形成之 前,進一步包含一形成凸塊層之步驟,且該第二導體層之 反射電極係形成於該凸塊層之一上表面。 1 2.如申請專利範圍第1 1項所述之反射式液晶顯示器 之薄膜電晶體陣列基板製作方法,其中該凸塊層之該上表 面係為一凹凸表面。 1 3. —種反射式液晶顯示器之薄膜電晶體陣列基板,
    7637twfl.ptc 第13頁 584756 案號 91111522 年 月 曰 修正 六、 包 括 層 及 申請專利範圍 含·· 一基板; 一第一導體層,配置於該基板表面,該第一導體層包 一閘極; 一閘極絕緣層,配置於該基板上並覆蓋該第一導體 f 一通道層,配置於該閘極上方之該閘極絕緣層上;以 源/ 一極 括源 包該 層與 體係 導極 二電 第射 該反 ,該 層中 體其 導, 二極 第電 一 射 反 極 汲 及連 以端 極一 汲的 極 接 之於 之設 之 導 之 表 第 圍 範 利 專 請 中 如 4 IX 器 示 顯 晶 液 式 射 反 之 述 所 項 第15膜 薄該 薄 置 設 係 其 層 觸 接一 含 包 步 1 進 板 基 列 丨 ftlt 體 晶 膜 層請陣之 請 層申 道⑺ 通 於16 置 之項 極13 汲第 /圍 極t板 源彳基 之專列 進 L、步 液 式 射 反 之 述 所 含 包 終 刻 蝕 示 顯, 晶層 止 器 係 其 上 器 示 顯 晶 液 式 射 反 之 述 所 項 3 11 第 圍 範 利 專 第 該 且 層 塊 凸。 一上 含層 包塊 步凸 一該 進於 ,置 板設 基係 列極 陣電 體射 晶反 電之 膜層 薄體 專 請 中 如 板 基 列 •frit 體 晶 17膜。 薄面 第 圍 範 器 示 顯 晶 液 式 射 反 之 述 所 項 凸 凹一 係 面 表 上 之 層 塊 凸 該 中 其 7637twf1.ptc 第14頁
TW091111522A 2002-05-30 2002-05-30 Manufacturing method for TFT array substrate of reflective LCD TW584756B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091111522A TW584756B (en) 2002-05-30 2002-05-30 Manufacturing method for TFT array substrate of reflective LCD
US10/249,926 US20030222310A1 (en) 2002-05-30 2003-05-20 [method of fabricating thin film transistor array substrate of reflective liquid crystal display]

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091111522A TW584756B (en) 2002-05-30 2002-05-30 Manufacturing method for TFT array substrate of reflective LCD

Publications (1)

Publication Number Publication Date
TW584756B true TW584756B (en) 2004-04-21

Family

ID=29580710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091111522A TW584756B (en) 2002-05-30 2002-05-30 Manufacturing method for TFT array substrate of reflective LCD

Country Status (2)

Country Link
US (1) US20030222310A1 (zh)
TW (1) TW584756B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101995711A (zh) * 2009-08-11 2011-03-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201304B1 (ko) * 2005-05-06 2012-11-14 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
US20080191211A1 (en) * 2007-02-13 2008-08-14 Mitsubishi Electric Corporation Thin film transistor array substrate, method of manufacturing the same, and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459463B2 (en) * 1997-06-14 2002-10-01 L.G. Philips Lcd Co., Ltd. Reflective liquid crystal display having a bent shape and method of manufacturing thereof
JP2002162645A (ja) * 2000-09-14 2002-06-07 Sony Corp 半透過型液晶表示装置
TW574532B (en) * 2001-07-18 2004-02-01 Au Optronics Corp Method for manufacturing reflective TFT LCD devices with coarse diffusing surfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101995711A (zh) * 2009-08-11 2011-03-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
US20030222310A1 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
CN100378902C (zh) 薄膜晶体管阵列板及其制造方法
TW480731B (en) Semiconductor device and a method of manufacturing the same
TW475270B (en) Liquid crystal display device and its manufacturing method
TW200422743A (en) Thin film transistor array panel for liquid crystal display
CN110491887A (zh) 一种阵列基板、显示面板及阵列基板的制作方法
WO2015081650A1 (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
TW578123B (en) Pixel having transparent structure and reflective structure
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
WO2015043069A1 (zh) 阵列基板及其制备方法、显示装置
TW594146B (en) Reflective type liquid crystal display device and method of manufacturing the same
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
TW200910603A (en) Method for manufacturing a pixel structure of a liquid crystal display
TW546515B (en) Liquid crystal display device, and video display apparatus, information processing apparatus using it and method thereof
US11177386B2 (en) Thin film transistor and display apparatus
TW200830553A (en) Method for manufacturing an array substrate
TWI326919B (en) Semiconductor structure of liquid crystal display and manufacturing method thereof
TW584756B (en) Manufacturing method for TFT array substrate of reflective LCD
TW514760B (en) Thin film transistor and its manufacturing method
TW200824126A (en) Image display system and manufacturing method of multi-gates thin film transistor
US20070215876A1 (en) Thin film transistor panel and manufacturing method thereof
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
TW200409364A (en) Structure of thin film transistor array and driving circuits
TWI253872B (en) Organic electro-luminescence device and method for forming the same
TW575961B (en) Pixel structure
WO2018040795A1 (zh) 一种阵列基板及其制备方法、显示面板及其制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees