TW569346B - Method for forming etch stop layer in borderless contact processing - Google Patents
Method for forming etch stop layer in borderless contact processing Download PDFInfo
- Publication number
- TW569346B TW569346B TW91122713A TW91122713A TW569346B TW 569346 B TW569346 B TW 569346B TW 91122713 A TW91122713 A TW 91122713A TW 91122713 A TW91122713 A TW 91122713A TW 569346 B TW569346 B TW 569346B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- range
- scope
- contact window
- forming
- Prior art date
Links
Description
569346
相關技術說明:
二日t 特別是在製作接觸窗以形成内連線時。為了增 觸1製作之製程容許度(process window),因而發 展出無邊界接觸窗(borderless contact )。 、、以下配合第la到Id圖說明習知形成無邊界接觸窗之方 法。首,,請參照第la圖,提供一基底1〇〇,例如一矽晶 ^。接著’在基底1〇〇中形成一隔離結構1〇2,例如淺溝槽 隔離(shallow trench is〇lati〇n,STI )結構,並定義 出位於隔離結構1〇2内之主動區(active area) AA。 接下來’請參照第lb圖,在主動區AA形成一金氧半導 體(M〇S)電晶體103。此電晶體103,可以是η型或p型M0S 電晶體’其包含有:源/汲極摻雜區丨〇 4、閘極介電層 106、閘極1〇8、上蓋層no、及閘極間隙壁112。 接下來,請參照第lc圖,在隔離結構丨〇2及m〇S電晶體 1 0 3上方形成一順應性之絕緣層1丨4,例如氮化矽層(s i N )或氣氧化石夕(SiON)層。接著,在絕緣層ii4上依序形 成一氧化層116及一光阻圖案層118。其中,光阻圖案層 118中具有用以定義無邊界接觸窗之開口 118a、U8b而露
569346
出部分的氧化層11 6表面。 最後,請參照第id圖,以光阻圖案層118作為罩幕來 蝕刻開口118a、118b下方之氧化層116,並以絕緣層114作 為蝕刻終止層而在氧化層116中形成接觸窗12〇a、12〇b。 此處,由於無邊界接觸窗120b係形成於源/汲極摻 1〇4與部分的隔離結構丨02上方,若之前沒有形成蝕刻二止 層11 4,將使得淺溝槽隔離結構丨〇2受到蝕刻而受損,亦即 降低元件之可靠度。接著,去除光阻圖案層U8及接觸窗 120a、120b中的絕緣層114以利於後續進行内連線之 作。 、衣 作為 容易與閘 bond )結 沒極飽和 止層,其 刻,損及 止層,其 結較脆弱 carrier ) 電晶體而 於美 窗的方法 蝕刻此終 邊界接觸 蝕刻終止層之氮氧化矽或氮化矽中所含的氫原子 極介電層和矽基底界面處之懸空鍵(dangUng 合=成矽氫鍵結(Si-H),可改善M〇s電晶體之 電流(idsat )。然而,若以IL氧化矽作為蝕刻終 對於氧化矽之蝕刻選擇比較低而容易發生過蝕 淺溝槽隔離結m卜,若以氮切作為餘刻欲 對於氧切之㈣選擇比較高。不㈣,石夕氮鍵 ,易於元件施加電壓時斷裂而降低熱載子(h〇t 山及起始電壓(Vt)之可靠度,特別是對㈣咖 S ° 國第4,966,870號揭示一種形成無邊界接觸 ’其中以氮化矽作蝕刻終止&,並以特定 士:。美國專利第6’316,311號揭示一種上無來 曲的方法,其中藉由分階段之方式依序在閘成極及
569346 五、發明說明(3) 蝕^ t ^區形成無邊界接觸窗。然而上述之技術均未揭示 邊^垃艇ΐ對㈣^電晶體之不良影響及解決方法。由於無 善之道觸窗製程為未來之重要趨勢,須對上述問題尋求改 發明概述: 窗製二1匕’本發明之目的在於提供—種在無邊界接觸 urn㈣終止層之方法,其藉由在η型金氧半導 通、首1曰恭i形成姓刻終止層時’增加其氫含量’以增加 通道内載子之移動速率而提高沒極飽和電流(idsat)。 ,發明之另一目的在於提供一種在 ^ 二=姓刻终止層之方法,其藉由在P型金氧半導觸:電製晶程 Ϊ上:沉積蝕刻終止層時,提高沉積溫度而減少其氫含 量,進而維持熱載子(h〇t carrier)及起始電壓(v ) 之可靠度並改善汲極飽和電流(Idsat) ^ ^ 程中的,本發明提供一種在無邊界接觸窗製 J中:成蝕刻終止層之方法,包括下列步驟:提供一基 在主動^動區及用“隔離主動11之隔離結構; 在主動£形成1型金氧半導體電晶再 :為製程氣體’在電晶體及隔離結構上方形二及含石= 化矽層,其中虱氣之流量在2〇~1〇〇 sccm的範 烷之流量在60〜150sccm的銥囹.产〜人,匕 且夕 形成-介電眉.^ 虽含氣之氮化石夕層上 :成η電層’ Μ及以富含氣之氮化石夕層作為姓刻 來蝕刻"電層,而分別在電晶體上方相= 部分隔離結構上方形成複數接觸窗。 與相鄰的 第6頁 0503-8380TWF ; TSMC2002-0099 ; spin.ptd 569346
再者’製私氣體更包括氮氣 9500 seem的範圍。 且氮氣之流量在2 〇 〇 〇〜 再者’形成製程氣體之工作壓 且其工作溫度在35。〜45。。〇的範乍圍'力在2〜"町的祐圍’ 又根據上述之目的,本發明提供 製程中形成触刻終止層之方 =-透界接觸由 底,其具有至少一主動區f以步驟:提供-基 7匕久用以隔離主動區之隔籬社· 在主動區形成一 p型金氧半導體雷曰 · , 衾士爐卜方带杰一氣外日日,在電晶體及隔離 500 600 °C 6^r ffi 曰,其中氮化矽層之沉積溫度在 mΛ人Λ較佳的沉積溫度在55q°c;在氮化石夕、 =i ΐ 1電層’以及以氮切層作為㈣終止層來餘 刻介電層,而分別在電晶體上方及在主動區與 隔離結構上方形成複數接觸窗。 77 較佳實施例之詳細說明: 以下配合第2a到2f圖說明本發明實施例之在 觸窗製程中形成蝕刻終止層之方法。首先,請參照第2a^ 圖,、提供一基底200,例如一石夕晶圓。才妾著,在基底1〇〇中 形成一隔離結構102,例如藉由淺溝槽隔離(STI )法在基 底200中形成溝槽並填入高密度電漿氧化層(匕丨❹ density plasma oxide)而構成之淺溝槽隔離結構。如此 一來’便可在位於隔離結構1〇2内定義出主動區aa。 接下來,請參照第2b圖,利用習知之製作電晶體之製 程在主動區AA處形成一金氧半導體(M〇s )電晶體2〇3。在 本實施例中,此M0S電晶體203,可以是n型或p型乂的電晶 569346 五、發明說明(5) 體,其包含有形成於主動區AA中的源/汲極摻雜區2〇4以 及形成於主動區AA上的閘極介電層2〇6、閘極2〇8、上蓋層 210、及閘極間隙壁212。其中,閘極2〇8可由摻雜之複晶0 石夕所構成’上蓋層2 1 0及閘極間隙壁2 1 2可由氮化石夕等絕緣 層所構成。 ' < 接下來’明參照第2 c圖’進行本發明之關鍵步驟,藉 由習知沉積技術,例如化學氣相沉積法(CVD ),在隔離 結構2 0 2及Μ 0 S電晶體2 0 3上方形成一順應性之絕緣層21 4。 在本實施例中,係以氮化矽(SiN )作為此絕緣層214之材 質。 須注意的是’當此處的MOS電晶體203為η型時,沉積 此氮化矽層21 4所使用之製程氣體需提高其流量。舉例而 言,此製程氣體可使用氨氣(ΝΑ )及矽烷(SiH4 )、或或 是氨氣、矽烷及氮氣(N2),其中氨氣之流量在2〇〜1〇〇 seem的範圍,石夕烧之流量在60〜150 seem的範圍,及氮氣 之流量在2000〜9500 seem的範圍。再者,製程氣體之工作 壓力在2〜6 Torr的範圍,且其工作溫度在350〜450 °C的範 圍。提高製程氣體流量之目的在於形成一富含氫之氮化石夕 層214。其中,氫含量在18〜25%的範圍,而傳統上氫含量 在15〜18%的範圍。如先前所述,大量的氫原子容易與閘極 介電層206和石夕基底200之界面處之懸空鍵結合而形成石夕 氫鍵結(未繪示),可有效提高載子在通道中的移動速率 進而增加NM0S電晶體之汲極飽和電流(Idsat ),特別是應 用於具有短通道(short-channel )(約〇· 15微米)之
0503-8380TW ; TSMC2002-0099 : spin.ptd 第8頁 569346 五、發明說明(6) NMOS。亦即,,可提高元件之操作速度 $ 另外’當此處的MOS電晶體203為p型時,同樣使用氨 ,,及石夕燒(SiH4 )、或或是氨氣、石夕炫及氮氣(N2 /為製程氣體,其中氨氣之流量在0〜100 seem的範 矽烷之流量在6〇〜130的範圍,及氮氣之流量在2000〜 SCjm的範圍。再者,製程氣體之工作壓力在3〜7 的範圍。須注意的是,沉積此氮化矽層2 1 4之溫度需 ^同。舉例而言,氮化矽層214之沉積溫度在5〇〇〜6〇〇艽的 =(傳統上的沉積溫度約4〇〇。。),而較佳的沉積溫度 、、’、…、5 5 0 C。如先前所述,矽氫鍵結較脆弱,易於元件施 加電壓時斷^而降低熱載子(hot Carrier)及起始電壓 (Vt )之可靠度。因此提高沉積溫度之目的在於降低氮化 f層214内之風含量’亦即減少石夕氫鍵結之數量。其中, 虱含量係在8〜12%的範圍,而傳統上的氫含量在15〜2〇% 的範圍。。如此一來,可維持熱載子(h〇t )及 起始電壓(Vt)之可靠度。 再者明參照第3圖,其緣示出一 ρ μ 〇 s之通道長度 (// m )與汲極飽和電流匕“(ν A/ " m )之關係曲線圖, 相較於習知技術在400 t下沉積氮化矽層(.曲線b )或氮 氧化矽層(曲線c)時,本發明之在500〜60(rc的溫度範 了沉積^化矽層(曲線A ),可增加汲極飽和電流。特別 是對於窄線寬(narrow —width)(約〇·6微米)之pM〇s而 s ,根據本發明之方法之汲極飽和電流減少量,較習知方 法來的少,亦即增加產品的穩定性。
569346 五、發明說明(7) 接下來’請參照第2d圖,利用習知沉積技術,例如 CVD法’在絕緣層2丨4上形成一介電層2丨6,例如一氧化 馬 、 ’以作為一内介電層(inter - layer dielectric, ILD ),接著’在介電層21上塗覆一光阻層(未繪示),並經 由微影程序而形成一光阻圖案層218。其中,光阻圖案層 218中具有用以定義無邊界接觸窗之開口 218a、218b而露 出部分的介電層216表面。 接下來,請參照第2e圖,以光阻圖案層21 8作為罩幕 $刻開口 2i8a、218b下方之介電層216,並以絕緣層214 盘相ϊ ϋ終止層而分別在廳電晶體203上方及在主動㈣ 1相鄰的部分隔離結構2G2上方形成複數接觸窗22〇a、 雜巴204此盘處邱’ \由於無邊界接觸窗22 〇b係、形成於源/汲極摻 的隔離結構2。2上方,戶斤以利用餘刻終止層 214來防止淺溝槽隔離結構2〇2受到蝕刻而受損。 最後,請參照第2f圖,在去除光阻圖案声 接=T接觸窗220a、220b中的絕緣層214、; J進 仃内連線之製作。 〜%俊、、、只進 雖然本發明已以較佳實施例揭露如上, 限定本發明,任何熟習此項技藝者, =:並非用以 神和範圍0,當可作更動與潤冑,因此本發明之精 當視後附之申請專利範圍所界定者為準。月之保護範圍 0503-8380TW ; TSMC2002-0099 ; spin.ptd 第10頁 569346 圖式簡單說明 為讓本發明之上述目的、特徵和優點能更明顯易懂, 下文特舉較佳實施例,並配合所附圖式,作詳細說明如 第1 a到1 d圖係繪示出習知 面示意圖; 形成無邊界接觸窗之方法剖 第2a到2 f圖係繪示出根據本發明實a 接觸窗之方法剖面示意圖。 例之形成备 第3圖係繪示出一PMOS之通道長度( “、、邊界 電流(// A/ // m )之關係曲線圖。 々取)與洛士 [符號說明] / δ兔和 100、200〜基底; 1 0 2、2 0 2〜隔離結構; 103、203〜MOS電晶體; 1 0 4、2 0 4〜源/汲極掺雜區; I 0 6、2 0 6〜閘極介電層; 108、208〜閘極; 110、210〜上蓋層; II 2、2 1 2〜閘極間隙壁; 11 4、2 1 4〜絕緣層; 11 6〜氧化層; 21 6〜介電層; 118、218〜光阻圖案層; 118a 、 118b 、 218a 、 218b〜開口; 120a、120b、220a、220卜接觸窗;
0503-8380TWF ; TSMC2002-0099 : spin.ptd 第 11 頁 569346
0503-8380TWF ; TSMC2002-0099 ; spin.ptd 第12頁
Claims (1)
- 569346 六、申請專利範圍 、1 · 一種在無邊界接觸窗製程中形成蝕刻終止層之方 法’包括下列步驟: 提供一基底,該基底具有至少一主動區及用以隔離該 主動區之隔離結構; 在該主動區形成一 η型金氧半導體電晶體;以及 姓利用氨氣及石夕烷作為製程氣體,在該電晶體及該隔離 S上方形成一富含氫之氮化矽層,其中該氨氣之流量在 〜100 seem的範圍,且該矽烷之流量在6〇〜15〇 sccm 1¾ I ^ 2·如申請 中形成蝕刻終 在該富含 以該富含 層,而分別在 離結構上方形 3 ·如申請 中形成姓刻終 層。 4·如申請 中形成餘刻終 離結構。 專利範圍 止層之方 氫之氮化 氫之氮化 该電晶體 成複數接 專利範圍 止層之方 專利範圍 止層之方 弟丄項所迷之在無邊界接觸窗製^ 法,更包括下列步驟: 矽層上形成一介電層;以及 石夕層作為#刻終止層來餘刻該介 上方及在該主動區與相鄰的部分 觸窗。 第2項所述之在無邊界接觸窗製弃 法,其中該介電層包含一氧化矽 第1項所述之在無邊界接觸窗 法’其中該隔離結構係一淺=中形 5·如申請專利範圍第1 成餘刻終止層之方法 6 ·如申請專利範圍第5 項所述之在無邊界接觸窗製程 其中該製程氣體更包括氮氣。 項所述之在無邊界接觸窗製程569346 --—.——- 六、申請專利範圍 中形成蝕刻終止層之方法, 2000〜9500 %“的範圍。/、中邊亂乳之流量在 7 ·如申請專利筋園笙 中形成蝕刻終止層之方、I項所述之在無邊界接觸窗製程 2〜6 1〇^的範圍。方去,其中該製程氣體之工作壓力在 8·如申請專利範圍第1 中形成蝕刻終止層之方法, ’' 、…、邊界接觸窗製程 度在350〜450 °C的範圍。’、形成該製程氣體之工作溫 中形成#刻、:::ί㊁:1,項所述之一在人無邊界接觸窗製程 含量在18〜25%的範圍。,、中該富含氫之氮化矽層中氫 1〇·種在無邊界接觸窗製程中形成蝕 法,包括下列步驟: Τ〜风蝕刻終止層之方 提供一基底,該基底具有至少一 主動區之隔離結構; £及用以隔離該 在該主動區形成一 ρ型金氧半導體電晶體 在該電晶體及該隔離結構上方形成一 該氮化矽層之沉積溫度在500〜600 t的範圍 夕s ,"中 11 ·如申請專利範圍第〗〇項所述之 程中形成蝕刻終止層之方氺,盆由# …、邊界接觸由製 Μ 1 其中該沉積溫度約55(TC。 兹中开/Λ 範圍第10項所述之在無邊界接觸窗製 程中形成蝕刻終止層之方法,更包括下列步驟·· 在该氮化石夕層上形成一介電層;以及 以該氮化矽層作為蝕刻終止層來蝕刻該介電層,而分 0503-8380TW ; TSMC2002-0099 ; spin.ptd 第14頁 569346 六'申請專利範圍 1—""—〜〜— 別在該電晶體上方及在該主動區與相鄰的部分隔離沾 方形成複數接觸窗。 、,°偁上 1 3.如申請專利範圍第丨2項所述之在無邊界接觸 程中形成蝕刻終止層之方法,其中該介電層包含一义 層。 匕砂 14·如申請專利範圍第1 0項所述之在無邊界接觸窗製 程中形成ϋ刻終止層之方法,其中利用氨氣及矽烷作為製 程氣體且其流量分別在〇〜1〇〇 seem的範圍及60〜130 seem 的範圍。 15·如申請專利範圍第14項所述之在無邊界接觸窗製 程中形成姓刻終止層之方法,其中該製程氣體更包括氮 氣。 16.如申請專利範圍第15項所述之在無邊界接觸窗製 程中形成姓刻終止層之方法,其中該氮氣之流量在 2000〜9500 seem 的範圍。 1 7·如申請專利範圍第丨4項所述之在無邊界接觸窗製 程中形成ϋ刻終止層之方法,其中該製程氣體之工作壓力 在3〜7 Torr的範圍。 18·如申請專利範圍第1〇項所述之在無邊界接觸窗製 程中形成餘刻終止層之方法,其中該氮化矽層中氫含量在 8〜12%的範圍。第15頁 0503-8380TWF ; TSMC2002-0099 ; spin.ptd
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91122713A TW569346B (en) | 2002-10-02 | 2002-10-02 | Method for forming etch stop layer in borderless contact processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91122713A TW569346B (en) | 2002-10-02 | 2002-10-02 | Method for forming etch stop layer in borderless contact processing |
Publications (1)
Publication Number | Publication Date |
---|---|
TW569346B true TW569346B (en) | 2004-01-01 |
Family
ID=32590479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW91122713A TW569346B (en) | 2002-10-02 | 2002-10-02 | Method for forming etch stop layer in borderless contact processing |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW569346B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI728880B (zh) * | 2019-08-15 | 2021-05-21 | 台灣積體電路製造股份有限公司 | 半導體影像感測器裝置及其製造方法 |
-
2002
- 2002-10-02 TW TW91122713A patent/TW569346B/zh not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI728880B (zh) * | 2019-08-15 | 2021-05-21 | 台灣積體電路製造股份有限公司 | 半導體影像感測器裝置及其製造方法 |
US11335817B2 (en) | 2019-08-15 | 2022-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Composite etch stop layers for sensor devices |
US11749760B2 (en) | 2019-08-15 | 2023-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Composite etch stop layers for sensor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI254369B (en) | Silicon oxycarbide and silicon carbonitride based materials for MOS devices | |
US7126199B2 (en) | Multilayer metal gate electrode | |
JP4770885B2 (ja) | 半導体装置 | |
CN102549755B (zh) | 具有氧扩散阻挡层的半导体器件及其制造方法 | |
US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
US7763945B2 (en) | Strained spacer design for protecting high-K gate dielectric | |
CN105529270A (zh) | 具有硅侧壁间隔件的金属栅极 | |
US20060006522A1 (en) | Forming dual metal complementary metal oxide semiconductor integrated circuits | |
US10483261B2 (en) | Integrated circuit having chemically modified spacer surface | |
TW201010083A (en) | Sealing structure for high-k metal gate and method of making | |
TWI408809B (zh) | 半導體裝置 | |
JP2008518487A (ja) | 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法 | |
US6773970B2 (en) | Method of producing a semiconductor device having improved gate structure | |
JP4771024B2 (ja) | 半導体装置の製造方法 | |
US20090289285A1 (en) | Semiconductor device and method of fabricating the same | |
US8610181B2 (en) | V-groove source/drain MOSFET and process for fabricating same | |
US8088665B2 (en) | Method of forming self-aligned low resistance contact layer | |
JPH08111527A (ja) | 自己整合シリサイド領域を有する半導体デバイスの製造方法 | |
JP2021073735A (ja) | 化学的に改変されたスペーサ表面を有する集積回路 | |
US7084458B1 (en) | Semiconductor device having triple LDD structure and lower gate resistance formed with a single implant process | |
TW569346B (en) | Method for forming etch stop layer in borderless contact processing | |
CN104979181B (zh) | 一种半导体器件的制造方法 | |
JP3166911B2 (ja) | 半導体装置の製造方法 | |
JP4685359B2 (ja) | 半導体装置の製造方法 | |
CN103545366B (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |