TW569135B - Method and system for scheduling in an adaptable computing engine - Google Patents

Method and system for scheduling in an adaptable computing engine Download PDF

Info

Publication number
TW569135B
TW569135B TW091111148A TW91111148A TW569135B TW 569135 B TW569135 B TW 569135B TW 091111148 A TW091111148 A TW 091111148A TW 91111148 A TW91111148 A TW 91111148A TW 569135 B TW569135 B TW 569135B
Authority
TW
Taiwan
Prior art keywords
plan
patent application
scope
value
planning
Prior art date
Application number
TW091111148A
Other languages
English (en)
Inventor
Eugene B Hogenauer
Original Assignee
Quicksilver Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quicksilver Tech Inc filed Critical Quicksilver Tech Inc
Application granted granted Critical
Publication of TW569135B publication Critical patent/TW569135B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Devices For Executing Special Programs (AREA)

Description

569135 五、發明說明α) [發明領域] 本發明係關於即時地規劃程式指令，並將該指令分配 到處理資源。 [發明背景] 電子工業已經變得越來越 的需求’其係包含多數的嵌入 以最小的延遲、最小的功率耗 性能上面臨了挑戰。當應用嵌 目與型態增加時，這些挑戰則 式系統之消費者應用的實例包 電話、個人數位助理（p D A s)、 收器、數位相機等等。藉由它 是微小、低功率、重量輕、以 在提供富含特色之性能的 硬體資源之有效應用的能力則 理元件之大部分的各處理環境 處理器、記憶體、暫存器檔案 效之各元件所用的有用工作則 用來確認規劃與分配資源之最 以獲得一有效率且有效的系統 [發明概述] 本發明說明適合計算引擎 樣態包括提供複數個計算單元 合計算引擎上之組合程式之特 驅使以符合大量消費者應用 式系統市場。嵌入式系統在 損、以及最小的成本來實行 入式系統之消費者應用的數 變得甚至更迫切。應用嵌入 括手提式裝置，譬如蜂巢式 全球衛星定位系統（GPS)接 們的特性，這些裝置則必須 及畐含特色的。 挑戰上，產生在裝置中有效 變得主要。在應用多數個處 中’不管這些元件是否採取 等型式，發現對手中任務有 特別令人關心。因此則需要 理想方式的適當決定過程， 。本發明乃滿足此種需求。 用之規劃器的樣態。該等 係作為可有效用來執^適 區段的硬體資源。特別區
569135 ―、發明說明（2) ί所用的規劃係藉由分配符合資料流圖的複數個計算單- =製，該資料流圖則以相互作用的方式來表現該特別= & ’直到獲得可實行的規劃為止。 的 [發明之詳細說明] 本發明係關於及時規劃程式指令，並將該些指令 能ί ΐ資源。以下表現之說明係為了使一般熟諳該技蓺者 1製造以及使用該發日月’本說明並且提供於專利申：：
明：：及其說明書。對那些熟按該技藝者而言，在此；J =具體實施例=種變更及其一般原理與特徵匕 早=…此，本發明並無意限定在所示 ： j而是符合與在此所說明之原理及特徵一 $t 明專利範圍。 取見的申 在較佳具體實施例中，本發明之樣態係根據 喊為具有已經固定特殊應用計算元侏 〜 ^ =兀之異質與可重新配置矩陣的適合 ^异 請中之美國專利申請案的說明而提供二算共同中 下文中，其係授讓給本發明之受讓人，且 人擎的上 的方式併入本文。該說明部分係重 b兀王以引用 楚描述本發明之樣態。 手重24於下文中，以使能清 兹參考第1圖，為說明合適計算引擎（" 塊圖，該合適計算引擎100係以積體電路，或罝0的方 二：，件的一部分積體電路為較佳具體實施例、。I較外佳1 體實施例中，將詳盡地討論於下，ACEi 00包括控制器，、 120、一個或更多個可重新配置矩陣150(譬如如所示的矩
92133.ptd 第6頁 569135 五、發明說明（3) 陣 150A 至 150N)、拓 p鱼 π 士 ) 矩陣互連網路1 1 0、以及較佳地包括記憶 體 1 40 〇 明顯地與先前技藝不同的是，ace丨〇〇並沒有利用習知 的（而一般為分離的）資料與指令匯流排’用來在可重新配 !矩P 15^、控制器120與記憶體14〇之間發送信號與其他 ，送，或者用於其它的輪入/輸出（"I/〇")功能。更確切地 吞兄，利用矩陣互連铜，敗1 1 /Λ 德、、，A 一此—从、、路110，而將資料、控制與組態資訊 1、i 該矩陣互連網路11 0可即時地予以 配置或重新配置，以姆/4+ ^ ^ ^ 1.Π 知供可重新配置矩陣150、控制器120 與〇己憶體1 4 0之間的任何姓 盡地討論。 订特定連接’其係於下面有更加詳 記憶體140能以在該技藝令所已知之 的方式來實施，其係可包括於ArF1nf^ & J平主飞权住 T P -V ΛΓΤ V τ η 匕括於ACE100之内，或者併入於另 一 I C或部分I C之内。在魴估IΑ加A ^ ^ ΛΓϋ1 ππ ^ 仕較佳具體貝施例中，記憶體140包 括於ACΕ 1 0 0之内，且較祛祕么/ 士、玄 麟π A u、并π日 佳地為低功率耗彳貝的隨機存取記憶 體（RAM)，並可以疋任何其他型態的記憶體，譬如快閃、 DRAM(動態隨機存取記憶體）、SRAM(靜態隨機&取記憶 體）、MRAM(磁電阻式隨機存取記憶體）、r〇m(唯讀記& 體）、EPROM(可拭除可程式化唯讀記憶體）、E2pR〇j(i 改寫唯讀記憶體）。在較佳具體實施例中，記憶體i4〇較佳 地包括直接記憶體存取（DMA)引擎，其未予分開說明。 控制器120較佳地以精簡指令集（，，RlScn)處理器、能 夠執行以下所討論之兩種功能的控制器或其他裝置或b I c (積體電路）來實施。第一控制功能，稱為π核&心5
92133.ptd
569135 五、發明說明（4) (kernal)"控制，其係以核心控制器（”KARC”）125來說明， 而第二控制功能’稱為π矩陣11控制，其係以矩陣控制器 (nMARCn )130 來說明。 各種各樣的矩陣1 5 0係為可重新配置與異質的，亦即 是，其係一般取決於所希望的組態：可重新配置矩陣丨5 〇 A 一般與可重新配置矩陣150B至150N不同；可重新配置矩陣 150B—般則與可重新配置矩陣150A以及15〇(：到15〇N不同； 可重新配置矩陣1 5 0 C —般則不同於可重新配置矩陣1 5 〇 a、 150B以及150D到150N等等。種種不同之可重新配置矩陣 150的每一個，其係一般地包含計算單元（2〇〇，第2圖）的 不同或各種各樣的混合，該些計算單元一般依次地包含固 定、特殊應用計算元件（ 250，第2圖）之不同或各種各樣的 混合，該些固定、特殊應用計算元件能以種種的方式來連 接、配置或重新配置，以經由内部互連網路而來執行各種 各樣的功能。除了各種各樣的内部配置以及重新配置之 外，各種不同的矩陣150就能在較高的層級，與各個其他 矩陣1 5 0相關地，經由矩陣互連網路n 〇而來連接、配置以 及重新配置。 产兹參考第2圖，此一方塊圖更詳盡地說明具有複數個 計算單元200(以計算單元200A至200N來說明）以及複數個 計算元件2 50 (以計算元件25 0A至2 50Z來說明）的可重新配 置矩陣1 5 0 ’其並且提供計算元件2 5 〇之較佳型態的額外說 明。如第2圖所示’任何矩陣1 5 〇 一般包括矩陣控制器 230、複數個計算單元2〇〇、以及矩陣互連網路ι1〇的邏輯
92133.ptd 第8頁 569135 五、發明說明（5) ' " ---~-- 或概念性子集或部分、資料互連網路24〇、以及布耳 (Boole an)互連網路21〇。如上述，布耳互連網路21〇提供 ί新配連能力，以用於各種各樣計算單元2 0 0之間的 布耳或邏輯輸入與輪出，然而資料互連網路240卻提 ί ::置ί 2此力’以用於各種各樣計算單元2 0 0之間的 負料輸入與輸出。不管怎#，應該注 ^分成布耳與資料能力，但[在任何特定的時間：：土 陣互連網路1 1 0的任何特定實體部分則可能以布耳互連網 路210、資料互連網路24〇、最低層互連22 ❿ 件250之間）、或其他輸人、輸出或連接功能來操作 广繼續參考第2圖，包括在計算單元2〇〇内的係為複數個 汁异兀，250，其係以計算元件25(^至25〇2來說明（整體則 稱為計算元件250 )，以及額外的互連22〇。互連22〇提供可 重新配置的互連能力以及在各種計算元件25〇之間的輸入/ 輸出路徑。如以上所述的，各種計算元件25〇的每一個係 由專用的、設計以執行特定任務或任務範圍的特殊應用硬 體組成，其係導致複數個不同、固定的計算元件250。固 定的計算元件25 0能可重新配置地一起連接，以在特定的 時間上，利用互連2 2 0、布耳網路21 〇、以及矩陣互連網路 1 1 0而執行演算法或其他功能。 、在較佳的具體實施例中，各種計算元件2 5 〇係予以設 計並一併聚集為各種可重新配置計算單元2〇〇。除了設計 以執行特別的演算法或譬如乘法之功能的計算元件2 5 0之 外，其他型態的計算元件25 0亦可同樣地予以利用。如在
569135 五、發明說明（6) 圖中所說明的，計算元件託“與託⑽實施記憶體，以 =、局部的記憶體元件，以用於任何特定的計算或處理功 犯C相較於更”遠端”的記憶體丨4〇 )。此外，計算元件 、250J、250K以及250L則配置（例如使用複^個正反 〇 實^有限的狀態機械，以提供局部的處理能力（相較 於更”遠端”的MARC1 30)，尤其適用於複雜的控制處理。 在較佳具體實施例中，矩陣控制器2 3 〇係同樣地包括 ，任何特定的矩陣150之内，以提供任何重新配置處理與 壬何相對應資料操作之參考與控制的較大位置。例如，一 旦計算元件250的重新配置已經於任何特定計算單元2〇〇之 内發生的話，則矩陣控制器230就會引導那特別的實例化 (或配置）於一特定的時間内維持完整，以例如持續特定應 用程式的重複資料處理。 “ 卜隨著不同計算元件250的各種型態，而可鬆散地將計 算單元2 0 0歸類，不同計算元件250的各種型態係取決於 ACE 1〇〇的希望功能而有效。計算單元2〇〇的第一類別包括 執行譬如乘法、加法、有限的脈衝反應過濾等等之線性操 作的計算元件25 0。計算單元20 0的第二類別則包括執行譬 如不連接餘弦轉換、三角法計算、以及複雜的乘法等等^ 非線性操作的計算元件2 5 0。第三型態的計算單元2 〇 〇則實 施有限的狀態機制，譬如第2圖所示的計算單元2 〇 〇 c，其 係對複雜的控制序列、動態規劃、以及輸入/輸出管理特 別有用，而第四型態就可執行記憶體與記憶體管理，嬖如 計算單元2 00Α。最後，第五型態的計算單元200就可予°以
569135 五、發明說明（7) 包括，以執行位元層次的操作，譬如通道編碼。 從這些計算單元產生最佳性能的情形是需要許多的考 慮。特別的考慮則是決定有關於如何規劃並分配有效硬體 資源以執行有用的作業。本發明係全面性地有關於在計算 單元之有效硬體資源中規劃一編譯程式的組合型式。該規 劃係由控制器1 2 0的規劃器工具所提供，以指示指令如何 根據什麼時間以及經由何種資源而來執行，以致於能以有 效地將它們的能力最大化的方式來使用可利用之資源。當 執行最佳化時，規劃器則利用來自控制器之區分器部分的 資訊。區分器取出表示可規劃之資料流圖（進一步於下文 討論）的碼”區段”。碼區段起因於由’ f 〇 r 1 ο 〇 p s (用於迴 路）’’if-then-else(若-則-否則）’所產生的阻礙，而副常 式則呼叫予以執行的程式，其係以用於決定程式中阻礙之 習知連續模式而令人適當地瞭解。因此，為了予以規劃的 區段，區分器則同樣地分隔該區段，決定哪一區段共用暫 存器，並決定哪一區段應該具有優先權，例如，認為内部 迴路優先與認為程式設計師呼叫出而作為較高優先之區段 優先權。區分器呼叫出各碼區段的規劃器，並標示出哪一 暫存器要預先分配。 第3圖顯示一方塊圖，用於一旦呼叫出規劃器時規劃 程序中的步驟。如圖中所示，該程序開始於硬體配置表之 起始（步驟300)，該硬體配置表係起因於硬體配置檔案。 硬體配置檔案則根據它的計算與I /0資源以及網路資源而 定義出單一型態矩陣的配置。因此，計算與I /0資源係藉
92133.ptd 第11頁 569135 五'發明說明（8) 由各。f算單元（cu)的數目 矩陣。將在該CU上執行之操作I，予以明確說明以用於各 ⑶。就清單中的各据 古' /月早具體說明，以用於各 要求之管線延^ I σ ，具體說明係設置在由硬體所 〜&深延遲的數目上，不瞢砵 法）或不對稱（例*，減法），而7就#不作二對::。(例如丄加 則不管該硬體是否可處理切換 ·冉的細作而吕， 源係由所有CU輸出口至⑶輸乂口路：：：各矩”網路資 或金ίί' 路徑型態(例如’暫存器標案、閃鎖 =線）以及阻障清單（例如，當使用此路徑時，予以阻 他路徑）係可予以具體說明。就各暫存器樓案路由 “Π體=中之暫存器的數目以及管線延遲之數目係 規劃器同樣地起始輸入資料流圖（步驟3 0 5)。如以上 所提及地取得碼區段，並以資料流圖表示。資料流圖係由 組的節點與邊緣所形成。如第4圖所示，來源節點4 〇 〇可 廣播數值到一個或更多個目標節點4 0 5、4 i 0，在此各節點 則執行極微的操作’亦即是，由基本硬體所支援的操作， 如同單獨操作，例如加法或轉移。操作元係從來源節點 4 〇 〇，從輸出口輸出，沿著以邊緣42 0所表示之路徑，在此 邊緣42 0充當來源節點40 0的輸出邊緣，並分岔成目標節點 405與410所用的輸入邊緣，並到它們的輸入口。從邏輯觀 點來說，節點不用花時間就可執行。當所有的輸入邊緣上 具有數值時即可執行/激起一節點。沒有輸入邊緣的節點 則準備於零時脈循環上執行。
92133.ptd 第12頁 569135 五、發明說明（9) 再者，種型態的邊緣可在資料流圖中表示。 緣係以暫存器來實行，纟具有一個時脈循環之延遲乂 能使用作常數與反饋通路。金屬線邊緣具有零時脈 延遲，並且^有僅在現有時脈循環期間内有效的數 而強迫目標節點在與來源節點相同的邏輯時脈循環抽 行。規劃器取得邏輯時脈循冑，並根據計算資源 源之有效性而將邏輯時脈循環散播於實體的時脈循产。: 資料流圖一旦正常地執行，並不曾再使用時，資料=& 玎舉例說明很多次，以為了執行，f〇r 1〇〇p，。狀態ς緣必 須在for loop開始之前予以起始，而且當，ι〇〇ρ，完 成時，該結果則可從狀態邊緣，複製，。有一些操作則必^ 予以串列化，譬如從單一杳粗、、六 -欠、士 貝枓机之輸入。資料流圖包括虛 的布耳邊緣，以強迫節點連續地執行。 ，劃器本身決定在輸入資料流圖所具體說明之 個節點可平行地在單一時脈循環上執行，並“ 派暫‘ V:須延遲到接著發生的循環。規劃器則進一步指 雖η 持中間值（節點之延遲執行所必須的）、維持狀 =也L變、以及維持不變。此外，規劃器分析暫存器壽命 割r疋何時可重新使用暫存器、分配節點到cus、並且規 二卩點以在特定的時脈循環上執行。因此，就各節點而 二扣j有幾種規格，包括：操作碼（0p code)，到來源瑪 二* (例如，fireFilter.q，線55);預先指派cu，若有 而=，輪入邊緣之清單；輸出邊緣之清單；以及就各邊緣 "來源節點、目標節點、以及狀態旗幟，亦即是，指
569135 五、發明說明（ίο) 示出該邊緣是否具有最初值的旗幟。 再度參考第3圖，接在開始步驟之後 — ^ ^ MS -Γ ^ ^ (ASAP)^ fl ^ 310),χ J l 剎（步驟315)而決定起始規劃。ASAp +曰心規 流圖並決定如何執行該圖而決定，假如s具有藉盈由掃描資料& 源的話’而唯一的限制貝,丨是指令 ς、，^有效貝 颊查丨丨斟兮m7心间的貝枓依存性。ASAP 規j對該圖k供深入的理解，其係包括 ^ ^ ^ ^ , c u s ^ ^ Λ ΛΤΛ ΪΤ Α其：慧’則以ASAP規劃以&實質上有效的硬體資源 H 在一起。規劃器所用的適當最初規劃則以、 +曰慧規4與負源資訊之部分使用為基礎而製造。 隨著起始規劃而將規劃的成本評估（步驟32〇)。為了 此揭露之目的，該成本乃與反應出規劃好處的數值有關 聯。在較佳具體實施例中，假如該成本令人發現是在可容 許性之狀況内的話，例如，經由步驟3 2 5而判定發現是零〜 的活’那麼則會令人發現可行的規劃（步驟3 3 〇 )。儘管起 始規劃產生令人希望之成本的情形有可能會發生，然而， 對降低該成本到零以用於特別規劃而言，反覆的研究卻預 期是必要的。當進行反覆時，則可使用規劃器所用的預^ 最佳化參數。 & 最佳化參數適當地控制規劃器如何尋找最佳解答。最 佳化參數包括：例如nLoops之參數，該參數標示出進行最 佳化迴路以發現答案的次數，·參數，nTr i a 1 s，其係標示 出各迴路試驗的次數，在此就各試驗而言，則進行在時間
IHBI 92133_ptd 第 14 頁 569135 五、發明說明（π) 與空間移動一個節點營· 率，該參數控制多久接^ Ά及參數’接受改變或然 數形成在規劃之最佳=門有助於聚集。這些參 針，該經驗包基礎的最佳化指導方 硬體配置、並且壹試觀家 、肩算法、嘗試使用明確的 :規熟諳該技藝者所能充分體會到的。 d，、-不為零時（亦即，當步驟325為肯定的 淮粁（牛驟mo /、扪严化則會經由重新規劃一個節點而 潠擇。 。s進仃微小遞增的步驟時，則可隨意地 t m:所：/再者’該步驟可同樣地以做成該節點之規劃 ==候選改變為基礎，候選改變的其中一者 則可隨思地予以撰摄。你丨l . d w擇例如，候選改變會包括當規劃節點 舌 …氏循裱，或者改變節點分配於其上的CU。而後則 重新计鼻該成本（步驟34 0 )。如經由步驟345所決定的，假 如”經增加㈣，該規劃器則恢復到先前的規劃 (γ驟350 )，但是假如該成本不増加的話，則接收改變以 提仏=變的規劃（步驟3 5 5 )。該程序隨後則回到步驟3 2 5， 以決定該成本是否為零’而由步驟335、34〇、345、35〇以 及3 5 5所形成之用於最佳化的迴路則可適當地重複，直到 可實行之規劃令人發現為止。 奴著發現到的可實行規劃，規劃器則提供規劃的資料
92133.ptd 第15胃 569135
569135 圖式簡單說明 u [圖式之簡單說明] 第1圖係為顯示合適計算引擎的方塊圖。 第2圖係為顯示合適計算引擎之可重新配置矩陣、複 數個計算單元、以及複數個計算元件的方塊圖。 第3圖係為顯示根據本發 圖。 第4圖顯示根據本發明而 [元件符號說明] 100合適計算引擎（n ACEn ) 1 5 0重新配置矩陣 1 1 0矩陣互連網路 125核心控制器（n KARC”） 2 0 0、2 0 0Α- 2 0 0Ν 計算單元 2 5 0、2 5 0Α··· 2 50Ζ 計算元件 210布耳互連網路 4 0 0來源節點 4 2 0邊緣 明而設計之規劃程序的方塊 設計之資料流的圖式法。 1 2 0控制器 150Α至150Ν 矩陣 1 4 0記憶體 130矩陣控制器（"MARCπ ) 220最低層互連 2 4 0資料互連網路 2 3 0矩陣控制器 405 > 410 目標節點
92133.ptd 第17頁

Claims (1)

  1. 569135 六、申請專利範圍 1. 一種在適合計算引擎中規劃組合之程式的方法，該方 法包含： 提供複數個計算單元，作為可有效用來執行該組 合程式之特別區段的硬體資源； 以資料流圖來表現該特別區塊；以及 精製一規劃，該規劃係以反覆的方式來分配符合 該資料流圖的複數個計算單元，直到獲得可實行的規 劃為止。 2. 如申請專利範圍第1項之方法，其中該精製的步驟進一 步包含結合代表規劃成本的數值，以及決定該數值是 否符合可容許性的情況。 3. 如申請專利範圍第2項之方法，其_該可容許性的情況 進一步包含零成本。 4. 如申請專利範圍第2項之方法，其中當該數值無法符合 可容許性的情況時，該方法則進一步包含以任意的方 式來改變該規劃而達到微小遞增的改變，以提供改變 的規劃。 5. 如申請專利範圍第4項之方法，其中以任意方式的改變 進一步包含隨意地選擇資料流圖的節點，以及隨意地 選擇用於選擇出節點的有效改變。 6. 如申請專利範圍第4項之方法，進一步包含計算改變之 規劃的數值。 7. 如申請專利範圍第6項之方法，其中當改變的規劃具有 較高於規劃值的計算值時，則沒使用該改變的規劃。
    92133.ptd 第18頁 569135 六、申請專利範圍 8. 如申請專利範圍第6項之方法，其中當改變的規劃具有 較低於規劃值的計算值時，該方法則進一步包含指定 該改變的規劃為該規劃，並重複判定是否該數值符合 可容許性情況的步驟。 9. 如申請專利範圍第8項之方法，其中當該數值無法符合 可容許性情況時，該方法則進一步包含指定該規劃為 該可實行規劃。 10. 如申請專利範圍第9項之方法，進一步包含一旦已經獲 得可實行之規劃的話，則以規劃的資料流圖來表示特 別的區段。 1 1.如申請專利範圍第1項之方法，其中提供了複數個計算 單元，進一步包含提供複數個計算單元，以作為適合 計算機構中的矩陣。 1 2. —種在適合計算引擎中規劃組合之程式的系統，該系 統包含： 複數個計算單元，用來提供可有效執行該組合程 式之特別區段的硬體資源； 主控制器，用來配置複數個計算單元；以及 用來規劃與分配複數個計算單元之機構，以藉由 精製規劃而執行該特別區段，該規劃係以反覆的方式 來分配符合代表該特別區段之資料流圖的複數個計算 單元，直到獲得可實行的規劃為止。 1 3.如申請專利範圍第1 2項之系統，其中該複數個計算單 元進一步包含合適計算引擎的矩陣。
    92133.ptd 第19頁 569135 六、申請專利範圍 1 4.如申請專利範圍第1 2項之系統，其中該規劃與分配機 構進一步與該規劃的數值代表成本有關，並且決定是 否該數值符合可容許性的狀況。 1 5.如申請專利範圍第1 4項之系統，其中可容許性的情況 則進一步包含零成本。 1 6.如申請專利範圍第1 4項之系統，其中當該數值無法符 合可容許性的情況時，該規劃與分配機構則進一步以 任意的方式來改變該規劃而達到微小遞增的改變，以 提供改變的規劃。 1 7.如申請專利範圍第1 6項之系統，其中該規劃與改變機 構進一步藉由隨意地選擇資料流圖的節點，以及隨意 地選擇用於選擇出節點的有效改變，而進一步以任意 方式的改變。 1 8.如申請專利範圍第1 6項之系統，其中規劃與改變構件 進一步計算出改變之規劃的數值。 1 9.如申請專利範圍第1 8項之系統，其中當改變的規劃具 有較高於規劃值的計算值時，則沒使用該改變的規 劃。 2 0.如申請專利範圍第1 8項之系統，其中當改變的規劃具 有較低於該規劃值的計算值時，該規劃與改變機構則 進一步指定該改變的規劃為該規劃，並重複決定是否 該數值符合可容許性的情況。 2 1.如申請專利範圍第20項之系統，其中當該數值無法符 合可容許性情況時，該規劃與改變機構則進一步指定
    92133.ptd 第20頁 569135 六、申請專利範圍 該規劃為該可實行規劃。 2 2.如申請專利範圍第2 1項之系統，其中該規劃與改變機 構進一步一旦已經獲得可實行之規劃的話，則以規劃 的資料流圖來表示該特別的區段。 2 3. —種決定最佳規劃以用於合適計算引擎之計算單元矩 陣的方法，該方法包含： 決定出代表利用該矩陣之選出規劃之成本的數 值，以執行碼區段； 在略微增加的步驟裡，隨意地調整該選出的規 劃，直到該數值達到可接受的成本程度；以及 一旦達到該可接受之成本程度的話，則指定可實 行的規劃。 2 4 .如申請專利範圍第2 3項之方法，其中該可接受成本程 度進一步包含零成本。 2 5 .如申請專利範圍第2 3項之方法，進一步包含以節點與 邊緣的資料流圖來代表該碼區段。 2 6 .如申請專利範圍第2 5項之方法，其中該調整步驟進一 步包含隨意地選擇該資料流圖的節點，並隨意地選擇 該節點的有效改變，以調整該選擇出的規劃。
    92133.ptd 第21頁
TW091111148A 2001-05-31 2002-05-27 Method and system for scheduling in an adaptable computing engine TW569135B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/872,397 US20020184291A1 (en) 2001-05-31 2001-05-31 Method and system for scheduling in an adaptable computing engine

Publications (1)

Publication Number Publication Date
TW569135B true TW569135B (en) 2004-01-01

Family

ID=25359489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091111148A TW569135B (en) 2001-05-31 2002-05-27 Method and system for scheduling in an adaptable computing engine

Country Status (7)

Country Link
US (1) US20020184291A1 (zh)
EP (1) EP1402348A2 (zh)
JP (1) JP2005510778A (zh)
KR (1) KR20040012878A (zh)
AU (1) AU2002308750A1 (zh)
TW (1) TW569135B (zh)
WO (1) WO2002097562A2 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7962716B2 (en) 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7752419B1 (en) 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7249242B2 (en) 2002-10-28 2007-07-24 Nvidia Corporation Input pipeline registers for a node in an adaptive computing engine
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
US7046635B2 (en) 2001-11-28 2006-05-16 Quicksilver Technology, Inc. System for authorizing functionality in adaptable hardware devices
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US7215701B2 (en) 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
US7403981B2 (en) 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
US20040015970A1 (en) * 2002-03-06 2004-01-22 Scheuermann W. James Method and system for data flow control of execution nodes of an adaptive computing engine (ACE)
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
US7478031B2 (en) * 2002-11-07 2009-01-13 Qst Holdings, Llc Method, system and program for developing and scheduling adaptive integrated circuity and corresponding control or configuration information
US8276135B2 (en) 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
US7225301B2 (en) 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
US6895292B2 (en) * 2003-04-28 2005-05-17 Palo Alto Research Center Inc. Predictive and preemptive planning and scheduling for different job priorities system and method
JP4536618B2 (ja) * 2005-08-02 2010-09-01 富士通セミコンダクター株式会社 リコンフィグ可能な集積回路装置
JP4619252B2 (ja) * 2005-09-29 2011-01-26 富士通セミコンダクター株式会社 リコンフィグ可能な集積回路装置
US8607246B2 (en) 2008-07-02 2013-12-10 Nxp, B.V. Multiprocessor circuit using run-time task scheduling
US9507640B2 (en) * 2008-12-16 2016-11-29 International Business Machines Corporation Multicore processor and method of use that configures core functions based on executing instructions
JP5990466B2 (ja) 2010-01-21 2016-09-14 スビラル・インコーポレーテッド ストリームに基づく演算を実装するための汎用複数コアシステムのための方法および装置
US8498957B2 (en) * 2011-05-26 2013-07-30 Alcetel Lucent Optimal multi-factor evaluation in computing systems
WO2013100783A1 (en) 2011-12-29 2013-07-04 Intel Corporation Method and system for control signalling in a data path module
KR101929754B1 (ko) * 2012-03-16 2018-12-17 삼성전자 주식회사 미니 코어 기반의 재구성가능 프로세서, 이를 위한 스케줄 장치 및 방법
US10331583B2 (en) 2013-09-26 2019-06-25 Intel Corporation Executing distributed memory operations using processing elements connected by distributed channels
US10402168B2 (en) 2016-10-01 2019-09-03 Intel Corporation Low energy consumption mantissa multiplication for floating point multiply-add operations
US10416999B2 (en) 2016-12-30 2019-09-17 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10572376B2 (en) 2016-12-30 2020-02-25 Intel Corporation Memory ordering in acceleration hardware
US10558575B2 (en) 2016-12-30 2020-02-11 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10474375B2 (en) 2016-12-30 2019-11-12 Intel Corporation Runtime address disambiguation in acceleration hardware
US10469397B2 (en) 2017-07-01 2019-11-05 Intel Corporation Processors and methods with configurable network-based dataflow operator circuits
US10515046B2 (en) 2017-07-01 2019-12-24 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10445451B2 (en) * 2017-07-01 2019-10-15 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with performance, correctness, and power reduction features
US10445234B2 (en) * 2017-07-01 2019-10-15 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with transactional and replay features
US10467183B2 (en) 2017-07-01 2019-11-05 Intel Corporation Processors and methods for pipelined runtime services in a spatial array
US10387319B2 (en) * 2017-07-01 2019-08-20 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with memory system performance, power reduction, and atomics support features
US10515049B1 (en) 2017-07-01 2019-12-24 Intel Corporation Memory circuits and methods for distributed memory hazard detection and error recovery
US10496574B2 (en) 2017-09-28 2019-12-03 Intel Corporation Processors, methods, and systems for a memory fence in a configurable spatial accelerator
US11086816B2 (en) 2017-09-28 2021-08-10 Intel Corporation Processors, methods, and systems for debugging a configurable spatial accelerator
US10380063B2 (en) 2017-09-30 2019-08-13 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator having a sequencer dataflow operator
US10445098B2 (en) 2017-09-30 2019-10-15 Intel Corporation Processors and methods for privileged configuration in a spatial array
US10417175B2 (en) 2017-12-30 2019-09-17 Intel Corporation Apparatus, methods, and systems for memory consistency in a configurable spatial accelerator
US10445250B2 (en) 2017-12-30 2019-10-15 Intel Corporation Apparatus, methods, and systems with a configurable spatial accelerator
US10565134B2 (en) 2017-12-30 2020-02-18 Intel Corporation Apparatus, methods, and systems for multicast in a configurable spatial accelerator
US11307873B2 (en) 2018-04-03 2022-04-19 Intel Corporation Apparatus, methods, and systems for unstructured data flow in a configurable spatial accelerator with predicate propagation and merging
US10564980B2 (en) 2018-04-03 2020-02-18 Intel Corporation Apparatus, methods, and systems for conditional queues in a configurable spatial accelerator
US11200186B2 (en) 2018-06-30 2021-12-14 Intel Corporation Apparatuses, methods, and systems for operations in a configurable spatial accelerator
US10459866B1 (en) 2018-06-30 2019-10-29 Intel Corporation Apparatuses, methods, and systems for integrated control and data processing in a configurable spatial accelerator
US10853073B2 (en) 2018-06-30 2020-12-01 Intel Corporation Apparatuses, methods, and systems for conditional operations in a configurable spatial accelerator
US10891240B2 (en) 2018-06-30 2021-01-12 Intel Corporation Apparatus, methods, and systems for low latency communication in a configurable spatial accelerator
US10678724B1 (en) 2018-12-29 2020-06-09 Intel Corporation Apparatuses, methods, and systems for in-network storage in a configurable spatial accelerator
US10965536B2 (en) 2019-03-30 2021-03-30 Intel Corporation Methods and apparatus to insert buffers in a dataflow graph
US10817291B2 (en) 2019-03-30 2020-10-27 Intel Corporation Apparatuses, methods, and systems for swizzle operations in a configurable spatial accelerator
US10915471B2 (en) 2019-03-30 2021-02-09 Intel Corporation Apparatuses, methods, and systems for memory interface circuit allocation in a configurable spatial accelerator
US11029927B2 (en) 2019-03-30 2021-06-08 Intel Corporation Methods and apparatus to detect and annotate backedges in a dataflow graph
US11037050B2 (en) 2019-06-29 2021-06-15 Intel Corporation Apparatuses, methods, and systems for memory interface circuit arbitration in a configurable spatial accelerator
US11907713B2 (en) 2019-12-28 2024-02-20 Intel Corporation Apparatuses, methods, and systems for fused operations using sign modification in a processing element of a configurable spatial accelerator

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556044B2 (en) * 2001-09-18 2003-04-29 Altera Corporation Programmable logic device including multipliers and configurations thereof to reduce resource utilization
DE69031233T2 (de) * 1989-02-24 1997-12-04 At & T Corp Adaptive Arbeitsfolgeplanung für Mehrfachverarbeitungssysteme
US5261099A (en) * 1989-08-24 1993-11-09 International Business Machines Corp. Synchronous communications scheduler allowing transient computing overloads using a request buffer
US5768561A (en) * 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
US5802290A (en) * 1992-07-29 1998-09-01 Virtual Computer Corporation Computer network of distributed virtual computers which are EAC reconfigurable in response to instruction to be executed
US6192255B1 (en) * 1992-12-15 2001-02-20 Texas Instruments Incorporated Communication system and methods for enhanced information transfer
JPH08507889A (ja) * 1993-03-15 1996-08-20 シーメンス アクチエンゲゼルシヤフト スーパースカラマイクロプロセッサ用のプログラムから並行的に処理可能な命令グループを機械的に生成する方法
US5870427A (en) * 1993-04-14 1999-02-09 Qualcomm Incorporated Method for multi-mode handoff using preliminary time alignment of a mobile station operating in analog mode
US5517667A (en) * 1993-06-14 1996-05-14 Motorola, Inc. Neural network that does not require repetitive training
US5701482A (en) * 1993-09-03 1997-12-23 Hughes Aircraft Company Modular array processor architecture having a plurality of interconnected load-balanced parallel processing nodes
US5732563A (en) * 1993-09-22 1998-03-31 Imi Cornelius Inc. Electronically controlled beverage dispenser
GB2288677B (en) * 1993-09-28 1998-05-13 Namco Ltd Pipeline processing device, clipping processing device, three-dimensional simulator device and pipeline processing method
US5862961A (en) * 1993-10-26 1999-01-26 Imi Cornelius Inc. Connection device for dispensing fluid from a bottle
US5721854A (en) * 1993-11-02 1998-02-24 International Business Machines Corporation Method and apparatus for dynamic conversion of computer instructions
US5530435A (en) * 1993-12-09 1996-06-25 Steelcase Inc. Utility distribution system for modular furniture and the like
US5745366A (en) * 1994-07-14 1998-04-28 Omnicell Technologies, Inc. Pharmaceutical dispensing device and methods
US6056194A (en) * 1995-08-28 2000-05-02 Usa Technologies, Inc. System and method for networking and controlling vending machines
FR2724273B1 (fr) * 1994-09-05 1997-01-03 Sgs Thomson Microelectronics Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi
JP3525353B2 (ja) * 1994-09-28 2004-05-10 株式会社リコー デジタル電子スチル・カメラ
KR0146100B1 (ko) * 1995-01-07 1998-09-15 이헌조 가전기기의 실사용상태 정보수집 및 분석장치
US5742180A (en) * 1995-02-10 1998-04-21 Massachusetts Institute Of Technology Dynamically programmable gate array with multiple contexts
US5892900A (en) * 1996-08-30 1999-04-06 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
US5892961A (en) * 1995-02-17 1999-04-06 Xilinx, Inc. Field programmable gate array having programming instructions in the configuration bitstream
US5696906A (en) * 1995-03-09 1997-12-09 Continental Cablevision, Inc. Telecommunicaion user account management system and method
US5737631A (en) * 1995-04-05 1998-04-07 Xilinx Inc Reprogrammable instruction set accelerator
US6021186A (en) * 1995-04-17 2000-02-01 Ricoh Company Ltd. Automatic capture and processing of facsimile transmissions
US5751295A (en) * 1995-04-27 1998-05-12 Control Systems, Inc. Graphics accelerator chip and method
US5634190A (en) * 1995-06-06 1997-05-27 Globalstar L.P. Low earth orbit communication satellite gateway-to-gateway relay system
US5842004A (en) * 1995-08-04 1998-11-24 Sun Microsystems, Inc. Method and apparatus for decompression of compressed geometric three-dimensional graphics data
US5742821A (en) * 1995-11-08 1998-04-21 Lucent Technologies Inc. Multiprocessor scheduling and execution
EP0778240A1 (en) * 1995-12-08 1997-06-11 IMI Cornelius Inc. Electro-mechanical refrigeration system
US5734582A (en) * 1995-12-12 1998-03-31 International Business Machines Corporation Method and system for layout and schematic generation for heterogeneous arrays
US5706976A (en) * 1995-12-21 1998-01-13 Purkey; Jay Floyd Vending machine inventory control device
US6510510B1 (en) * 1996-01-25 2003-01-21 Analog Devices, Inc. Digital signal processor having distributed register file
US5889816A (en) * 1996-02-02 1999-03-30 Lucent Technologies, Inc. Wireless adapter architecture for mobile computing
US6237029B1 (en) * 1996-02-26 2001-05-22 Argosystems, Inc. Method and apparatus for adaptable digital protocol processing
US5894473A (en) * 1996-02-29 1999-04-13 Ericsson Inc. Multiple access communications system and method using code and time division
US6055314A (en) * 1996-03-22 2000-04-25 Microsoft Corporation System and method for secure purchase and delivery of video content programs
US6346824B1 (en) * 1996-04-09 2002-02-12 Xilinx, Inc. Dedicated function fabric for use in field programmable gate arrays
US5903886A (en) * 1996-04-30 1999-05-11 Smartlynx, Inc. Hierarchical adaptive state machine for emulating and augmenting software
US6181981B1 (en) * 1996-05-15 2001-01-30 Marconi Communications Limited Apparatus and method for improved vending machine inventory maintenance
US5907580A (en) * 1996-06-10 1999-05-25 Morphics Technology, Inc Method and apparatus for communicating information
US6175854B1 (en) * 1996-06-11 2001-01-16 Ameritech Services, Inc. Computer system architecture and method for multi-user, real-time applications
US5887174A (en) * 1996-06-18 1999-03-23 International Business Machines Corporation System, method, and program product for instruction scheduling in the presence of hardware lookahead accomplished by the rescheduling of idle slots
US6192388B1 (en) * 1996-06-20 2001-02-20 Avid Technology, Inc. Detecting available computers to participate in computationally complex distributed processing problem
US6360256B1 (en) * 1996-07-01 2002-03-19 Sun Microsystems, Inc. Name service for a redundant array of internet servers
US6023742A (en) * 1996-07-18 2000-02-08 University Of Washington Reconfigurable computing architecture for providing pipelined data paths
US5890014A (en) * 1996-08-05 1999-03-30 Micronet Technology, Inc. System for transparently identifying and matching an input/output profile to optimal input/output device parameters
JP3123440B2 (ja) * 1996-08-14 2001-01-09 日本電気株式会社 無線通信システムのチャネル選択方法
US6226387B1 (en) * 1996-08-30 2001-05-01 Regents Of The University Of Minnesota Method and apparatus for scene-based video watermarking
US6041970A (en) * 1996-08-30 2000-03-28 Imi Cornelius Inc. Pre-mix beverage dispensing system and components thereof
US6021492A (en) * 1996-10-09 2000-02-01 Hewlett-Packard Company Software metering management of remote computing devices
US6016395A (en) * 1996-10-18 2000-01-18 Samsung Electronics Co., Ltd. Programming a vector processor and parallel programming of an asymmetric dual multiprocessor comprised of a vector processor and a risc processor
US5913172A (en) * 1996-11-15 1999-06-15 Glenayre Electronics, Inc. Method and apparatus for reducing phase cancellation in a simulcast paging system
US6246883B1 (en) * 1996-12-24 2001-06-12 Lucent Technologies, Inc. Mobile base station
US6061580A (en) * 1997-02-28 2000-05-09 Randice-Lisa Altschul Disposable wireless telephone and method for call-out only
US6059840A (en) * 1997-03-17 2000-05-09 Motorola, Inc. Automatic scheduling of instructions to reduce code size
US5912572A (en) * 1997-03-28 1999-06-15 Cypress Semiconductor Corp. Synchronizing clock pulse generator for logic derived clock signals with synchronous clock suspension capability for a programmable device
US6041322A (en) * 1997-04-18 2000-03-21 Industrial Technology Research Institute Method and apparatus for processing data in a neural network
US5860021A (en) * 1997-04-24 1999-01-12 Klingman; Edwin E. Single chip microcontroller having down-loadable memory organization supporting "shadow" personality, optimized for bi-directional data transfers over a communication channel
US6219697B1 (en) * 1997-05-02 2001-04-17 3Com Corporation Method and apparatus for operating the internet protocol over a high-speed serial bus
US5886537A (en) * 1997-05-05 1999-03-23 Macias; Nicholas J. Self-reconfigurable parallel processor made from regularly-connected self-dual code/data processing cells
US6047115A (en) * 1997-05-29 2000-04-04 Xilinx, Inc. Method for configuring FPGA memory planes for virtual hardware computation
US5917852A (en) * 1997-06-11 1999-06-29 L-3 Communications Corporation Data scrambling system and method and communications system incorporating same
US6078736A (en) * 1997-08-28 2000-06-20 Xilinx, Inc. Method of designing FPGAs for dynamically reconfigurable computing
US6321337B1 (en) * 1997-09-09 2001-11-20 Sanctum Ltd. Method and system for protecting operations of trusted internal networks
US6036166A (en) * 1997-09-25 2000-03-14 Imi Cornelius Inc. Chamber valve
US6363411B1 (en) * 1998-08-05 2002-03-26 Mci Worldcom, Inc. Intelligent network
US6195788B1 (en) * 1997-10-17 2001-02-27 Altera Corporation Mapping heterogeneous logic elements in a programmable logic device
US5873045A (en) * 1997-10-29 1999-02-16 International Business Machines Corporation Mobile client computer with radio frequency transceiver
FR2770659A1 (fr) * 1997-10-31 1999-05-07 Sgs Thomson Microelectronics Processeur de traitement perfectionne
US6185418B1 (en) * 1997-11-07 2001-02-06 Lucent Technologies Inc. Adaptive digital radio communication system
US6046603A (en) * 1997-12-12 2000-04-04 Xilinx, Inc. Method and apparatus for controlling the partial reconfiguration of a field programmable gate array
DE69827589T2 (de) * 1997-12-17 2005-11-03 Elixent Ltd. Konfigurierbare Verarbeitungsanordnung und Verfahren zur Benutzung dieser Anordnung, um eine Zentraleinheit aufzubauen
JPH11184674A (ja) * 1997-12-24 1999-07-09 Fujitsu Ltd レジスタファイル
US6192070B1 (en) * 1998-01-02 2001-02-20 Mitsubishi Electric Research Laboratories, Inc. Universal modem for digital video, audio and data communications
US6039219A (en) * 1998-01-20 2000-03-21 Bach; Lanae E. Liquid dispensing system for a refrigerator
US6230307B1 (en) * 1998-01-26 2001-05-08 Xilinx, Inc. System and method for programming the hardware of field programmable gate arrays (FPGAs) and related reconfiguration resources as if they were software by creating hardware objects
US6366999B1 (en) * 1998-01-28 2002-04-02 Bops, Inc. Methods and apparatus to support conditional execution in a VLIW-based array processor with subword execution
US6378072B1 (en) * 1998-02-03 2002-04-23 Compaq Computer Corporation Cryptographic system
US6076174A (en) * 1998-02-19 2000-06-13 United States Of America Scheduling framework for a heterogeneous computer network
US6360263B1 (en) * 1998-02-25 2002-03-19 International Business Machines Corporation Dynamic resource allocation for user management in multi-processor time shared computer systems
US6073132A (en) * 1998-03-27 2000-06-06 Lsi Logic Corporation Priority arbiter with shifting sequential priority scheme
US6202130B1 (en) * 1998-04-17 2001-03-13 Motorola, Inc. Data processing system for processing vector data and method therefor
US6223222B1 (en) * 1998-05-14 2001-04-24 3Com Corporation Method and system for providing quality-of-service in a data-over-cable system using configuration protocol messaging
US6175892B1 (en) * 1998-06-19 2001-01-16 Hitachi America. Ltd. Registers and methods for accessing registers for use in a single instruction multiple data system
US6356994B1 (en) * 1998-07-09 2002-03-12 Bops, Incorporated Methods and apparatus for instruction addressing in indirect VLIW processors
US6377983B1 (en) * 1998-08-31 2002-04-23 International Business Machines Corporation Method and system for converting expertise based on document usage
US6381735B1 (en) * 1998-10-02 2002-04-30 Microsoft Corporation Dynamic classification of sections of software
US6360259B1 (en) * 1998-10-09 2002-03-19 United Technologies Corporation Method for optimizing communication speed between processors
US6219780B1 (en) * 1998-10-27 2001-04-17 International Business Machines Corporation Circuit arrangement and method of dispatching instructions to multiple execution units
US6052600A (en) * 1998-11-23 2000-04-18 Motorola, Inc. Software programmable radio and method for configuring
US6563891B1 (en) * 1998-11-24 2003-05-13 Telefonaktiebolaget L M Ericsson (Publ) Automatic gain control for slotted mode operation
US6385751B1 (en) * 1998-12-30 2002-05-07 Texas Instruments Incorporated Programmable, reconfigurable DSP implementation of a Reed-Solomon encoder/decoder
US6510138B1 (en) * 1999-02-25 2003-01-21 Fairchild Semiconductor Corporation Network switch with head of line input buffer queue clearing
US6349394B1 (en) * 1999-03-31 2002-02-19 International Business Machines Corporation Performance monitoring in a NUMA computer
US6347346B1 (en) * 1999-06-30 2002-02-12 Chameleon Systems, Inc. Local memory unit system with global access for use on reconfigurable chips
KR100358427B1 (ko) * 1999-07-12 2002-10-25 한국전자통신연구원 씨디엠에이 적응배열안테나 시스템을 위한 효율적 구조의 복조기
US6359248B1 (en) * 1999-08-02 2002-03-19 Xilinx, Inc. Method for marking packaged integrated circuits
US6507947B1 (en) * 1999-08-20 2003-01-14 Hewlett-Packard Company Programmatic synthesis of processor element arrays
WO2001050624A1 (en) * 1999-12-30 2001-07-12 Morphics Technology, Inc. Method and apparatus to support multi standard, multi service base-stations for wireless voice and data networks
US6538470B1 (en) * 2000-09-18 2003-03-25 Altera Corporation Devices and methods with programmable logic and digital signal processing regions

Also Published As

Publication number Publication date
US20020184291A1 (en) 2002-12-05
EP1402348A2 (en) 2004-03-31
JP2005510778A (ja) 2005-04-21
WO2002097562A2 (en) 2002-12-05
WO2002097562A3 (en) 2003-09-18
KR20040012878A (ko) 2004-02-11
AU2002308750A1 (en) 2002-12-09

Similar Documents

Publication Publication Date Title
TW569135B (en) Method and system for scheduling in an adaptable computing engine
US11494582B2 (en) Configurable neural network engine of tensor arrays and memory cells
US10740674B2 (en) Layer-based operations scheduling to optimise memory for CNN applications
US10664310B2 (en) Memory access optimisation using per-layer computational mapping and memory allocation for CNN application
CN111260019A (zh) 神经网络模型的数据处理方法、装置、设备及存储介质
KR102521054B1 (ko) 조기 중단에 기반한 심층 신경망의 연산 제어 방법 및 시스템
CN104052811A (zh) 一种业务调度的方法、装置及系统
JP2001142922A (ja) 半導体集積回路装置の設計方法
CN106649391B (zh) 处理图数据的方法和装置
US20150363110A1 (en) MEMORY CONFIGURATION FOR INTER-PROCESSOR COMMUNICATION IN AN MPSoC
US11227030B2 (en) Matrix multiplication engine using pipelining
CN104035747B (zh) 用于并行计算的方法和装置
CN112513886A (zh) 信息处理方法、信息处理装置和信息处理程序
CN112052027A (zh) 一种处理ai任务的方法及装置
Torbey et al. High-level synthesis of digital circuits using genetic algorithms
US7353485B1 (en) Method of flexible clock placement for integrated circuit designs using integer linear programming
EP3805995A1 (en) Method of and apparatus for processing data of a deep neural network
KR20030004327A (ko) 개선된 멀티-스레드 신호처리 방법 및 장치
CN111488052B (zh) 应用于物理机集群的容器启用方法和装置、计算机系统
Sentieys et al. Gaut: a high level synthesis tool dedicated to real time signal processing application
CN109583071B (zh) 一种基于云仿真的并行优化方法和系统
JP3602697B2 (ja) 論理回路設計支援システム
US10796284B2 (en) Collaborative scheduling
US11886981B2 (en) Inter-processor data transfer in a machine learning accelerator, using statically scheduled instructions
CN117201319B (zh) 一种基于边缘计算的微服务部署方法及系统

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees