TW564518B - Method of removing sidewall polysilicon residue - Google Patents
Method of removing sidewall polysilicon residue Download PDFInfo
- Publication number
- TW564518B TW564518B TW91110182A TW91110182A TW564518B TW 564518 B TW564518 B TW 564518B TW 91110182 A TW91110182 A TW 91110182A TW 91110182 A TW91110182 A TW 91110182A TW 564518 B TW564518 B TW 564518B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- polycrystalline silicon
- patent application
- etching
- silicon layer
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
564518 A7 B7 五、發明説明() 發明領域: (請先閲讀背面之注意事窄再填寫本頁} 本發明係有關於一種半導體的製造方法,且特別是有 關於一種去除側壁上複晶矽殘留的方法,可以在同一蝕刻 反應室中,去除殘留在堆疊層之側壁上的複晶矽。 發明背景: 極大型積體電路(VLSI)係由大量形成在半導體基底上 的半導體元件所組成。為了達到高記憶容量、高運算速度, 必須降低在半導體基底上每個元件的尺寸,以提高半導體 基底上的元件密度。然而,在半導體基底上的密度愈高, 每個元件可使用的面積相對地縮小,而使元件的穩定性下 降。 經濟部智慧財產局員工消費合作社印製 為了達到製作高積集度積體電路要求,必須在半導 基底上進行數百個製程步驟方能完成產品的製作。如何 不影響產品品質的條件下,減少製程步驟,降低製作成 一直是很大的課題。複晶矽(polysilic〇n)材料便逐漸廣泛 在積體電路製造中使用,用來簡化製作流程,比如是作 電晶體的閘極導電材料。此外,才复晶矽材料亦應用在積 電路中的電阻器,稱為複晶矽負載(p〇lyl〇a 2 本紙張尺度朝巾酬家標準(CNS)A4規格(2歐297公楚)—---- 564518 A 7 B7 五、發明説明( 經濟郭宵总財產局穴工消費合作社印製 複曰曰夕負載可同時提供高電阻與低電阻元件,而具有 此兩種型的積體電路稱為混合型(mix_mode)產品,其亦經 常應用在類比式雷敗击 式電路中。一般,混合型產品含有低電阻區 域(約40Ω/ο〇以及高電阻區域(約2〇〇〇以口)。 請參照第1 ®,其繪示習知一種混合型產品之結構剖 面不意圖。在半導體基底1〇上形成有圖案化之第一複晶矽 層12,然後在基底1〇上覆蓋一層氧化層14。之後,在第 複βθ矽層1 2上製作圖案化的第二複晶矽層1 6。在製作 過程中 般先在基底1 〇上覆蓋一層複晶石夕層,接著以傳 統微影技術在複晶矽層上形成一層圖案化的光阻層丨8對 準底下的第一複晶矽層1 2。然後以圖案化光阻層為罩幕蝕 刻底下的複晶矽層,藉以形成圖案化第二複晶矽層丨6。在 美國專利第5,739,059號中,亦有提出相關的說明。 然而’在蝕刻複晶矽層的過程中,由於遮蔽效應以及 聚合物副產物屏蔽的影響,使得在第一複晶矽層1 2與氧化 層1 4側壁上的複晶矽蝕刻不完全,而形成複晶石夕殘留2〇。 此複晶硬殘留2 0將會影響後續在輕換雜源極/沒極區(乙d d ) 的性能以及降低飽和電流(Isat),因此影響到產品的品質。 為了改善此一問題,如何去除複晶矽殘留20便成為重要的 問題。 3 不紙張尺度適时關家標準(CNS)A4規格(2iGX 297公董) (請先閲讀背面之注急事項再填寫本頁) ίΒΜ>·*ι*ΙΑ··ΙΙΕ·β — 裝-
-V 着- 564518 A7 B7 五、發明説明( 發明目的及概述: 鑒於上述之發明背景中,傳統的製程無法有效地去除 側壁上的複晶矽殘留。因此,本發明提供一種去除側壁複 晶石夕殘留的方法,彳以在同—㈣反應室中有效地去除殘 留在側壁上的複晶矽,提昇飽和電流,增進產品的產率。 從一觀點,本發明提供一種去除側壁複晶矽殘留的方 法,適用於一堆疊層,在堆疊層之侧壁上有一複晶矽殘留, 此方法至少包括下列步驟。於一蝕刻反應室中,使用至少 含有六氟化硫之反應氣體,並在蝕刻反應室中施加一源極 電壓,以去除堆疊層之側壁上之複晶矽殘留。 從另一觀點,本發明提供一種蝕刻複晶矽層的方法, 適用於覆蓋在堆疊層上之一複晶矽層’且複晶石夕層上形 成有一圖案化光阻層,對準堆疊層,此方法至少包括下列 步驟。於一蝕刻反應室中,使用一第一蝕刻氣體蝕刻複晶 矽層之暴露部分。然後於蝕刻反應室中,使用至少含有六 氟化硫之一第二蝕刻氣體,並在蝕刻反應室中施加一源極 電壓’以去除堆疊層之側壁上之一複晶矽殘留。 從另一觀點’本發明提供一種複晶矽堆疊層之製程方 法,此製程方法至少包括下列步驟。在一半導體基底上形 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公變) ........I (請先閲讀背面之注意事項再塡寫本頁) -、可_ 經濟部智慧財產局員工消費合作社印製 564518 A7 B7 五、發明説明() 成一第一複晶矽層,接著圖案化第一複晶矽層。然後在半 導體基底上依序覆蓋一介電層與一第二複晶矽層。之後在 第二複晶矽層上形成一圖案化光阻層,對準第一複晶矽 層。接著在一 #刻反應室中,使用一第一蝕刻氣體,蝕刻 第二複晶矽層之暴露部分。然後再於蝕刻反應室中,使用 至少含有六氟化硫之一第二蝕刻氣體,並在蝕刻反應室中 施加一源極電壓,以去除第一複晶矽層之側壁上之一複晶 矽殘留。之後去除介電層之暴露部分。最後去除圖案化光 阻層。 圖式簡單說明: 本發明的較佳實施例將於往後之說明文字中輔以下歹 圖形做更詳細的闡述,其中: 第1圖為習知蝕刻複晶矽層時,在堆疊層的側壁上形 成複晶矽殘留之結構剖面示意圖; 第2A-2F圖為本發明之一較佳實施例之製程剖面示意 圖;以及 第3圖為本發明之蝕刻反應室之結構剖面示意圖。 圖號對照說明: 10 半導體基底 12 第一複晶矽層 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 裝: (請先閲讀”背面之注意事項再填寫本頁) 、\吾 經濟部智慧財產局員工消費合作社印製 564518 A7 B7 16 20 基底 112 介電層 116 120 212 220 五、發明説明( 14 氧化層 18 光阻層 100 半導體 114 、 114a 118 光阻層 2 0 0 晶圓 214 下電極 230 蝕刻氣 發明詳細說明 第 '一複晶梦層 複晶石夕殘留 第一複晶矽層 、1 16a 複晶石夕層 複晶秒殘留 上電極 電源供應裝置 ............^- _ (請先閲flf背面之注意事項再填寫本頁) 本發明提供一種去除側壁複晶矽殘留的方法,適用於 複晶矽層蝕刻完之後,殘留在堆疊層側壁之複晶矽,可以 在同一蝕刻反應室中,完全去除在側壁上的複晶矽殘留, 藉以提昇飽和電流,改善產品品質。 訂 經濟部智慧財產局員工消費合作社印製 第2 A - 2 F圖是繪示本發明之一較佳實施例之製程剖面 示意圖。請參照第2A圖,首先提供一半導體基底1 〇〇,此 半導體基底100 —般為具有<1〇0>晶格結構之P型矽基底。 接著在基底1 〇〇上形成一層圖案化之第一複晶矽層丨〗2, 其製作過程例如先以低壓化學氣相沉積法(LPCVD)在基底 1 〇〇上沉積一層複晶矽層,接著在複晶矽層上塗佈一層光 阻層’然後以傳統的微影技術進行曝光顯影等步驟,在光 m 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 564518 A7 B7 五、發明説明() 阻層上形成所需的圖案,之後以圖案化之光阻層為罩幕進 行非等向性乾蝕刻,去除暴露之部分,最後去除複晶矽層 上的光阻層,即形成所需的第一複晶矽層丨丨2。 接著在第一複晶矽層112上形成一層介電層114。介電 層1 14比如是氧化矽層,或是由其他介電材質所構成,作 為複晶矽層間的介電層,其製作方法例如是採用矽酸四乙 醋(TEOS)系,以化學氣相沉積法沉積二氧化矽而成,使介 電層114 >口者基底1〇〇之表面輪廊覆蓋。 請參照第2Β圖,接著在基底! 〇〇上形成一層第二複晶 石夕層116’覆蓋在第一複晶石夕層112與介電層114上。其 形成方法例如是以低壓化學氣相沉積(LPCVD),在溫度約 550-650°C之間,壓力在〇.〇i-i〇Torr之間,使用矽烷(siH4) 進行沉積,形成所需的複晶矽層。 請參照第2 C圖,接著以傳統的微影技術,在第二複晶 矽層116上形成一層圖案化光阻層118,對準底下的第一 複晶矽層1 1 2。光阻層1 1 8的製作過程例如是先在第二複 晶矽層1 1 6上塗佈一層光阻層,接著進行曝光、顯影等步 驟,圖案化此光阻層,藉以形成所需的圖案,對準底下的 第一複晶矽層1 1 2。 7 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公爱) ,裝._ (請先閲讀背面之注意事項再填寫本頁) '訂 經濟部智慧財產局員工消費合作社印製 564518 A7 B7 五、發明説明() 々凊參照第2D圖,以圖案化光阻層"8為罩幕,進行非 等向性Unis〇tr〇pic)乾㈣,㈣第二複晶石夕層之暴露部 分,僅留下在圖案化光阻層118底下之部分第二複晶石夕層 心。-般,將包含基底i⑼之半導體晶圓载人㈣反應 室中,利用蝕刻反應室内之蝕刻氣體去除第二複晶矽層丨^ 之暴露部分。例如,使用至少含有氯氣(cl2)與漠化氮㈣r: ^體之蝕刻氣體進行蝕刻,可以迅速地去除暴露部分。接 著,可以選擇性地進行過度蝕刻,將介電層丨14上殘留之 複日日矽疋全去除,進行過度蝕刻所使用之蝕刻氣體比如是 至少含有溴化氫氣體與氧氣之蝕刻氣體。 ......…^^-. (請先閲讀背面之注意事項再填寫本頁) 在進行完前述的蝕刻步驟之後,往往由於遮蔽效應以 及触刻氣體中聚合物副產物的屏蔽,使得在第一複晶矽層 112側壁上(隔著介電層114)的部分複晶矽蝕刻不完全,因 而在堆疊層(包含第一複晶矽層丨丨2與介電層丨丨4)之側壁形 成複晶石夕殘留1 20。此複晶矽殘留丨2〇將會影響後續在輕 摻雜源極/汲極區(LDD)的性能,並且降低飽和電流(isat)。 訂 經濟部智慧財產局員工消費合作社印製 本發明接著進行一快速清除步驟,可以有效地去除在 堆疊層側壁上的複晶矽殘留12 〇。請參照第3圖,本發明 之快速清除步驟可以選擇在前述蝕刻反應室中進行,以提 昇製程速率。進行此一快速清除步驟之蝕刻反應室至少包 括一上電極212與一下電極214。半導體基底100之晶圓 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 564518 A 7 B7 五、發明説明() 200係置於下電極2 14之上。在進行完前述的蝕刻步驟之 後,進行本發明之快速清除步驟,在蝕刻反應室中通入至 少含有六氟化硫(SF6)氣體之蝕刻氣體,並且利用連接上電 極212之電壓供應裝置22〇,提供射頻(RF)交流電壓,藉以 對上電極2 1 2施加一源極電壓,所提供之源極電壓的功率 約為50-3 00W之間’且較佳是約為i〇〇_2〇〇w之間.,且最 佳是約為1 5 0W左右,並且在下電極2丨4施加一偏極電壓, 功率為0 W。源極電壓之施加時間需視複晶矽殘留丨2 〇部分 調整,一般在源極電壓施加約1〇-2〇秒之後,即可完全去 除複晶矽殘留120,如第2E圖所示。由於複晶矽殘留12〇 已經完全地去除,因此在後續進行輕摻雜源極/汲極區(LDD) 摻雜時,LDD的電性不會受到影響,而且可以有效地提昇 飽和電流(Isat),通常可以將飽和電流提昇2_3倍。 請參照第2F圖,然後去除在基底! 〇〇及第一複晶矽層 1 1 2側壁上暴露之介電層丨丨4部分,形成介電層丨丨4a,以 及去除第二複晶石夕層1 16a上之圖案化光阻層丨18,以形成 所需的複晶矽堆疊層,包含第一複晶矽層丨丨2、介電層丨丨4 a 以及第二複晶矽層1 1 6a。由於此皆為熟習該項技術者所熟 知之技術’因此不再贅述。 綜上所述’本發明之去除側壁複晶矽殘留的方法,可 以可以在同一触刻反應室中有效地去除殘留在側壁上的複 9 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公楚) ▼裝: (請先閱讀背面之注意事項再填寫本頁) 、个丨
P 經濟部智慧財產局員工消費合作社印製 564518 A 7 _B7_ 五、發明説明() 晶矽,與原有的製程完全相容,可藉此提昇飽和電流,增 進產品的品質與產率。 如熟悉此技術之人員所暸解的,以上所述僅為本發明 之較佳實施例而已,並非用以限定本發明之申請專利範 圍;凡其它未脫離本發明所揭示之精神下所完成之等效改 變或修飾,均應包含在下述之申請專利範圍内。 -裝·· (諫先閱讀r面之注意事項再填寫本頁) -、τ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐)
Claims (1)
- 564518 ABCD 、申請專利範圍 申請專利範圍: 1. 一種蝕刻複晶矽層的方法,適用於覆蓋在一堆疊層上之 一複晶矽層,且該複晶矽層上形成有一圖案化光阻層,對 準該堆疊層,該方法至少包括下列步驟: 於一蝕刻反應室中,使用一第一蝕刻氣體蝕刻該複晶 矽層之暴露部分;以及 於該蝕刻反應室中,使用至少含有六氟化硫之一第二 蝕刻氣體,並在該蝕刻反應室中施加一源極電壓,以去除 該堆疊層之側壁上之一複晶矽殘留。 2. 如申請專利範圍第1項之方法,其中該堆疊層包括圖案 化之一複晶石夕層與一氧化石夕層。 3 .如申請專利範圍第1項之方法,其中該第一蝕刻氣體至 少包含氣氣與溴化氫氣體。 4. 如申請專利範圍第1項之方法,其中在蝕刻該複晶矽層 之暴露部分之後,更包括使用另一反應氣體進行過度餘 刻。 5. 如申請專利範圍第4項之方法,其中該反應氣體至少包 含溴化氫氣體與氧氣。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 裝: (請先閲讀#面之注意事項再填寫本頁) -訂· 經濟部智慧財產局員工消費合作社印製 564518 ABCD 々、申請專利範圍 6 ·如申請專利範圍第1項之方法,其中在該蝕刻反應室中 施加一偏極電壓,且該偏極電壓之功率為零。 7. 如申請專利範圍第1項之方法,其中該源極電壓之功率 約為 1 00-200W。 8. 如申請專利範圍第1項之方法,其中該源極電壓之施加 時間約為10-20秒。 9. 一種複晶矽堆疊層之製程方法,該製程方法至少包括下 列步驟: 在一半導體基底上形成一第一複晶矽層; 圖案化該第一複晶矽層; 在該半導體基底上覆蓋一介電層; 在該半導體基底上覆蓋一第二複晶矽層; 在該第二複晶矽層上形成一圖案化光阻層,對準該第 一複晶矽層; 在一蝕刻反應室中,使用一第一蝕刻氣體,蝕刻該第 二複晶矽層之暴露部分; 於該蝕刻反應室中,使用至少含有六氟化硫之一第二 蝕刻氣體,並在該蝕刻反應室中施加一源極電壓,以去除 該第一複晶矽層之側壁上之一複晶矽殘留; 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 裝: (請先閲背面之注意事項再填寫本頁) -、可 經濟部智慧財產局員工消費合作社印製 564518 ABCD # 申請專利範圍 去除該介電層之暴露部分;以及 去除該圖案化光阻層。 1 0 ·如申請專利範圍第9項之製程方法,其中圖案化該第一 複晶碎層的方法包括: 在該第一複晶矽層上形成一光阻層; 進行一微影步驟,圖案化該光阻層; 以該圖案化光阻層為罩幕,非等向性蝕刻該第一複晶 矽層;以及 去除該圖案化光阻層 1 1 .如申請專利範圍第9項^¢:¾,其中該介電層包括氧化 $夕層。 (講先»讀tr面之注意事項再填寫本頁) 請包 申少 如至 12體 專 含 々巳 i 氣 利氯 第 圍 溴 與 氣 刻 蝕 一 第 該 中 其 法 方 程 製 之氣 項氫 9 化 體 經濟部智慧財產局員工消費合作社印製 二行 第進 該體 刻 氣 0 應 在反 中一 其另 , 用 法使 方括 程包 製更 之, 項後 9之 第分 圍 部 範露 利暴 專之。 主月 1 層刻 nt^7# 如晶度 13複過 圍 範 利 專 請 申 如 體 氣 氮 化 溴 含 包 少 至 體 氣 應 反 該 中 其 法 方 程 製 之。 項氣 3 氧 1A 與 第 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 564518 8 8 8 8 ABCD 六、申請專利範圍 (說先眼讀r面之注意事項再填寫本頁) 1 5.如申請專利範圍第9項之製程方法,其中在該蝕刻反應 室中施加一偏極電壓,且該偏極電壓之功率為零。 1 6 ·如申清專利範圍第9項之製程方法,其中該源極電壓之 功率約為1 〇 〇 - 2 0 〇 w。 1 7.如申請專利範圍第9項之製程方法,其中該源極電壓之 施加時間約為1 0 - 2 0秒。 1 8. —種去除側壁複晶矽殘留的方法,適用於一閘極堆疊 層’該閘極堆疊層之側壁上有一複晶矽殘留,該方法至少 包括下列步驟: 於一蝕刻反應室中,使用至少含有六氟化硫之反應氣 體’並在該|虫刻反應室中施加一源極電壓,以去除該閘極 堆疊層之側壁上之該複晶矽殘留。 1 9.如申請專利範圍第1 8項之方法,其中該閘極堆疊層包 括一第一複晶矽層、一氧化層與一第二複晶矽層。 經濟部智慧財產局員工消費合作社印製 20.如申請專利範圍第1 8項之方法,其中在該蝕刻反應室 中施加一偏極電壓,且該偏極電壓之功率為零。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 564518 ABCD 六、申請專利範圍 2 1 ·如申請專利範圍第1 8項之方法,其中該源極電壓之功 率約為1 00-200W。 2 2 ·如申請專利範圍第1 8項之方法,其中該源極電壓之施 加時間約為10-20秒。 -裝: (請先W1'背面之注意事項再填寫本頁) -、τ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91110182A TW564518B (en) | 2002-05-15 | 2002-05-15 | Method of removing sidewall polysilicon residue |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91110182A TW564518B (en) | 2002-05-15 | 2002-05-15 | Method of removing sidewall polysilicon residue |
Publications (1)
Publication Number | Publication Date |
---|---|
TW564518B true TW564518B (en) | 2003-12-01 |
Family
ID=34617911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW91110182A TW564518B (en) | 2002-05-15 | 2002-05-15 | Method of removing sidewall polysilicon residue |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW564518B (zh) |
-
2002
- 2002-05-15 TW TW91110182A patent/TW564518B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6500756B1 (en) | Method of forming sub-lithographic spaces between polysilicon lines | |
US6939794B2 (en) | Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device | |
US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
JP5532303B2 (ja) | 半導体デバイスのクリティカルディメンジョンを縮小する方法 | |
TW407339B (en) | Method for fabricating a contact of a semiconductor device | |
US8039203B2 (en) | Integrated circuits and methods of design and manufacture thereof | |
TW200406045A (en) | Protruding spacers for self-aligned contacts | |
US6936539B2 (en) | Antireflective coating for use during the manufacture of a semiconductor device | |
JPH06326061A (ja) | 半導体装置の微細パターン形成方法 | |
US20070049052A1 (en) | Method for processing a layered stack in the production of a semiconductor device | |
US10153165B1 (en) | Patterning method | |
CN102194698B (zh) | 半导体元件的形成方法 | |
TW564518B (en) | Method of removing sidewall polysilicon residue | |
WO2022160629A1 (zh) | 半导体结构的制作方法及半导体结构 | |
TW426961B (en) | Fabrication method of node contact hole opening | |
US6808984B1 (en) | Method for forming a contact opening | |
US6838341B2 (en) | Method for fabricating semiconductor device with self-aligned storage node | |
TW456000B (en) | Method for making an 8-shaped storage node DRAM cell | |
TW513758B (en) | Manufacturing method of T-shape floating gate of flash memory | |
JP2004363371A (ja) | 電子デバイスの製造方法 | |
TW504831B (en) | Manufacturing method of single chip system | |
TW408444B (en) | Method for forming bonding pad by self alignment | |
KR100440076B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
TW503568B (en) | Manufacture method of capacitor with low voltage coefficient | |
TW426894B (en) | Method for producing gate structure with different thickness |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |