TW563297B - A multi-cell digital delay generator device wherein the cells have transistor stacks and selective stack transistor bypasses - Google Patents

Description

563297

五、發明說明（l) 發明背景 本發明相 第1項前文i ~^r^rw~w 者的組態將 模數裝置， 基礎的頻率 特質將決定 置的較早版 電晶體到可 接，且與之 此可達成時 後，節點數 發明概要 因此，在 舉的裝置， 的節點來操 根據本發明 特徵部份。 由其本身 電路，其中 其中之一。 反而是就一 電子功能與 u ^ % τ唷寻利範囹 卜所列舉的。這樣的裝置可以組成一迴路，益121 或-更準石 給予一直接的延遲。這種形式的雙-模〜數或夕後 以及特定的逆連結版本，組成一以鎖相迴夕-合成器之重要且整合的部份。最後，此 2 出整體裴置可以達到的最高頻率。事實 姑 本真的在RF放大器之後，並已加入不同的^ 控制的級，並都與有關堆疊的其他體' ί;丰Π上，這些加入的設備經證明Si制 頻率在在一低值。在最小化此堆 目的最小化將會是設計人員的進—步=之 ::事物：，本發明之目的在建議如 2電路在提高的輪入時脈頻率。因此現 硯點的特徵為根據申請專利範圍第丨項的 單J-提出A 5 5/ 1 33 1 35揭示-除頻 然而，這個科1 i卜的電晶體橋接此堆疊電晶體 個單亓夕〇 = 未提供整體除數的數位修正， =之i遲的類比修正。因此， 本電路徹底的不同 平乂干包路的 563297 五、發明說明（2) 本發明還相關於一廣泛電子電路以及相關於提供有根據 本發明裝置之可攜式電信裝置。就技術的目前狀態，有一 極大需求要在低位準的功率消耗下提高這種裝置的操作頻 率。 舉。 圖式 本 論， 示’ 圖 念； 圖 圖 圖 值表 圖 圖 圖 較佳 圖 收發 電源 裝置 中有 本發明的進一步優異m點在附屬一6Γ申請專利έ圍中一頁 簡述 發明的這些及進一步觀點與優點將在之後更詳盡的討 參考較佳的具體實例的揭示，並特定的參考後附圖 其顯示： 1 ，有混波器及vco 在其前端部份的單-晶片收發器觀 2，一個4/5預先量的方塊圖； 3A-3C，用在此裝置較早版本中的三個單元； 4Α-4F，用在此裝置新版本中的三個單元，以及其真 ， 5，兩個預先量度版本的模擬結果摘要； 6A-6D是在250 MHz上兩個版本的模擬結果； 7A-7D是在300 MHz上兩個版本的模擬結果。 具體實例的詳細說明 1敘述有混波器及V C 0在其R F -前端部份2 4中的單-晶片 器觀念。這樣的實現結果在低成本、無線及電池供應 的收發器環境下是很有用的，例如可用在可攜式通訊 ，例如蜂巢及無線電話、呼叫器及其他。圖1的設計 一 RF前端22 + 24，一 RF後端26及基頻28子系統。由天

0\61\61871 ptd 第6頁 563297 五、發明說明（3) 的：號由LNA電路22在如顯示的帶通瀘波器的輔 ,θ 並接著以一或多個混波器往下轉換。混波哭沾 功能是降低并g、玄 , 此友is的 ，有γ 直流。傳統的混波器拓撲A $一^1 早7"，其有一針對來自LNA之RF信號的 控制或本地震堡器’其有—將在後面討論的可 選ΠΓ而該頻率精確的調整至希望的數值。取決於 ϊ 此L〇頻率可以高於，低於或等於此RF輸入頻 ^而言，VC0的與混波器電流消耗都在毫安培的範 園円，如在個別項目的所需雜訊計算的規定。 ^要ί之後討論的此創新電路形成廣泛電路模組2 2的部 : 二成乎影響可攜式通訊裝置3 6的所有必要接收器功 ^ 並且匕可實現為單一的積體電路包裝。此電信裝置一 ^二收集來自處理級3 2中基頻級2 8的輸出信號做進一步的 m例如為語音及控制信號。工貝目34為人類界面模組， 匕a鍵盤、顯示器、語音丨/ 〇及可能的進一步功能。項 I 為發射器功能模組，其接收來自處理模組3 2的信號， =攸之建構一合且的傳輸信號。一般，這將需要再利用此 f置的不同額外元件，Μ如電源供應器及天線。為簡潔起 見’泛些額外的觀點沒有詳盡的列舉。 圖2為4/5預先里的方塊圖，其包含三重級“與單一級 ,，S3。最後一級S3的輸出代表此裝置的整體輸出，而且 =結到第-級S1的輸入。沒有逆連結的話，…是給 士接的延遲。所有單元由單一相位的外部時脈clk賦予 陪脈。再者，控制輸入4 〇接收一控制信號…。此控制信

第7頁 563297 五、發明說明（4) ^、 ^係以非反相形式連接來控制單元S2、s3的輸入c， MC沾=反相形式來控制單元S2、S3的輸入Cinv。控制信％ 一汽^…一個值將會以其正常方式啟動所有的單元，轉二广 2 除5 的除 ^ =S2、S3 ’這樣它們實際上只出現一級的延遲。式啟 個除4的除法器。此來自控制輸入4〇的 ^之 以ΚΙ式可以f”反相器42的反相方式來使用 的加入更多"“寺=::的早兀數目。再者，對所顯示

圖3A-3C顯示用在本裝置之較早版本的三個單元。數 :::標準電路31 ’其由四個電晶體堆疊最内 圖曰3A ^的％脈信號控制。來自前面單元的輸 =體 此堆疊的外部電晶•。兩個時脈驅動的電曰;體二兩個 ，=後，額外的電晶體加在與電晶體原串Hr :壓邊1來接收控制信號cin”再* 肢串連地加在此堆疊的較低 員卜電晶 遲的輸=二；與第三個額外地晶體串連，其由可延 到七個。接的控制。這樣便將電晶體的總數提升 體圖。在此’控制信號c連結到-額外電晶 到第：個額：電：：電J體堆疊串連。控制信號Cinv輸入 部份串連第:：；：其配置與此四個電晶體堆疊的上面 連第二個額外電晶體已用相關於圖Μ的對映方式

第8頁 563297 五、發明說明（5) __ 加入。因為在圖3B及3C都配置有 一樣多的九個節點，可達到的頻樣多的七個電晶體以及 特定的技術只曾達到2 5 Ο ΜΗ z。 ^;因寄生電容而降低。以 圖4 A - 4 C1員示使用在根 單元。在此，數目MOS電晶體乃」之此裝置新版本的三個 3B、3C低許多的數值。首先，圖的最大已保持在比圖 但是時脈的輸入現在連結到外面 〜般性的對應到圖3 A， 信號則連結到裡面的電晶體。圖電晶體’而要被延遲的 應到圖3Β、3 C的那些功能。首先 、4C的電路有著分別對 的電晶體對。再者，已藉由限制兩時脈再次的連結到外面 信號輸入為只有一個單一控制作個電路的每一個的控制 掉其互補值的輸入。以此方式，、尚值來達到簡化’而忽略 通電晶體永遠導通，並藉之到電$當的控制信號值將使旁 因而被旁通。以此方式，完成體的無關緊要時脈信號 此堆疊高度降低到只有四個電晶=化的，遲縮短。再者， 晶體數目降到五個，而每個單元 田而母個單元的最大電 六個。兩種量度都可有效的提升可=大節點數目降到只有 圖4D-4F ’顯示出三個經改善單_、到速度。 號C = 1時，此S2及S3單元現在的動70的^真值表。當控制信 阊R主-八口丨- 士 勒作元全類似單元S 1。 圖5表不分別顯不在圖3及4兩個 槪I。作古社、主姑认 頂先里版本的模擬結果 很直接々楚的，較早版本最多只到250 MHz可有正 =μ果。而新版本則最多到45〇 MHz可有正確結果。應注 忍到對這樣的電路也需要最小的輸入頻率，但這個臨限值 對所有實務目的而言是微不足道的。

563297 五、發明說明（6) 圖6A-6D是在250 MHz的兩個版本的模擬結果。而圖 7A-7D則是在30 0 MHz的兩個版本的模擬結果。對每個模擬 的頻率，頂上的圖表示單一相位的時脈信號。再者，第二 ^在直的中間由高電位變成低電位。 第三個圖表示傳統電路的輸出。第四個圖表示經改善電路 的輸出。不證自明的，兩個版本出現相同的結果在圖6 中，然而差異在圖7中是直接不證自明。同樣在450 MHz， 新版本根據此規格工作。

第10頁

Claims (1)

1. 563297 案號 88122112 修正 六、申請專利範圍 1 . 一種數位延遲產 的，其中每個單元有 信號，一第二輸入用 遲，以及一輸出做為 列堆疊的電晶體，而 置來接收旁通的控制 通控制信號的控制下 起量化的整體延遲縮 其特徵為該等不 電晶體裝置有效地形 別電晶體旁通，其個 中 〇 2.如申請專利範圍 一迴路，這樣而形成 專利範圍 關控制信 4.如申請專利範圍 旁通每一個只由如其 成。 5 ·如申請 包含只有五 6.如申請 生器 一第 來接 同樣 其中 信號 ，莫 3.如申請 旁通係由相 專利範圍 個電晶體 專利範圍 7 · —種廣泛的R F接 組，該RF前端模組包 裝置，以單元串連配置為基礎 一輸入用來接收單一相位的時脈 收一可延遲信號又施予一單元延 的-延遲信號，每個單元包含串 不同的單元更包含額外電晶體裝 ，’該額外電晶體裝置係配置在旁 有效地旁通一或多個單元藉之引 短， 同單元在該串連中形成相鄰對，而此 成在時脈-信號-控制的電晶體上的個 別堆疊的彼此相對面上的結合堆疊 第1項的裝置，其中該串連配置形成 環形計數器。 第1項的裝置，其中該一對的電晶體 號的相互反相值加以控制。 第1項的裝置，其中該一對的電晶體 各別相同導通形態的單一電晶體形 第1項的裝置，其中該對的每個單元 且只有六個節點。 第1項的裝置，且做成互補式MOS。 收器電路模組，其包含一 RF前端模 含一數位延遲產生器裝置，以單元串

   0 \61\61871 ptc 第1頁 2001.10.18.012 563297 _案號 88122Π2_年（〇 月（孑曰__ 六、申請專利範圍 連配置為基礎的，其中每個單元有一第一輸入用來接收單 一相位的時脈信號，一第二輸入用來接收一可延遲信號又 施予一單元延遲，以及一輸出做為同樣的-延遲信號，每 個單元包含举列堆疊的電晶體，而其中不同的單元更包含 額外電晶體裝置來接收旁通的控制信號，該額外電晶體裝 置係配置在旁通控制信號的'控制下，其有效地旁通一或多 個單元藉之引起量化的整體延遲縮短，其進一步提供一順 序包含一RF後端模組及一基頻模組，其特徵為該等不同單 元在該串連中形成相鄰對，而此電晶體裝置有效地形成在 時脈-信號-控制的電晶體上的個別電晶體旁通，其個別堆 疊的彼此相對面上的結合堆疊中。 8. —種可攜式電信裝置，其包含一廣泛的RF接收器電路 模組，其包含一RF前端模組，該RF該端模組包含一數位延 遲產生器裝置，以單元串連配置為基礎的，其中每個單元 有一第一輸入用來接收單一相位的時脈信號，一第二輸入 用來接收一可延遲信號又施予一單元延遲，以及一輸出做 為同樣的-延遲信號，每個單元包含串列堆疊的電晶體， 而其中不同的單元更包含額外電晶體裝置來接收旁通的控 制信號，該額外電晶體裝置係配置在旁通控制信號的控制 下，其有效地旁通一或多個單元藉之引起量化的整體延遲 縮短，並互相連接到信號處理裝置，其進一步包含同時互 相連接的人類界面裝置及信號發射器裝置，其特徵為該等 不同單元在該串連中形成相鄰對，而此電晶體裝置有效地 形成在時脈-信號-控制的電晶體上的個別電晶體旁通，其

   0 \61\61871 ptc 第2頁 2001.10.18.013 563297 修正 案號 88122112 六、申請專利範圍 個別堆疊的彼此相對面上的結合堆疊中 〇 \6i\6i87i Ptc 第 3 頁 2001.10.18.014 563297 案號 88122112 儀jT 圖式 ell i2

   Vdd 0 Vdd 0 Vdd 0 Vdd 0 CH ，nv 0- In elk 0~ out ^2i In elk out out ~0 elk 0- In 0- Ίην Η 圖3A Β 3Β 圖3C 61871 ptc 第 頁 563297 案號 88122112 f/年4月/jl曰 修正 圖式 Vdd 0 Vdd Vdd 0 0 Vdd 0 μ elk In out elk In out elk In out L

   inv B 4A 圖4B 圖4C elk in out elk in out 真值表si單元 elk in out 0 Γ 0 1 Z 1 0 z 真值表S2單元 0 0 0 1 真值表S3單元 0 0 0 1 1 0 0 0 0 1 1 0 1 1 圖4D 圖4E 4F 61871 ptc 第 頁