TW554511B - Cavity structure, multiple cavity structure and method for fabricating a cavity structure - Google Patents

Description

554511 A7

本發明關於一積體電路中的一中空結構，— ,, 谓體電路Φ 、一夕重中空結構，及一種製造一積體電路中一 的方法。 甲空結構 、積體電路配置製造係具有愈來愈高的封裝密度。此結 為在金屬化平面中跡線導體之間的距離愈來愈小。此^ 在該跡線導體之間所形成的電容會上昇，造成較高的 傳遞時間、較高的功率損耗及干擾。目前，叫已主要用 來做為該跡線導體之間絕緣的介電質；Si〇2的相對介電常 數εr為3.9。 其已知有一些方法可降低該相對介電常數〜，並因此降 低一跡線導體平面中跡線導體之間的電容，例如由[1]戈 [2]。 ^ 根據先前技藝，在一跡線導體平面中的跡線導體之間會 產生中空。在此例中，該跡線導體，以及一跡線導體平面 中相鄰跡線導體之間的空隙，其係由一絕緣材料所覆蓋， 因此在每一例中一中空形成在兩個相鄰跡線導體之間。但 疋’該絕緣材料不僅施加在該空隙之上，但也在該跡線導 體的側壁上，以及在該未覆蓋的底部區域上，也就是說亦 在該空隙内。 因此’该2隙係以該絕緣材料部份地填入到相當多的程 度。 在兩個相鄰跡線導體之間的絕緣介電質，其決定了該跡 線導體之間的電容，因此由該中空的材料所組成，其通常 為空氣，也該絕緣材料亦沉積在該空隙中。因此，該絕緣 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 554511

介電免具有的相對介電常數sr，& 了該中空之外，其仍明 顯地大於1。 但疋，為了防止絕緣材料穿透到相鄰跡線導體之間的空 隙中，茲先丽技藝並未揭示任何方法可以用一簡單方法來 進行’其可整合到目前已知的相對應的跡線導體配置之製 造程序中。 因此，本發明係基於在一積體電路中指定一中空結構之 問題，在一積體電路中的多重中空結構，及一種在一積體 電路中製造一中空結構之方法，其中相鄰跡線導體之間的 中空結構具有一小電容而造成一小相對介電常數，並提 供製造該中空結構之較簡單的可能性。 根據泫獨JL的專利申請專利範圍，該問題藉由一積體電 路中一中空結構、一積體電路中一多重中空結構來解決， 及藉由在一具有該特徵的積體電路中製造一中空結構的方 法。 在一積體電路中的中空結構包含具有一基板表面之基 板，在該基板表面上彼此相鄰配置的跡線導體，所以空隙 开> 成在该跡線導體之間，及一由第一絕緣材料所製成的一 第一層，其係在該跡線導體之上方側上配置於每個該跡線 導體上。該相鄰跡線導體的第一層之圖案化的方式為，至 少該空隙的一部份係開放於相對於該基板表面的一側上。 再者，該中空結構包含由一第二絕緣材料所製成的一第二 層’其覆蓋該空隙，其中第二絕緣材料僅沉積在該第一絕 緣材料上，所以在每一例中位於兩個相鄰跡線導體之間的 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 554511 A7 ______B7 五、發明説明（~~) " -- -空隙構成由該基板、該第二層及該兩個相鄰的跡線導體 所密閉的一中空。 在一積體電路中一多ΐ巾空結#包含一基板及至少兩個 部份的中空結構，該部份中空結構係在該基板上配置於另 一個之上。對於此部份，每個部份中空結構包含一底側的 跡線導體，其該底側上彼此相鄰配置，所以空隙形成在該 跡線導體之間，及一由第一絕緣材料所製成的一第一層， 其係在每個该跡線導體之上方側上配置於每個該跡線導體 上❶在此例中，該相鄰跡線導體的第一層之圖案化的方式 為，至少該空隙的一部份係開放於相對於該底側的一側 上。再者’每個部份中空結構包含由一第二絕緣材料所製 成的一第二層，其覆蓋該空隙，其中第二絕緣材料僅沉積 在該第一絕緣材料上，所以在每一例中位於兩個相鄰跡線 導體之間的一空隙構成由該基板、該第二層及該兩個相鄰 的跡線導體所密閉的一中空。 在一積體電路中製造一中空結構的方法中，在一基板的 一基板表面上形成彼此相鄰配置的跡線導體，所以空隙係 形成在該跡線導體之間。一由一第一絕緣材料製成的第一 層係形成在該跡線導體上方側上的每個跡線導體之上，該 相鄰跡線導體的第一層之圖案化的方式使得至少該空隙的 一部份維持開放在相對於該基板表面之一側上。一由一第 二絕緣材料製成的第二層係選擇性地施加於該第一層上， 其方式為該第二層封閉該空隙。在每一例中由位於兩個相 鄰跡線導體之間的一空隙，一中空係形成為由該基板、該 -6 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)

裝 訂

554511 A7

第二層及該兩個相鄰跡線導體所封閉，藉此產生一 構。 1 二、、 、本發明-好處在於藉由該發明的㈣跡線導體之間的中 2，在該相鄰跡線導體之間的相對介電常數M系幾乎等於 1，因此這些跡線導體之間的電容可進-步降低。因此，該 中空結構使得在-積體電路中整體電容會有顯著的降低。〜 該中空結構的進-步好處為，其可基於標準製程來簡單 地以-方式來製造。對於該絕緣層之材料的適當選擇，及 對於這些材料的沉積技術之適#選擇，使其可能用一簡單 的万式來保證當封閉該相鄰跡線導體之間的空隙時，不會 有不想要的材料施加於該跡線導體的側壁上，或該基板表 面的未覆蓋區域。 車又佳地是，該中空係提供做為該跡線導體之間的電性絕 緣的目的。在完成該中空結構之後，财空會填有空氣， 因此具有幾乎等於1的相對介電常數^。因此，該中空結構 的電容效應非常小。 w 在根據本發明的中空結構之較佳具體f施例中，該跡線 導體係至少部份配置在該基板的導電區域上。做為由絕緣 固體材料所製成的基板之另_選擇，該基板可以已經包含 ,:少-層具有電子組件，例如一所謂的金屬化平面，也就 是說 層具有一或多個積體的跡線導體，其係藉由電性 接2來以適當的方式電性耦合於該中空結構的該跡線導 體。該基板的實際内部結構與組態對於本發明很重要，只 要該基板具有一較佳地位於一個平面上的一基板表面，且

554511

只要該巾线構的料導體料該練材料而非刻意地彼 此搞θ #可凊楚看出，該基板本身已經為—中空結構。 較佳地S，該跡線導體包含側壁，其方向基本上係垂直 於该基板表面。一由一第三絕緣材料所製成的第三層可配 置在該跡線導體的側壁上。其可清楚看出，該第三層在該 跡線導體的侧壁上形成所謂的間隙壁。在此例巾，在該側 壁上的第三層必須儘可能地薄，藉此在該跡線導體之間的 電容不會不必要地增加。在此例中，較佳地是使用一具有 儘可能低的相對介電常數^的絕緣材 可配置在該基板表面及該跡線導體之間，：:在 面上的中2中。 ♦在根據本發明的中空結構之較佳具體實施例中，一由一 第四絕緣材料所製成的第四層係配置在該第二層上。在此 例中，該第四層係做為該跡線導體的—完全電性絕緣的包 覆，及做為配置在該中空結構的跡線導體之上，具有電子 組件的其它疊層之基礎。 ^ 在本發明製造-中，空結構的方法中，具有該覆蓋第一層 的跡線導體較佳地是由以一平面的方式施加於整個基板表 面上的一跡線導體層，與配置在該跡線導體層之上的一平 面絕緣層所製成，該絕緣層係以一第一絕緣材料所製成。 在此例中，例如其有可能利用標準的微影及蝕刻方法。為 此目的，該跡線導體層與該絕緣層首先以一平面的方式來 在該基板表面上施加在另一個之上。然後彼此相鄰配置的 该跡線導體的結構即藉由微影姓刻來同時「寫入」到兮跡 -8 - 554511 A7 B7 6 ) 五、發明説明（ 線導體層與該絕緣層中，最後藉由蝕刻來揭開。該跡線導 體的結構係使用一適當的微影光罩來預先決定。 在根據本發明之方法的較佳具體實施例中，一由一第三 絕緣材料製成的第二層係共形地施加於該跡線導體的側壁 上’其方向基本上係垂直於該基板表面，並且亦在該第一 層之上。再者，該第二層也可用一平面的方式來施加於該 基板表面與該跡線導體之間。然後該第三層較佳地是被不 均句地移除，其方式僅揭開該第二層。依此方式，所謂的 間隙壁可產生於該跡線導體的側壁上，及該基板表面的未 覆蓋區域上。假設適當地選擇了該第一絕緣材料與該第二 絕緣材料’於該第二層的後續製造期間，該間隙壁有助於 選擇性地僅沉積該第二絕緣材料在該第一層上。此可防止 該空隙以一不想要的方式來填入該第二絕緣材料。因此， 該第二層可明確地形成一種彼此相鄰配置而位在該跡線導 體之間的空隙之覆蓋。因此，利用在兩個相鄰跡線導體之 間的一個別空隙，一中空可形成在該基板表面、該第二層 與該兩個相鄰跡線導體之間。 根據另一個清楚的描述，選擇性地沉積在該第一層上的 該第二層，其與該第一層及該結合的跡線導體共同形成一 蘑菇狀的結構。此蘑菇狀的結構對於其它在該中空結構上 具有電子組件之另外疊層可提供該中空結構一高度的穩定 性。該高穩定性尤其是因為選擇性地沉積在該第一層上的 該第二層係置於該相結合的跡線導體上，而具有一相當廣 的基本區域。 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂 t 554511 A7 B7 五、發明説明（7 ) 其較佳地是選擇以下的材料··對於該跡線導體，為一較 佳地是鋁的導電材料，對於該第一層，基於矽烷（SiH4)的 電漿加強二氧化矽（Si〇2)做為第一絕緣材料，而對於該第 二層’基於臭氧活化的四乙基正矽酸鹽（〇3/TE〇s)的二氧 化石夕（Si〇2)做為第二絕緣材料。在此例中，基於♦垸（siHj 的電漿加強二氧化矽（Si〇2)通常是以一 pecVD製程來沉 積。（PEC VD為電漿加強化學汽相沉積）。當然其也可選擇 其它材料’只要其對於其沉積行為呈現出上述的選擇性。 為了完全地封閉及絕緣該跡線導體，在根據本發明方法 的一較佳具體實施例中，一由一第四絕緣材料所製成的第 四層係共形地施加於該第二層上。較佳地是，該第四層係 部份地移除，直到該第四層具有一疊層表面，其方向係平 行於該基板表面，並在其上可施加另外的跡線導體。在此 例中，部份移除該第四層可較佳地藉由化學機械研磨來進 仃。因為該第四層不僅平行地施加，同時亦相對於該基板 表面而垂直地施加，也就是說在該第二層之上，一均勻的 平面疊層表面可藉由部份移除平行於該基板表面之第四層 來產生，然後在該叠層表面上可施加其它具有電子組件^ 疊層。 本發明的一範例性具體實施例係示於圖面中，並在以下 做更詳細的說明。在此例中，相同的參考符號代表相同的 組件。 圖式簡單說明 圖1所示為通過根據本發明一範例性具體實施例之中空結 構的橫截面； 圖2所示為於執 方法期間，於第—：pf本發明之範例性具體實施例之製造 構之撗截面； ㈤點通過根據圖1之仍不完整的中空結 方法期間m了日f據本發明之範娜具體實施例之製造 構之橫截面；點通過㈣圖1之料完整的中空結 方法期1 二於二根據本發明之識^ 構之橫截面；通過根據圖1之仍不完整的中空結 方圖：:為:第執行:據本發明之範例性具體實施例之製造 構之橫截面四時間點通過根據圖1之仍不完整的中空結 方執Λ根據本發明之範例性具體實施例之製造 構之橫截面 通過根據圖1之仍不完整的中空結 方圖：二 =二據::明之範例性具體實施例之製造 構之橫截面：時間點通過根據圖1之㈣完整的中空結 方Γ期^ΓΛ執Λ根據本發明之範冊具时施例之製造 構之橫截面時間點通過根據圖1之仍不完整的中空結 古味》斤不為於執行根據本發明之範例性具體實施例之製造 '月間’於第八時間點通過根據圖】之仍不完整办钻 ^ I JC· fin -11 - 國家標準(CMS) A4規格(21GX297公釐） 554511 五、發明説明（9 構之撗截面； 4 ·、· 0所不為於執行根據本發明之範例性具體實施例之製 〉万法期間’於第九時間點通過根據圖1之仍不完整的中空 結構之橫截面； 1圖11所不為於執行根據本發明之範例性具體實施例之製 造方法期間’於第十時間點通過根據圖】之仍不完整的中空 結構之橫截面； 圖12所不為通過來自圖J之中空結構的橫截面之放大細部 圖。 發明詳細說明 圖1所示為通過根據本發明一範例性具體實施例之中空結 構100的橫截面。 琢中空結構100包含一具有一基板表面1〇2之基板1〇卜一 絕緣材料係做為基板材料，其較佳地是為二氧化矽 (Si〇2)。該基板ιοί可進一步包含具有電子組件的埋入層， 例如埋入的金屬化平面。 跡線導體103係彼此相鄰配置在該基板表面！ 〇2上。對於 該跡線導體103的配置，空隙1〇4形成在該跡線導體1〇3之 間。每個該跡線導體103包含有側壁，其方向基本上係垂直 於該基板表面102，以及一跡線導體，其上方側相對於該基 板表面102。該跡線導體103在每一例中係在該跡線導體的 上方側上由一第一層105所覆蓋。根據此範例性具體實施 例，該第一層1 05包含一第一絕緣材料，碎燒（SiH4)為主的 電漿加強（PECVD處理）二氧化矽（Si02)。 -12 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董) 裝 訂 554511 A7 ____ B7_ 五、發明説明（1〇 ) 根據本範例性具體實施例，位於該第一層1〇5上的為一由 第二絕緣材料所製成的第二層106，二氧化矽（Si〇2)基於臭 氧活化的四乙基正矽酸鹽（（〇3/Teos)。該絕緣材料的適當 選擇之效果可使得該第二層1〇6僅選擇性地形成在該第一層 105之上。由於該第二層ι〇6選擇性地沉積在該第一層1〇5 上，該空隙104係封閉在相對於該基板表面1〇2的上方。因 此，中空即形成在該基板表面1〇2、彼此相鄰配置的該跡線 導體103與該第二層1〇6之間。 一第二層107覆蓋該基板表面1〇2，並包覆該跡線導體1〇3 在該側壁上，亦在該跡線導體1〇3與該基板表面1〇2之間。 根據此範例性具體貫施例’該第三層1 〇 7包含一電衆加強 (PECVD處理）氮化矽（shN4)的一第三絕緣材料。於該中空 結構100的製造過程期間，該第三層1〇7可防止該第二層1〇6 所要的第二絕緣材料沉積在該基板表面1〇2或該跡線導體 103之上。#亥第二層1 〇7明確地做為該跡線導體1 之區域中 的間隙壁108。因此，該第三層107有助於選擇性地沉積該 第二層106在該第一層1〇5之上。如果一材料並未沉積在該 基板101上，即選擇為第二絕緣材料，其有可能在該基板表 面102的區域中省略該第三層107的部份。然而該間隙壁1〇8 不能省略，藉以可靠地防止該第二層1〇6沉積在該跡線導體 103的側壁上。若沒有間隙壁108，在該跡線導體材料中^ Θ染物會造成不想要的第二絕緣材料沉積在該跡線導體丨〇 3 的側壁上。 該第四層109係做為該跡線導體1〇3的電性絕緣，該第四 _-13 - 1紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) ------- 554511 A7 B7 五

層覆蓋該第二層1〇6及該第三層1〇7的未覆蓋區域。根據此 範例性具體實施例，該第四層109包含一第四絕緣材料，基 於矽烷（SiH4)之電漿加強（PECVD處理）二氧化矽（Si〇j , 並由一疊層表面11〇所限制。 在此例中’該疊層表面1丨〇之方向基本上係平行於該基板 表面102。 根據此範例性具體實施例，一埋入的跡線導體lu提供在 該基板101中，該埋入的跡線導體基本上係行經垂直於圖面 平面0再者，該說明顯示在該埋入的跡線導體丨丨丨與該跡線 導體103之一之間的電性接點112。當然，該基板1〇1亦可利 用許多其它不同的方式來圖案化。 其它具有電子組件的疊層，例如金屬化平面，其可視需 要來施加在該疊層表面110之上。因此，根據本發明之中空 結構100可藉由配置電性絕緣空隙104來在彼此相鄰配置的 跡線導體103之間提供一增加的絕緣效果，其可降低該跡線 導體103之間的相對介電常數。 彼此相鄰配置的兩個相鄰跡線導體！ 〇3之間的距離，及彼 此相鄰配置的該跡線導體103之厚度之選擇，必須使得根據 本發明之中空結構1〇〇對於配置在該疊層表面11〇之上的其 它疊層具有良好的承載能力。根據此範例性具體實施例， 在每一例中彼此相鄰配置的該跡線導體1〇3之厚度為5〇〇 nm，而彼此間的距離為5〇〇 nm。 由於相對於該沉積行為的該第二絕緣材料的選擇性，該 第二層106的形成可在彼此相鄰配置的該跡線導體} 〇3之上 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 554511

端產生相當多的珠狀物。在某個成長時間之後，該配置成 彼此相鄰的跡線導體103之珠狀物即重疊，並形成一封閉的 罘二層106。該第二層106在該珠狀物重疊的地方最薄。因 為該第二層106再次部份地移除，藉以形成該均勻疊層表面 110，其係平行於該基板表面1〇2，其必須小心地來保證該 彼此相鄰配置的跡線導體1〇3之間的距離不能選擇為太大， 藉以該第二層106不會在部份移除其間於該珠狀物重疊的地 方再次地破裂。 一種根據本發明來形成該中空結構1〇〇之方法係在下述一 步一步地來說明。 、圖2所示為於執行根據本發明之範例性具體實施例之製造 方法期間，於第一時間點通過仍不完整的中空結構2〇〇之橫 截面。根據此範例性具體實施例，一具有已經完成的金屬 化平面之晶圓做為基板1〇1。因此，該基板ι〇ι具有一埋入 =跡線導體1U。該埋入的跡線導體1Π根據此範例性具體 貫施例係由鋁構成。該基板丨〇丨係由該基板表面1 限制在 、王要側邊。位於該埋入的跡線導體丨丨丨與該基板表面 之間有足夠的基板材料來電性絕緣該埋入的跡線導體lu在 泫基板表面1 〇2的方向上。根據此範例性具體實施例，基於 石夕fe(SiH4)的電漿加強（PECVD處理）二氧化碎（si〇2)係做 為基板材料。 '圖3所不為於執行根據本發明之範例性具體實施例之製造 方法期間，於第二時間點通過仍不完整的中空結構3〇〇之橫 截面。

554511

居第二層107的第一部份係位在該基板表面1 〇2之上。該 第t層107的第一部份包含氮化矽（Si3N4)，其藉由一常用 的“準方法來以一平面的方式施加在該基板表面1 〇2上，例 如在一 PECVD處理中。該第三層1〇7的第一部份之厚度根 據本範例性具體實施例為100 nm。 茲埋入的跡線導體丨丨丨之一部份係藉由一適當的光罩及一 微影與蝕刻方法來揭開。然後，在已經移除該第三層107及 該基板101之材料的區域中，填入金屬，藉以形成電性接點 112。根據該範例性具體實施例，該電性接點112包含鋁。 圖4所示為於執行根據本發明之範例性具體實施例之製造 方法期間，於第三時間點通過仍不完整的中空結構4〇〇之橫 截面。 現在在該第三層107的第一部份上已置有一跡線導體層 4〇1，其位在後者之上的一絕緣層4〇2。為了形成該跡線導 體層401，一金屬，其根據該範例性具體實施例為鋁，其以 平面的方式沉積在該第三層1〇7的第一部份之上。在另外使 用銅的例子中，於該製造方法期間的稍後會使用一更為複 雜的製造程序。該絕緣層402係以平面的方式形成在該跡線 導體層401之上，並根據此範例性具體實施例包含一第一絕 緣材料，基於矽烷（SiHd之電漿加強（PECVD處理）二氧化 矽（Si02)〇 根據此範例性具體實施例，該跡線導體層4〇丨之厚度為 500 nm，而該絕緣層402之厚度為1〇〇 nm。 圖5所示為於執行根據本發明之範例性具體實施例之製造 -16 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 554511 A7

方法期間，於第四時間點通過仍不完整的中空結構5〇〇之橫 截面； ' 藉由在先前製造步驟中產生的該跡線導體層4〇1，以及藉 由該絕緣層402 ,該彼此相鄰配置的跡線導體i 〇3係藉由以 微W光罩為基礎來利用微影及|虫刻方法來圖案化所形 成。藉由圖案化該跡線導體1 〇3所形成的空隙1 〇4係位於該 跡線導體103之間，並開放於相對於該基板表面1〇2之上方 處。再者，該跡線導體103係由相對於該基板表面丨〇2之上 方側的該跡線導體上的一個別第一層1 〇5所限制。該第一層 105係在圖案化該跡線導體1〇3期間自動地由該絕緣層々们所 產生。 如果使用銅做為該埋入的跡線導體i u、該電性接點U2 及該跡線導體層401之導電材料，一圖案化的硬光罩即應用 於該絕緣層402，藉以產生該跡線導體丨〇3。然後該絕緣層 402及该跡線導體層401即使用一氯-氬混合物來在25〇_ 350°C溫度下進行蝕刻。該硬光罩在後續藉由一蝕刻處理 來再次地移除。因為此處理順序通常比使用光阻微影光罩 的一般微影及蝕刻處理要更為複雜及耗時，較佳地是使用 鋁做為導電材料。 圖6所示為於執行根據本發明之範例性具體實施例之製造 方法期間，於第五時間點通過仍不完整的中空結構6〇0之橫 截面。 現在該第三層1 07的第二部份位於該第一層1 〇5、該跡線 導體103及該第三層1〇7之未覆蓋的第一部份之上。為了製 -17 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 554511 五、發明説明（Ί5 , =:部份之厚度根據本範例性具體實施例為::=: 方執行根據本發明之範例性具體實施例之製造 截面j ; U争間點通過仍不完整的中空結構700之橫 為了產生間隙壁108,該第三層1〇7係非等向性地㈣卜 彳中—包漿蝕刻處理係做為蝕刻處理。該蝕刻持續 "“勺長短使得位在該第一層1〇5上的該第三層1〇7的部份 被移除，而揭開該第一層1〇5之側緣。再者，該跡線導體 103的側土係要由孩第三層⑽維持覆蓋。再者，利用對於 該絕緣材料的選擇，該第三層1〇7並不允許被移除於該基板 表面102之上，因此，該基板表面1〇2並不允許被揭開。因 此，在該非等向性處理期間，該第三層107僅在該基板表面 102之上的該空隙1〇4中變薄。 琢第三層107僅在該基板表面1〇2之上的該空隙1〇4中變薄 之事實為形成一種雙重疊層的該第三層1〇7之結構的結果。 該基板表面102係同時在當該第三層1〇7的第一部份產生 時，及該第三層107的第二部份產生時，由該空隙1〇4中的 第二絕緣材料所覆蓋^此種雙重疊層係用來保證該第一層 105可在該非等向性蝕刻處理期間被可靠地揭開，而該基板 表面102不會同時在該空隙丨〇4中被揭開。 依此方式圖案化的該第三層1〇7係做為後續製造程序的間 « 18 - 554511 A7

隙壁108，其中該間隙縣 1隙土 108可在形成該第二層106期間促進 孩選擇性。 、圖8所tf為於執仃根據本發明之範例性具體實施例之製造 方去期間#第七時間點通過仍不完整的中空結構_之橫 截面。 、第_絕緣材料所製成的第三層服係選擇性地成長 、居第層105上。因此，首先由該第二絕緣材料所製成的 珠狀層謝形成於該第-層⑽旁。二氧切（Si〇2)其基於 臭^舌化的四乙基切酸鹽（〇3/τ刪），並在—真空處理 中 >儿積，其做為第二絕緣材料。對於該第一層1〇5之第一絕 緣材料（SlOJ及孩第三層1〇7的該第三絕緣材料（si3N4)之 目祛選擇，因此對於該間隙壁丨〇 8 ,並且對於所選擇的該 〇3/TEOS真空處理，該第二絕緣材料（Si〇2)僅選擇性地沉 積在？豕第一層105之上，藉以形成該珠狀層80卜該珠狀層 801集中在位於該第一層1〇5之間的該跡線導體1〇3之間的空 隙104，因此該空隙104會在該珠狀層8〇1附近的開口 8〇2中 增長。 為了形成根據本發明之中空結構丨00 ,除了選擇這三種絕 緣材料及其製造程序之外，其亦可能使用其它絕緣材料及 製造程序。 圖9所示為於執行根據本發明之範例性具體實施例之製造 方法期間，於第八時間點通過仍不完整的中空結構9〇〇之橫 截面。 如已在圖8中所述的第二絕緣材料（Si02)，其進一步選擇 -19 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

装 訂

554511 A7 ____B7_ 五、發明説明（17 ) 性地沉積在該珠狀層8〇丨上，因此由一增長的珠狀物9〇 i所 製成的登層即形成在該第一層1〇5之上。由增長的珠狀物 901所製成的該疊層並不具有平行於該基板表面ι〇2之平坦 表面，而是完全覆蓋該空隙1〇4。因此，由該空隙1〇4，在 S基板表面1 〇2、該彼此相鄰配置的跡線導體1 〇3，與由增 長的珠狀物901所製成的疊層之間即產生中空。 圖1 0所示為於執行根據本發明之範例性具體實施例之製 造方法期間，於第九時間點通過仍不完整的中空結構1000 之橫截面。 由增長的珠狀物901所製成的疊層係部份地移除，其方式 為由增長的珠狀物901所製成的該疊層係由平行於該基板表 面102之平坦表面所限制。此平坦表面可簡化其它絕緣材料 的共形沉積。因此該第二層106由增長的珠狀物9〇1所製成 的疊層來形成。 根據此範例性具體實施例，使用一化學機械研磨作業來 部份移除由增長的珠狀物901所製成的該疊層，藉以用於形 成該第二層1〇6。 圖1 1所示為於執行根據本發明之範例性具體實施例之製 造方法期間，於第十時間點通過仍不完整的中空結構丨1〇〇 之橫截面； 一由一第四絕緣材料所製成的平坦化層丨丨〇丨係配置於該 第二層106及該第三層1〇7的未覆蓋區域之上。此平坦化層 1 101係以一共形沉積處理來製造，根據此範例性具體實施 例’其使用基於矽烷（SiH4)的電漿加強（PECVD處理）二氧 ___ - 20 - ^紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) " 554511 A7 ______B7 五、發明説明（18 ) 化矽（Si〇2)做為第四絕緣材料。其在該第二層1〇6及該第三 層107的未覆蓋區域上沉積到1 y m。 該平坦化層1 1 〇 1做為該跡線導體1 〇3的進一步電性絕緣， 其主要是對於具有電子組件之潛在其它疊層，例如金屬化 平面，其係配置在該跡線導體103之上。但是，為了使具有 電子組件的其它疊層可施加到該平坦化層i i 0 i，該平坦化 層1101必須先被平坦化。 為此目的’該平坦化層11 〇 1的一部份即被移除，因此形 成該第四層109。最後該第四層i 09具有一平坦層表面11〇, 其方向平行於該基板表面1 〇2 ^現在其它具有電子組件的疊 層可施加於該疊層結構110上。 根據此範例性具體實施例，使用一化學機械研磨作業來 用於部份移除該平坦化層1101，並藉此形成該第四層1〇9。 此即造成圖1所示的該中空結構1 〇〇。 圖12所示為通過來自圖1之中空結構100的橫截面之放大 細部圖。 如圖所示為該跡線導體103，其係彼此相鄰配置，並施加 該第一層105於其上。一空隙1〇4係置於彼此相鄰配置的跡 線導體103之間。做為間隙壁1〇8之第三層107係示於該跡線 導體103的側壁上，並在該空隙1〇4之下。該第二層1〇6係選 擇性地配置在該第一層105上，該第二層106由該空隙1〇4製 成一中空。覆蓋該空隙1 04的該第二層1 06的形式仍揭露了 在形成該第二層106期間所產生的該珠狀層801。 在此文件中引用以下的文獻： -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 訂

554511 A7 B7 五、發明説明（19 ) [1] J.G. Fleming, E. Roherty-Osmun, A.J. Farino, ULST XII 研討會論文集，Materials Research Society，1997年，第 417至477頁 [2] T. Ueda, E. Tamaoka, K. Yamashita, N. Aoi, S. Mayumi, IEEE Proc.1998 Symp. VLSI Techn. Digest of Technical Papers，1998年，第 46至 47 頁 -22 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 χ 297公釐） 554511 A7 B7 五、發明説明（2〇 ) 參考符號表 100 根據本發明的中空結構 101 基板 102 基板表面 103 跡線導體 104 空隙 105 第一層 106 第二層 107 第三層 108 間隙壁 109 第四層 110 疊層表面 111 埋入的跡線導體 112 電性接點 200 在第一時間點產生的中空結構 300 在第二時間點產生的中空結構 400 在第三時間點產生的中空結構 401 跡線導體層 402 絕緣層 500 在第四時間點產生的中空結構 600 在第五時間點產生的中空結構 700 在第六時間點產生的中空結構 800 在第七時間點產生的中空結構 801 珠狀層 -23 - 本紙張尺度適用中國國家標準(CNS) A4規格(210x 297公釐) 554511 A7 B7 五 發明説明（21 ) 802 增長開口 900 在第八時間點產生的中空結構 901 由增長的珠狀物製成的疊層 1000 在第九時間點產生的中空結構 1100 在第十時間點產生的中空結構 1101 平坦化 1200 根據本發明之中空結構的細節 -24 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

1. 554511

   •一種積體電路中之中空結構： 包含具有一基板表面之一基板， • 包含彼此相鄰配置的跡線導體在該基板表面上，所 以該2隙形成在該跡線導體之間， •包含由一第一絕緣材料製成的一第一層，其係配置 在每個該跡線導體上，位於其跡線導體上方側， • 其中相鄰跡線導體的該第一層之圖案化的方式為， 至少該空隙的一部份係開放於相對於該基板表面的 一側上；及 • 包含由一第二絕緣材料所製成的一第二層，其覆蓋 孩空隙，其中第二絕緣材料僅沉積在該第一絕緣材 料上’使得在每一例中位於兩個相鄰赫線導體之間 的一空隙構成由該基板、該第二層及該兩個相鄰的 跡線導體所密閉的一中空。 •如申请專利範圍第1項之中空結構， 其中該中空係提供做為該跡線導體之間的電性絕緣的 目的。 3 ·如申請專利範圍第1或2項之中空結構， 其中該跡線導體係至少部份配置在該基板的導電區域 上。 4·如申請專利範圍第1或2項之中空結構， 其中該跡線導體包含側壁，其方向基本上係垂直於該 基板表面，而其中一由一第三絕緣材料所製成的一第三 層係配置在該跡線導體的該側壁上。 -25 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）

   裝 訂 554511

   •如申請專利範圍第4項之中空結構， 八中該第一層可配置在該基板表面及該跡線導體之 間，並亦在该基板表面上的該中空中。 6·如申請專利範圍第丨或2項之中空結構， 其中由第四絕緣材料所製成的一第四層係配置在今· 第二層上。 以 7· 一種在一積體電路中之多重中空結構， • 其包含一基板，及 •包含一部份中空結構，其包含： 〇 —底側， 0 彼此相鄰配置的跡線導體在該底側上，所以該 空隙形成在該跡線導體之間， 0 由一第一絕緣材料製成的一第一層，其係配置 在每個該跡線導體上，位於其跡線導體上方 側， 0 該相鄰跡線導體的第一層之圖案化的方式為， 至少該空隙的一部份係開放於相對於該底側的 一側上，及 0 由一第二絕緣材料所製成的一第二層，其覆蓋 S二隙，其中第二絕緣材料僅沉積在該第一絕 緣材料上，所以在每一例中位於兩個相鄰跡線 導體之間的一空隙構成由該基板、該第二層及 該兩個相鄰的跡線導體所密閉的一中空，及 •其中至少兩個該部份中2結構係於該基板上配置於 -26 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

   裝 訂 線

   C8 -----一- —_ D8 申請專 另一個之上。 •種在一積體電路中製造一中空結構的方法， •其中在一基板的一基板表面上形成彼此相鄰配置的 跡線導體，所以空隙係形成在該跡線導體之間， •其中由一第一絕緣材料製成的一第一層，其係配置 在每個該跡線導體上，位於其跡線導體上方側， •其中相鄰跡線導體的該第一層之圖案化的方式為， 至少該空隙的一部份係維持開放於相對於該基板表 面的一側上，及 •其中由一第二絕緣材料製成的一第二層係選擇性地 施加於該第-層上，其方式為該第二層封閉該空 隙，及 其中在每一例中开〉成由位於兩個相鄰跡線導體之 間的一空隙，一中空係形成為由該基板、該第二層 及該兩個相鄰跡線導體所封閉，藉此產生一中空結 構。 9.如申請專利範圍第8項之方法， •其中具有該覆蓋第一層的該跡線導體係由以一平面方 式來施加於該整個基板表面上的一跡線導體層，及形成 配置在該跡線導體層之上的一平面絕緣層所產生，該絕 緣層由一第一絕緣材料所製成。 10·如申凊專利範圍第8或9項之方法， 、其中由-第三絕緣材料製成的一第三層係共形地施加 於孩跡線導體的側壁上，其方向基本上係垂直於該基板 -27 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 554511 申請專利範圍 A8 B8 C8 D8 表面，且同時在該第一層之上。 1L如申請專利範圍第1 0項之方法， 其中該第三層係以一平面的方式來施加於該基板表面 與該跡線導體之間。 12·如申請專利範圍第10項之方法， 其中忒第二層係被不均勾地移除，其方式為僅揭開該 第二層。 13·如申請專利範圍第11項中之方法， 其中該第三層係被不均勻地移除，其方式為僅揭開該 第二層。 其中’藉由選擇性地沉積該第二絕緣材料在該第一層 上’形成由兩個相鄰跡線導體之間的一個別空隙，在該 基板表面、該第二層與該兩個相鄰的跡線導體之間形成 一中空。 14·如申請專利範圍第8或9項中任一項之方法， 其中’藉由選擇性地沉積該第二絕緣材料在該第一層 上’形成由兩個相鄰跡線導體之間的一個別空隙，在該 基板表面、該第二層與該兩個相鄰的跡線導體之間形成 一中空。 15.如申請專利範圍第8或9項中任一項之方法， 其中由一第四絕緣材料所製成的一第四層係共形地施 加於該第二層上。 以如申請專利範圍第15項之方法， 其中該第四層係部份地移除，直到該第四層具有一疊 層表面’，其方向係平行於該基板表面，並在其上可施加 另外的跡線導體。 --— _ - 28 · 本紙張中81國家標準(CNS) A4規格(21GX 297公A)

   裝 訂