TW550781B - ESD protection device and method of bipolar input pad - Google Patents

Description

550781 五、發明說明（1)

本發明係有關一種靜電放電（E 1 e c t r 〇 - S t a t i c Discharge; E S D )保護裝置及方法，更特別地，係關於一 種雙極性輸入墊的ESD保護裝置及方法。 發明背景 在半導體記憶體裝置中，特別是可程式化唯讀記憶體 (EPROM)和快閃（flash)記憶體，除了正電壓之外，某些程 式化/抹除（program/erase)架構要求負電壓供應。通常， 此負電壓供應係使用電荷幫浦（c h a r g e - p u m p i n g )電路，然 而，電荷幫浦電路佔據大面積，為了節省矽晶片的面積， 電路設計者乃希冀在程式化/抹除期間能有一負電壓直接 從適當的接腳供應。 通常，在P型基底（substrate)或井區（well)中形成的 N型元件連接在輸入墊及接地墊之間被用來作為ESD保護裝 置’而且該P型井區或基底在正常操作期間被接地，第一 圖係以N Μ 0 S為示例的£ s D保護裝置1 〇，其包括在一 p型基底 或井區12上形成Ρ+區域14以及Ν+區域16及18，ν+區域16及 18之間的通道區上方有ESD保護裝置的閘極2〇，Ν+區域16 連接一輸入墊22，N+區域18及P+區域14連接一接地墊24， 然而，在此結構1〇中，由N+區域16與!^型基底或井區12形 成的寄生二極體26存在輸入墊μ與接地墊24之間，此寄生 二極體2 6的存在限制施加的負電壓低於—〇 · 7伏特（v )，立 係因為該寄生二極體26為順向偏壓導通的緣故，不過，/對

550781 五、發明說明（2) 於實際的負電壓應用而言，負電壓可能達到-7V ’取決於 程式化/抹除的要求，因此，一種能夠施加雙極性電壓的 E S D保護裝置乃為所冀。 發明目的及概述 本發明的主要目的即為揭露一種雙極性輸入墊的E S D 保護裝置及方法。 根據本發明，一種雙極性輸入墊的E S D保護裝置及方 法包括在一半導體基底上形成一矽控整流器結構，其係在 第一導電型的二半導體區域之間插入一第二導電型的半導 體區域，較佳者，此結構係利用互補式金氧半導體（CMOS) 製程製作一三重井而達成。在該第一導電型的二半導體區 域上各自形成一對相反導電型的第一及第二電極連接區域 分別連接該輸入墊及一接地墊。一第二導電型的橋接區域 橫跨該第二導電型的半導體區域而延伸至該第一導電型的 二半導體區域中。在一正常操作期間，不論是正極性或負 極性，該裝置中的結構形成二背對背串聯的二極體，其在 負電壓供應期間將消除順向偏壓的寄生二極體。在一正極 性的E S D事件期間，該橋接區域之接面發生崩潰，產生大 量載子，其電洞引發的電流將觸發一正極性ESD保護之矽 控整流器。在一負極性的E S D事件期間，該橋接區域之接 面發生崩潰，產生大量載子，其電洞引發的電流將觸發一 負極性ESD保護之矽控整流器。

550781 五、發明說明（3) U田說明 第二圖係本發明之較佳實施例。在一 p型基底或井區 28内形成一較深層的N型井區3.0，再形成一 p型井區32於N 型井區30内，P型基底或井區28、N型井區30以及P型井區 3 2因而形成一三重井的結構，此三重井可以利用c Μ 0 S製程 得到。在Ρ型基底或井區2 8上形成接地端連接區域2 9，其 包括兩相反導電型的Ρ+區域34及Ν+區域36，二者連接至接 地墊46。在Ρ型井區32上形成輸入端連接區域31 ，其包括 兩相反導電型的Ν+區域38及Ρ+區域40，二者連接至輸入墊 44。一 Ν+區域42橫跨Ν型井區30，而延伸至ρ型基底或井區 28及Ρ型井區32中。 如第三圖所示，第二圖的裝置在正常工作期間，ρ型 基底或井區28、Ν型井區30以及Ρ型井區32形成二寄生的二 極體4 8及50，且背對背串接在接地墊46及輸入墊44之間， 其在負電壓供應期間將消除順向偏壓的寄生二極體。 發生正極性的E S D事件時，如第四圖所示，ρ型基底或 井區2 8、Ν型井區3 0以及Ρ型井區3 2形成一矽控整流器結 構，嵌在Ρ型井區3 2中的Ρ +區域4 0作為該矽控整流器結構 的陽極，而嵌在Ρ型基底或井區28中的Ν+區域36作為該矽 控整流器結構的陰極。此外，橫跨Ν型井區3 0的橋接區域 4 2將使崩潰電壓降低，因此降低該矽控整流器結構的觸發 電壓。當正極性的ESD脈衝施予輸入墊44時，Ρ型井區32與 Ν型井區30之間的接面首先被順向偏壓。Ρ型井區32、Ν型 井區30及Ρ型基底或井區28存在一寄生的ΡΝΡ電晶體54，其

第7頁 550781 五、發明說明（4)

射極為P型井區32 ’基極為N型井區3〇，#極為p型基底或 井區28。由於P型基底或井區2 8經以區域34接地，所以該 垂直的PNP電晶體54被開啟，此係因為其射極__基極順向偏 壓，而集極-基極逆向偏壓。當橋接區域42與})型基底或井 區28之間的跨壓超過其PN接面52的崩潰電壓時，產生大量 載子，所產生的電洞將流向作為陰極的p+區域34，由於基 底電阻58存在的緣故，此電洞電流成份將提升p型基底或 井區28相對於陰極的電壓，導致p型基底或井區28與連接 ，區域36之間的PN接面順向偏μ，如此將開啟由N + 區域36、P型基底或井區28 型井區3〇所形成的寄生NpN

’其中，N+區域36作為射極，p型基底或井區^ 作為基極，N型井區30作為集極。一旦寄生的pNp及NpN 晶=5 4及56被開啟，該矽控整流器結構將因為正反饋程序 =^觸發開啟，此一矽控整流器結構在正極性esd脈 的4效電路60顯示在第五圖中。 丘生負極性的ESD事件時，如第六圖所示，P型基底或 品 N型井區3 0以及P型井區3 2形成一石夕控整流器結

構甘入在P型井區3 2中的N +區域3 8作為該石夕控整流哭纟士槿 ，而嵌在Ρ型基底或井區28中的Ρ+區域34 J 控正流=結構的陽極。此外，橫跨Ν型井區3〇的橋接區域 2將使f潰電壓降低，因此降低該矽控整流器結構的觸發 ^壓。當負極性的E S D脈衝施予輸入墊4 4時，P型基底或井 區28與N型井區3〇之間的接面被順向偏壓，而p型井區32與 N型井區30之間的接面保持在逆向偏壓。p型基底或井區” 550781 五、發明說明（5) ' ----- 28、N型井區30及P型井區32存在一寄生的pNp電晶體64 , 其射極為P型基底或井區28，基極為N型井區3〇， 型井區3 2。.由於施加的負電壓大部份落在p型井區3為二 型井區30之間，所以該垂直的PNP電晶體64被開备^ 接區域42與P型井區32之間的跨壓超過其pN接面62的^ 電壓時，產生大量載子，所產生的電洞將流向作 $ P+區域40 ，由於井區電阻68存在的緣故，此電洞:的 將提升P型井區3 2相對於陰極的電壓，導致p型井=/;,L成伤 接陰極的N+區域38之間的PN接面順向偏壓，如此^32與連 N+區域38、P型井區32及N型井區30所形成的寄生Np=啟曰由 體66 ，其中，N+區域38作為射極，P型井區32作為電晶

型井區30作為集極。一旦寄生的PNP及NPN電晶體I $土極 N 開啟，該矽控整流器結構將因為正反饋程序而祐 ^ 6 6被 <r @喝發間

啟，此一矽控整流器結構在負極性ESD脈衝下的堂/ WJ 7〇顯示在第七圖中。 寺效電路 上述實施例的雙極性電流-電壓特性曲線如楚 - , 吊八圖戶/f 不。當輸入正電壓時，電壓從V+上升至崩潰點82後迅、亲

下降到維持電壓（h 〇 1 d i n g v ο 1 t a g e ) V Η + ’然後電流=H 電壓的上升而迅速地上升。當輸入負電壓時，電壓從著 降至崩潰點84後迅速地上升到維持電壓VH-，然德攸—下 大小將隨著電壓的下降而迅速地增加。不過此牿 的正極性與負極性之間並非對稱的，因為其各自 、、 控整流器結構係不對稱的P N P N結構。但是，在夂4二 7

的低維持電壓是可以期待的，而且可以提供有效 他T 日^雙極性

550781 五、發明說明（6) E S D保護。 從以上的實施例說明可知，本發明使用C Μ 0 S三重井製 程形成矽控整流器結構，由於使用三重井，在輸入墊與接 地墊之間的寄生二極體被消除，並且負電壓可以被施加， 利用此矽控整流器結構，能夠以小元件獲得極佳的E S D性 能表現。 以上對於本發明之實施例所做的敘述係為闡明之目 的，而無意限定本發明精確地為所揭露形式，基於以上的 教導或從本發明的實施例學習而作修改或變化是可能的， 實施例係為解說本發明的原理以及讓熟習該項技術者以各 種實施例利用本發明在實際應用上而選擇及敘述，本發明 的技術思想企圖由以下的申請專利範圍及其均等來決定。

第10頁 550781 圖式簡單說明 對於熟習此項技藝之人士而言，從以下所做的詳細敘 述配合伴隨的圖示，本發明將能夠更清楚地被了解，其上 述及其他目的及優點將會變得更明顯，其中： 第一圖係以N Μ 0 S為示例的習知E S D保護裝置； 第二圖係根據本發明之較佳實施例； 第三圖顯示第二圖的裝置在正常工作期間，其中寄生 的背對背二極體； 第四圖顯示第二圖的裝置在正極性的E S D事件期間， 其提供的矽控整流器； 第五圖係第四圖中的矽控整流器的等效電路； 第六圖顯示第二圖的裝置在負極性的E S D事件期間， 其提供的矽控整流器； 第七圖係第六圖中的石夕控整流器的等效電路；以及 第八圖係第二圖的裝置的雙極性電流-電壓特性曲 線0 圖號 對照 表 • 10 習 知 的ESD 保 護 裝 置 12 Ρ型基底或 井 區 14 Ρ + 區 域 16 Ν + 域 18 Ν + 區 域 20 ESD保護裝 置 的 閘 極 22 入 墊

第11頁 550781 圖式簡單說明 24 接地墊 26 寄生二極體 28 P型基底或井 區 29 接地端連接區域 30 N型井區 31 輸入端連接區域 32 P型井區 34 P+區域 36 N +區域 38 N+區域 40 P+區域 42 N +區域 44 輸入墊 46 接地墊 48 寄生二極體 50 寄生二極體 52 崩潰區域 54 寄生PNP電晶 體 56 寄生NPN電晶 體 58 基底電阻 60 矽控整流器電路 62 崩潰區域 64 寄生PNP電晶 體 66 寄生NPN電晶 體

第12頁 550781

第13頁

Claims (1)

1. 550781 六、申請專利範圍 1. 一種雙極性輸入墊的靜電放電保護裝置，包括： 一第一導電型的第一區域； 一第二導電型的第二區域，形成於該第一區域内； 一第一導電型的第三區域，形成於該第二區域内； 一第一導電型的第一輸入端連接區域及一第二導電型的第 二輸入端連接區域，形成於該第三區域内；以及 一第一.導電型的第一接地端連接區域及一第二導電型的第 二接地端連接區域，形成於該第一區域上。 2 .如申請專利範圍第1項之靜電放電保護裝置，更包括一 第二導電型的橋接區域，橫跨該第二區域而延伸至該第一 及第三區域中。 3 ·如申請專利範圍第1項之靜電放電保護裝置，其中該第 一區域係一半導體基底。 4 .如申請專利範圍第1項之靜電放電保護裝置，其中該第 一、第二及第三區域形成一三重井結構。 5. 如申請專利範圍第1項之靜電放電保護裝置，其中該第 一及第二輸入端連接區域連接該輸入墊，該第一及第二接 地端連接區域連接一接地墊。 6. 如申請專利範圍第1項之靜電放電保護裝置，其中該第 一輸入端連接區域、第三區域、第二區域、第一區域以及 第一及第二接地端連接區域在一正極性靜電放電事件期間 形成一矽控整流器電路。 7. 如申請專利範圍第1項之靜電放電保護裝置，其中該第 一及第二輸入端連接區域、第三區域、第二區域、第一區

   第14頁 550781 六、申請專利範圍 域以及第一接地端連接區域在一負極性靜電放電事件期間 形成一矽控整流器電路。 8.如申請專利範圍第1項之靜電放電保護裝置，其中該第 一區域、第二區域及第三區域在一正常操作期間形成二背 對背串聯的二極體結構。 9 .如申請專利範圍第2項之靜電放電保護裝置，其中該橋 接區域在一正極性靜電放電事件中對該第一區域發生崩 潰。 1 0 .如申請專利範圍第2項之靜電放電保護裝置，其中該橋 接區域在一負極性靜電放電事件中對該第三區域發生崩 潰。 1 1 . 一種雙極性輸入墊的靜電放電保護裝置，包括： 一矽控整流器結構，含有第一導電型的第一及第二半導體 區域及介於二者之間的第二導電型的第三半導體區域； 第一電極區域連接該第一半導體區域，該弟^一電極區域含 有第一導電型的第一部份及第二導電型的第二部份；以及 第二電極區域連接該第二半導體區域，該第二電極區域含 有第一導電型的第一部份及第二導電型的第二部份。 1 2 .如申請專利範圍第1 1項之靜電放電保護裝置，更包括 一 P N-接面，於一正極性靜電放電事件中對該第一半導體區 域發生崩潰。 1 3 .如申請專利範圍第1 1項之靜電放電保護裝置，更包括 一 P N接面，於一負極性靜電放電事件中對該第二半導體區 域發生崩潰。

   第15頁 550781 六、申請專利範圍 1 4.如申請專利範圍第1 1項之靜電放電保護裝置，其中該 矽控整流器結構係由C Μ 0 S三重井製程形成。 1 5 .如申請專利範圍第1 1項之靜電放電保護裝置，其中該 第一電極區域的第一及第二部份連接一接地墊，該第二電 極區域的第一及第二部份連接該輸入墊。 1 6 .如申請專利範圍第1 1項之靜電放電保護裝置，其中該 第二電择區域的第一部份、第二半導體區域、第三半導體 區域、第一半導體區域以及第一電極區域的第一及第二部 份在一正極性靜電放電事件期間形成一矽控整流器電。 1 7.如申請專利範圍第1 1項之靜電放電保護裝置，其中該 第二電極區域的第一及第二部份、第二半導體區域、第三 半導體區域、第-^半導體區域以及第一電極區域的弟^一部 份在一負極性靜電放電事件期間形成一矽控整流器電。 1 8 .如申請專利範圍第1 1項之靜電放電保護裝置，其中該 第一半導體區域、第三半導體區域及第二半導體區域在一 正常操作期間形成二背對背串聯的二極體結構。 1 9 . 一種雙極性輸入墊的靜電放電保護方法，包括下列步 驟： 形成第一導電型的第一及第二半導體區域及介於二者之間 的策二導電型的第三半導體區域； 形成含有第一導電型的第一部份及第二導電型的第二部份 的弟^一電極區域連接該苐一半導體區域， 形成含有第一導電型的第一部份及第二導電型的第二部份 的弟二電極區域連接該第二半導體區域，

   第16頁 550781 六、申請專利範圍 連接該第一電極區域至該輸入墊；以及 連接該第二電極區域至一接地墊。 2 0 .如申請專利範圍第1 9項之方法，其中該第一、第三及 第二半導體區域係利用CMOS三重井製程所形成。 2 1 .如申請專利範圍第1 9項之方法，更包括形成一第二導 電型的橋接區域橫跨該第三半導體區域而延伸至該第一及 第二半導體區域中。 2 2 .如申請專利範圍第1 9項之方法，更包括在一正極性靜 電放電事件中，於該第二半導體區域中產生一接面崩潰。 2 3 .如申請專利範圍第1 9項之方法，更包括在一負極性靜 電放電事件中，於該第一半導體區域中產生一接面崩潰。 2 4 . —種雙極性輸入墊的靜電放電保護方法，包括下列步 驟： 形成一矽控整流器結構； 連接一含有相反導電型區域的第一電極區域與該矽控整流 器結構； 連接一含有相反導電型區域的第二電極區域與該矽控整流 器結構； 連接該第一電極區域至該輸入墊；以及 連接該第二電極區域至一接地墊。 2 5 .如申請專利範圍第2 4項之方法，其中該矽控整流器結 構係利用C Μ 0 S三重井製程所形成。 2 6 .如申請專利範圍第2 4項之方法，更包括在一正極性靜 電放電事件中，產生一接面崩潰以降低該矽控整流器結構

   第17頁 550781

   第18頁