TW550722B - Method for controlling the quality of a lithographic structuring step - Google Patents
Method for controlling the quality of a lithographic structuring step Download PDFInfo
- Publication number
- TW550722B TW550722B TW091112787A TW91112787A TW550722B TW 550722 B TW550722 B TW 550722B TW 091112787 A TW091112787 A TW 091112787A TW 91112787 A TW91112787 A TW 91112787A TW 550722 B TW550722 B TW 550722B
- Authority
- TW
- Taiwan
- Prior art keywords
- quality parameter
- quality
- patent application
- scope
- tool
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
五 、發明説明( 本發明係關於一種古 層中形成圖樣的曝露工具中=制,半導體晶圓的光PiL 品質’該品質係由至少-項产θ :的微影蝕刻結構步驟的 兩項品質參數之群來表示二!倚工具中所量測到的至少 、:導體晶圓通常都會在多道 匕處理步驟’如蚀刻、抱光等 接者進行其 體電路。因為必須達到越來越多的客:::生:個或多個積 —細泠旦t曰 7各戶規格,所以必須利用 測值控制每道曝露步驟的品質效果。 二“的品質可以一群品質參數來表示,如關鍵尺寸 層二=㈣精確度,層厚度,絕對位置精 : ^電路,也就是晶圓,欲達到㈣要·^ ' 際上欲建構的層有關。舉例來說,某些層具有密集:;: ^因此關鍵尺寸的公差範圍便比較窄。在其它情形中,必須 i Μ地相互调整後面兩個彼此疊置的層,以便提供具最小 切面的接點’以確保及保證該積體電路工作功能的正確性。 孩品質參數的一組公差規格通常係由結合目前可行技術 的设计規則及層架構中推導出來的。在製造設備開始進行 晶圓量產之前通常必須提供該些規格。也就是,必須將可量 測至少-項品質參數的每部度-量衡工具連接至含有該圖樣 設計樓的產品資料庫。品質檢查,也就是進行比較判斷剛量 測到的品質參數是否落在此參數的規定公差範圍Θ,可以 在接收到該公差規格資訊之後,或是在將其量測值傳輸至 可收及電子資料的MES-系統(製造執行系統)之後,在該度量 衡工具中進行。 -4 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公董) 裝 訂 550722 A7
550722 、發明説明( 類平板物件可能係任 或分劃板,或平板顯示器。 了在其表面上建構光罩 根據本方法,在半導體晶圓曝露之 或更多部度量衡工具中依库曰,目,丨' $、兩部、二邵 認其合法m它個n 巧參數會經過檢查確 查在後面進行時,第-量 =果會_曼面欲„,或即使在目前量測值之前 ,;壬何更進-步品質參數的公差規格。 、:,f藝中,每項品質參數,如關鍵尺寸、重疊精確度 、二度Γ衡工具、位置精確性,或校準參數,如格栅縮放 、万、旋轉等後面幾項都隸重疊度量衡工具中推衍產生 都各會與開始製造晶圓之前所規定的指定公差範圍作比較 。本發明捨棄使用該些硬性的公差範圍,使用彈性的範圍, 有利的係其使用第-量測品f參數可達成的條件調整該公 差範圍,其可用以«m參數進行合法性檢查。 4本万法的優點係源自相關的度量衡或品質參數的物理或 幾何相關性。針對-項參數量測得到的指定數值會對另一 項參數的自由度有直接影響。舉例來說,結構關鍵尺寸值增 加可能會提咼其應該連接的接.觸孔的重疊精確度的公差範 圍見度,或反又,如果假設不連接的話,則會降低欲直接放 置在孩第一結構旁邊之結構的公奏範圍寬度。所以,可使用 貫際建構圖樣的資料或可能結合設計資料當作輸入推衍公 差範圍寬度而非僅使用設計資料。 因為動態決疋第二品質參數的公差範圍寬度可用以對調 -6 本紙張尺度it财目S家標準(CNS) 五 、發明説明( 查中的晶圓上目前及實際的設計圖樣條件進行合法性檢杳 ’所以該動態公差範圍寬度通常會大於先前技藝中硬性二 疋的範圍。尤其是’品質參數平面中的處理窗口可延仲 然可保證該積體電路功能的區域’其視第—及第二品f夂 數的特定數值組合而m,可有利地縮減重工情:貝二 而降低材料及機器成本。 < 根據本發明的方法可與任何的量測品質參數順序一起使 用。通常,在曝露之後會將半導體晶圓從該微影㈣軌道中 移開’並且先量測重疊控制,然後量測關鍵尺寸,或反向進 X接著’如果有兩項或更多項參數量測值落在所計算的公 二知圍見度内n ’便可能會將該晶圓放回到該軌道中 =步的處理。因為’根據本方法’符合個別料的或所計 =公差範圍的量測品質參數的合法參數组合,也就是成 _ =個—組’的空間較大,所以在先前技藝方法中因為過 度的參數值而必須送重 勺半導月豆曰日圓現在便能夠成功 地通過檢查。這係因為 ΛΑ 』以選擇计异步驟考慮該設計衍生 的所有相關條件並結合實際結構中的資料。 本方法並不限制於先I、,目彳楚 "、】罘一 口口貝參數,其會經過量測 並與硬性設定的公差齡囹會# .. #圍見度作比較,之後再使用本方法 利用所計算的公差範圍宽产 m ^ 固見度進仃罘二次比較。相反地,可能 同時量測兩個參數,蚨祛 。 ^ …曼將邊口口.貝參數的量測值傳輸至個 ,::…具中’也就是交換數值。從而將本方法運用在與 格卜认 ,關的母個工具中。接著,可響應傳輸 後/父換後的互補參數值執行計算步驟。 本紙張尺度適奸ΪΪ家鮮(CNS) A4^(i^ 297公爱) 550722 發明説明( 一般來說,亦可能不量測所傳輸的品質參數值,而利用統 计万法進仃推衍,例如從該批半導體晶圓中推衍而產生的 平均值。 在進一步的觀點中,如果在第二、第三、第四等地方所量 測到的品質參數超過已經根據本方法計算其寬度的公差範 圍的話’那麼可考慮發出—錯誤信號。該信號可轉送至對應 的度量衡工具的主機中,從而警告作業員檢查已經發現問 ^或可將該信號傳輸至整個製造的電子資料收集系統中, 讓其作進一步的資料分析。 所以田所里測到的數值超過動態決定的公差範圍時,便 會在半導體晶圓中進行重工作業。 在C #的觀點中,可以從對應目前產品的設計規則中 掏取用以計算公差範圍寬度的動態規格的資減人。然而, 亦可使用測試晶圓變化聚隹暖而 水焦曝路及杈準參數實驗資料中的 輸入進行公差範圍的微詷,你&土 j l 仗而以矩陣的方式掃描聚焦朱 數及校準參數範圍。 ^ 在進一步的觀點中,第一 σ哲 ^ 珩 口口貝參數可視為第一度量衡工 具中第一次量測結果所推衍產 一 丨雅何屋生的,從而可利用特定的硬 性公差範圍進行檢查。接著, & ^ 丟耆了以將弟一品質參數的量測數 值傳輸至用於計I公矣釘阁、 一曰- 上乾圍足後量測該第二品質參數的第 一度量衡工具,或傳輸至整個制 ^ ^ ^ ^ 正個I.造的電子資料收集系統中 執行计异步驟。在進一步的 昨 ^ ^ 3覜,.,.占中,罘一品質參數可視為該
圖樣的關鍵尺寸。牡人冥AA „. a 另外的進—步觀點,該第二品質參數 係取近兩層的重疊精確度, ^尽万法會變得特別有利。如前面 本紙張尺國國家標準(CNS) 裝 訂 線 550722 A7 五、發明説明
貫例中所述,為遵循舊的設 兄’、i 關鍵尺寸及重A籍破户 又間的關係相當強烈。 丁夂1武相躍度 不過,在兩個進一步的翻 、 硯點中,可將第一及第二口督夂數 視為量測相同的品質。在Α + σσ 數作/菜一岛士曰 中的弟一項觀點中,第一品質參 ^ m . 弟—口口貝參數則係在與第一層不 门的罘一層中I測。根據本發 乃们此项万法觀買占並優點係 可運用於由兩個彼此相關連績 ...... ^ , "構成—結構設計的一般情 /中。E3此,如果其中一層的品炎一 》數稭由量測取得一個第 -數值的話,那麼有㈣係$ π 〇 ^ ,A „ 里」上万層對應結構中相 同口口負的罘二品質參數,可盥 :,^ ^ ^ + ^ 士尤的下万結構條件中所 决疋及计异出來的公差範圍宽 確建構的第-。質…二 較。舉例來說,藉由精 Γ :::參數可以糾正下方層中不良建構的圖樣 ,也就疋所!測到的第一品質參 稍锨超出先前技藝所規 疋的硬性公差範圍寬度,因此 座生Θ和體電路的圖樣不會 堤反設計規則。 該兩項觀點的另一項中則可滿& 所 見為在Χ-及^方向中量測相同 的口口貝。其中一項實例便是必 # 、订σ如與下万層中不同的 弟二項結構具最小切面之類的重疊 & 且1巾件的結構,而該品質 >數為·· X-及y·方向中的重疊精確度。 又如果被欲推衍及量測 :數的目前結構所覆蓋的第二結構之結構邊界係以對角方 式於其層中延伸的話,那麼7_方向中的偏位㈣一便會 比X-万向中的偏位來的重要以維持切面合法性。 從隨附的申請專利範圍中便可更清枯 尺α疋進一步的觀點及優 點。 -9 - 本纸張尺度適用中國國家標準(CNS) Α4規格(21〇Χ297公爱)
550722 A7 广 ___ B7五、發明説明( ) 參考具體實施例結合隨附的圖式便可更瞭解本發明,其 中: ’、 圖1顯示的係具精確重疊的接觸孔,其係於具小⑻及大⑼關 鍵尺寸的兩個閘極電極之間進行蝕刻。 圖2顯示的係關於如根據先前技藝⑻硬性規定,及如利用第 參數之公差範圍’其為第二參數的函數,動態規定之 重®精確度及關鍵尺寸之公差範圍處理視窗。 圖3顯示的係根據本發明之方法流程圖。 圖1所示的係因為不可達反設計圖樣功能的條件所產生的 貝 > 數之間的關係。此處半導體晶圓1的處理狀態是填充 接觸孔20,該孔係.DRAM圖樣(動態隨機存取記憶體)兩個閘 極電極之間的基板進行蝕刻。閘極電極21受到襯墊的保護, 因此該接觸孔20及該閘極電極21之間無法接觸。然而,充'滿 多晶石夕的接觸孔的充分切面必須超過最小值以便與該位元 線接觸用以存取電容器目前的資訊。 0 la中所示的係具較小的關鍵尺寸及中度重疊精確度3的 接觸孔20。⑫此圖中可非常清楚最小切面的㈣,也就是接 觸孔20的底部切面,容許關鍵尺寸2及重疊精確度娜提供的 平面中有複雜的空間。如果,舉例來說,關鍵尺寸2如圖崎 示的增,的話’該切面會增加,但是有—半的接觸孔則會因 為復盖该閑極電極21而無法作用。 另外,如果重疊精確度3亦具較大的偏差值的話,該切面 會更進-步地降低。只要該接觸孔範圍不會發生其它相關 的設計問題的話,舉例來說,接觸到其它線路或接觸孔,便 _____- 10- ^紙張尺度適用中國國家標準(CNS) A4規格(210X297公着------
550722 A7 B7 五、發明説明(8 ) 可盡量地增加關鍵尺寸2。 下面的表格係從閘極層量測結果推衍產生的規格實例: 狀況 閘極量測範圍CD 接觸公差範圍CD a 130 nm - 150 nm 180 nm - 240 nm b 150 nm - 170 nm 190 nm - 230 nm 因此, 152 nm的閘極電極關鍵尺寸量測值會造成190 nm - 230 nm對應的接觸孔關鍵尺寸的規格公差。在本文中,兩種 不同層的關鍵尺寸量測值亦可定~義某種程度的個別重疊精 確度的量測。 同樣地 ,從關鍵尺寸(CD)量測值可直接產生重疊精確度: 狀況 接觸孔量測範圍CD 重疊精確性之接觸孔 公差範圍寬度 a 180 nm -200 nm 90 nm b 200 nm -220 nm 80 nm c 220 nm -240 nm 70 nm 舉例來說,191 nm的接觸孔量測的關鍵尺寸量測值(狀況a) 會造成90 nm的重疊精確度公差範圍,其範圍大於量測到更 大的關鍵尺寸。 圖2a所示的係先前技藝中規定條件的方法,也就是每個參 數的公差範圍,關鍵尺寸2及重疊精確度3。彼此不相關硬性 規定的公差範圍5、6僅有小部份的品質參數組合,也就是關 鍵尺寸2及重疊精確度3對,未考慮動態產生情況,其中雖然 達反公差範圍6、7限制條件中的至少一項仍然符合操作積體 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550722 A7 B7 五 、發明説明(
電路的條件。 圖2b所示的係—組兩個公差範圍8、9,其各 數的函數,舉例來嗜,M樘Η + γ_ 雨口口貝# ,關鍵尺寸2的公差範圍8係重疊 3的函數。優點係’與先前技藝比較起來,發現财較大^ 份的品質參數組合與設計及實際曝露品質有關。 圖2b所示的可動態決定的處理視窗可根據圖3流程圖所亏 的:發明万法具體實施例進行計算,其中僅顯示出重疊切 :里測結果。曝露之後,會先量測半導體晶圓^特定量消, 標記處的關鍵尺寸。接著,會將半導體晶圓1從執行此項工 作的光學顯微鏡中轉送至—重疊工具卜該重疊工具的 電腦會傳送該量測關鍵尺寸值的要求,該值係針對;讓敕 個實驗室存取的EDC資料庫中的晶圓1,或直接從光學顯二 鏡中取得。 ' ^ 咖工具主機亦需要設計資料並在加入實際量測的關 鍵尺寸貧料調查下建立立體圖樣的模型。當動態計算該重 4精確度的公絲圍時,可考慮欲符合的邊界條件,如接觸 切面的最小條件或線路與線路之間的最小距料。因此,令 重疊精確度公差範冊別與根據本具时施例由光學顯微 鏡提供的關鍵尺寸量測值有關。 在此同時,該重疊精確度係由該重疊工具量測,並且對應 的數值會與該重疊公差範圍9比較,就像從關鍵尺寸2中推衍 出來的-樣。如果比較結果發現達背公差限制的話,便會發 出錯誤信號10讓該作業員對該半導體晶圓丨進行重工操作。 或者,將該半導體晶圓,轉送至下個處理步驟,例如對前面 -12· 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公袭7 550722 A7 _____ B7 五、發明説明(1〇 ) 曝露的光阻進行顯影。 、根據圖2b,亦可將量測到的重疊精確度傳輸回到光學顯微 鏡主機中以便在後面從所提供的重疊精確度中計算動態^ 差範圍8。接著,可進一步地發出錯誤信號表示已經達背對 應的公差範圍限制。 ^ 、根據與記憶體產品相關的另一具體實施例,可以從兩個 通當的規格參數si,S2計算品質參數,該規格參數sl、s2與可 直接量測的數值比較起來更為抽象:設想 sl - cdl + cd3 +〇vl s2 = cdl / 2 + cd2 + cd3 / 2 , 其中cdl係對應活動區之結構的寬度,其係在具寬度的兩 個深溝渠之間延伸。兩個結構在與cdl及cd3相同方向中所量 測到的重疊寬度為0W。還有距離cd2所量測的係該活動區與 更深溝渠之間的距離。在此實例中,sl、52係利用硬性公差 圍來規定,但是卻可用以決定品質參數cd卜cd2、cd3 ' 〇vl 的動態範圍8、9。尤其是在與所量測的深溝渠寬度cd3的理想 值有大偏差時會需要更嚴格的cdl及重疊〇vl規格。所以,可 使用sl與s2作為執行該計算步驟的公式。 元件符號對照表 1 半導體 2 弟一品質參數,關鍵尺寸 3 第二品質參數,重疊精確度 5 弟一公差範圍,硬性 6 第一公差範圍,硬性 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱)' — 一 550722 A7 B7 五 發明説明(n ) 7 合法的品質參數空間 8 第一公差範圍 ,動態規定 9 第二公差範圍 ,動態規定 10 錯誤信號 20 接觸孔,接點位元線 21 閘極電極,閘極接觸 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
線
Claims (1)
- 550722 A8 B8 C8 D8 六、申請專利範圍 1. 一種用於控制在一類平板物件⑴的一層中建構一圖樣的 一微影蝕刻結構工具中所執行的一微影蝕刻結構步驟的 該品質之方法,該品質係由至少兩項品質參數之群來表 示,該第一品質參數(2)係在一第一度量衡工具中量測, 及該第二品質參數(3)係在一第二度量衡工具中量測,該 第一及第二品質參數(2, 3)代表不同的圖樣特性,其包括 步驟: -提供該類平板物件⑴的一幕一品質參數(2)的至少一個 數值, -響應該提供該至少一個數值計算該結構圖樣的一第二 品質參數(3)的一公差範圍(9)的寬度, -提供該半導體晶圓(1)給該弟二度重衡工具’ -在該第二度量衡工具中執行該第二品質參數(2)之一量 測, -比較該量測的第二品質參數(2)及該公差範圍(9)的該計 算寬度。 2. 如申請專利範圍第1項之方法,其特徵為: -該微影蝕刻結構工具係一曝露工具, -該微影蝕刻結構步驟係一曝露步驟, -該類平板物件係一半導體晶圓(1) ^ -該層係一光阻層。 3. 如申請專利範圍第2項之方法’其特徵為: 如果該第二品質參數(3)超過該公差範圍寬度(9)的話, 便發出一錯誤信號(10)。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550722 A BCD 申請專利範圍 4·如申請專利範圍第3項之方法,其特徵為: 該曝露步驟會響應該錯誤信號(1〇)反覆進行。 5·如申請專利範圍第1項之方法,其特徵為: 該公差範圍⑼該寬度的該計算可使用圖樣設計資料進 行。 6.如申請專利範圍第丨項之方法,其特徵為: 該第一品質參數(2)值係下面方式提供: • ί疋供该半導體晶圓(1)給該第-一度量衡工具, -在轉送至量測該第二品質參數(3)的該第二度量衡工具 之前’使用該第一度量衡工具執行該第一品質參數(2) 之一量測。 7·如申請專利範圍第6項之方法,其特徵為: -在該第一品質參數(2)的該量測之前,定義該結構圖樣 的一第一品質參數(2)的一第一公差範圍寬度(8), -比較該量測的第一品質參數(2)及該第一公差範圍寬度 ⑻, -如果該第一品質參數⑺超過該第一公差範圍寬度⑻的 話,發出一錯誤信號。 8. 如申請專利範圍第1、2、3、4、5、6或7項之方法,其特徵 為: 該第一品質參數(2)代表的係該圖樣的該關鍵尺寸。 9. 如申請專利範圍第2、3、4、5、6或7項之方法,其特徵為: -該光阻層代表的係該半導體晶圓(1)上所建構的至少一 第二層, -16- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)申請專利範 圍 C8 D8 '該第二品質參數⑶代表的係與設計用以在該半導體晶 圓⑴其它層中接收與一前面曝露步驟該相同位置的圖 樣相關的該圖樣的一重疊精確度。 1〇.如申請專利範圍第8項之方法,其特徵為: 、該第一(2)與第二品質參數(3)代表的係相同的品質,及 •該第一品質參數⑺係在該曝露步驟之前—所建構的層 中進行量測。 U.如申請專利範圍第8項之方法,-其特徵為: -該第一(2)與第二品質參數(3)代表的係相同的—維的口口 質, 、’、·口口 -為第一品質參數(2)係在一層的一第一方向 ;干迤行量測 白勺, -為第—品質參數(3)係在一層的一第二方向 上 T逄行量測 的’第二方向與該第一方向垂直。 12.如申請專利範圍第卜2、3、4、5、6或7項之 么. 万法’其特徵 工具,其可量 〜度量衡工具 该第一品質參數(2)會提供該第二度量衡 測該第二品質參數(3),及該計算係在該第 中進行。 - 11如申請專利範圍第1項之方法,其特徵為: 該類平板物件(1)係一平板顯示器。 -17- 本紙張尺度適用中國國家標準(CNS) Α4規格Gi〇x297公釐) "
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01114670A EP1271246A1 (en) | 2001-06-19 | 2001-06-19 | Method for monitoring the quality of a lithographic structuring step |
Publications (1)
Publication Number | Publication Date |
---|---|
TW550722B true TW550722B (en) | 2003-09-01 |
Family
ID=8177751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091112787A TW550722B (en) | 2001-06-19 | 2002-06-12 | Method for controlling the quality of a lithographic structuring step |
Country Status (4)
Country | Link |
---|---|
US (1) | US6780552B2 (zh) |
EP (1) | EP1271246A1 (zh) |
KR (1) | KR100481787B1 (zh) |
TW (1) | TW550722B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112713101A (zh) * | 2019-10-24 | 2021-04-27 | 长鑫存储技术有限公司 | 电容打开层的套刻误差回补方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1271246A1 (en) * | 2001-06-19 | 2003-01-02 | Infineon Technologies AG | Method for monitoring the quality of a lithographic structuring step |
EP1581837A2 (en) | 2002-12-30 | 2005-10-05 | Koninklijke Philips Electronics N.V. | A method of determining best process setting for optimum process window optimizing process performance determining optimum process window for a lithographic process |
TWI248153B (en) * | 2003-12-04 | 2006-01-21 | Promos Technologies Inc | Method of adjusting photo error for multi-product |
WO2006093722A2 (en) * | 2005-02-25 | 2006-09-08 | Accent Optical Technologies, Inc. | Methods and systems for determining overlay error based on target image symmetry |
NL2003699A (en) | 2008-12-18 | 2010-06-21 | Brion Tech Inc | Method and system for lithography process-window-maximixing optical proximity correction. |
JP5737922B2 (ja) * | 2010-12-14 | 2015-06-17 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体デバイスの製造方法 |
CN105321799B (zh) * | 2014-07-16 | 2018-11-20 | 联华电子股份有限公司 | 用于光刻叠对制作工艺的非对称补偿方法 |
CN112739042B (zh) * | 2020-11-11 | 2022-11-18 | 浪潮电子信息产业股份有限公司 | 一种pcb叠构稳定性改善方法及系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4585342A (en) * | 1984-06-29 | 1986-04-29 | International Business Machines Corporation | System for real-time monitoring the characteristics, variations and alignment errors of lithography structures |
EP0502679B1 (en) * | 1991-03-04 | 2001-03-07 | AT&T Corp. | Semiconductor integrated circuit fabrication utilizing latent imagery |
JPH08130180A (ja) * | 1994-10-28 | 1996-05-21 | Nikon Corp | 露光方法 |
US5790254A (en) * | 1994-12-20 | 1998-08-04 | International Business Machines Corporation | Monitoring of minimum features on a substrate |
KR100367500B1 (ko) * | 1996-10-02 | 2003-08-14 | 주식회사 하이닉스반도체 | 노광 장비의 최적 포커스 확인 방법 |
US6078738A (en) * | 1997-05-08 | 2000-06-20 | Lsi Logic Corporation | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization |
US5965309A (en) * | 1997-08-28 | 1999-10-12 | International Business Machines Corporation | Focus or exposure dose parameter control system using tone reversing patterns |
US5866437A (en) * | 1997-12-05 | 1999-02-02 | Advanced Micro Devices, Inc. | Dynamic process window control using simulated wet data from current and previous layer data |
US6225639B1 (en) * | 1999-08-27 | 2001-05-01 | Agere Systems Guardian Corp. | Method of monitoring a patterned transfer process using line width metrology |
EP1271246A1 (en) * | 2001-06-19 | 2003-01-02 | Infineon Technologies AG | Method for monitoring the quality of a lithographic structuring step |
-
2001
- 2001-06-19 EP EP01114670A patent/EP1271246A1/en not_active Withdrawn
-
2002
- 2002-06-12 TW TW091112787A patent/TW550722B/zh not_active IP Right Cessation
- 2002-06-18 KR KR10-2002-0033955A patent/KR100481787B1/ko not_active IP Right Cessation
- 2002-06-19 US US10/175,591 patent/US6780552B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112713101A (zh) * | 2019-10-24 | 2021-04-27 | 长鑫存储技术有限公司 | 电容打开层的套刻误差回补方法 |
CN112713101B (zh) * | 2019-10-24 | 2022-07-05 | 长鑫存储技术有限公司 | 电容打开层的套刻误差回补方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20020096975A (ko) | 2002-12-31 |
KR100481787B1 (ko) | 2005-04-11 |
US20030039905A1 (en) | 2003-02-27 |
EP1271246A1 (en) | 2003-01-02 |
US6780552B2 (en) | 2004-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5808347B2 (ja) | プロセスツールの補正値を与える方法及びシステム | |
CN109791367B (zh) | 量测选配方案选择 | |
TWI229243B (en) | Lithographic marker structure, lithographic projection apparatus comprising such a lithographic marker structure and method for substrate alignment using such a lithographic marker structure | |
US10725372B2 (en) | Method and apparatus for reticle optimization | |
TWI684074B (zh) | 自參考與自校準之干擾圖型套疊測量 | |
TW550722B (en) | Method for controlling the quality of a lithographic structuring step | |
TW201835691A (zh) | 度量衡方法、電腦產品及系統 | |
EP1253471A2 (en) | Method and system for improving focus accuracy in a lithography system | |
JP2011528864A5 (zh) | ||
US6251745B1 (en) | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits | |
TW201245852A (en) | Defect inspection supporting apparatus and defect inspection supporting method | |
US6960481B2 (en) | Evaluation method | |
US7279259B2 (en) | Method for correcting pattern data and method for manufacturing semiconductor device using same | |
US20080070414A1 (en) | Method for designing mask and method for manufacturing semiconductor device employing thereof | |
TWI246734B (en) | A method for monitoring overlay alignment on a wafer | |
TWI307029B (en) | Etching operation management systems and methods and computer-readable medium | |
TW201013746A (en) | Method for constructing OPC model | |
US20130048979A1 (en) | Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement | |
JP4255657B2 (ja) | 半導体製造工程管理方法 | |
US6801823B2 (en) | Photomask supply system with photomask production period shortened | |
CN112099309A (zh) | 光学邻近修正模型的校正方法 | |
CN115390374A (zh) | 套刻误差的量测方法以及控制半导体制造过程的方法 | |
US6500722B2 (en) | Inductor recognition method, layout inspection method, computer readable recording medium in which a layout inspection program is recorded and process for a semiconductor device | |
TW202137300A (zh) | 曝光方法、曝光裝置、及半導體裝置之製造方法 | |
Stobert et al. | Model-based correction for local stress-induced overlay errors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |