TW548647B

TW548647B - Method and apparatus for an easy identification of a state of a DRAM generator controller

Info

Publication number: TW548647B
Application number: TW090106947A
Authority: TW
Inventors: Oliver Weinfurtner
Original assignee: Infineon Technologies Corp
Priority date: 2000-03-23
Filing date: 2001-04-03
Publication date: 2003-08-21
Also published as: KR100697896B1; US6530051B1; EP1266381B1; KR20020087103A; EP1266381A1; WO2001071724A1

Description

A7 548647 B7____―一五、發明說明（1 ) 相關專利申請案本案與美國臨時專利申請案60/079,717，申請曰 1998/03/27，及美國臨時專利申請案09/253,996，申請曰 1999/02/22有關，且發明人與受讓人相同。本案也與以下專利申請案有關："Method and Apparatus For A Flexible Controller For A DRAM Generator System’丨， "Method and Apparatus For A Flexible Controller Including An Improved Output Arrangement For A DRAM Generator Controller’’，"Method And Apparatus For An Improved Reset And Power-On Arrangement For A DRAM Generator Controller”，其與本案的申請日相同且發明人及受讓人也相同。發明範疇本發明有關於測量動態隨機存取記憶體（DRAM)的控制裔的遂輯狀悲的裝置’且特別有關於一種電路其可簡單的識別DRAM控制器中使用的狀態圖中的狀態，用以控制一 DRAM產生器系統。發明背景 ^ 現在的DRAM晶片具有許多不同的晶片上電壓（如大於 10)其必須由複數個產生為電路產生，這些電壓包括數個來考電壓（如用於接收電路及偏壓電流產生）以及數個電壓1 提供晶片上各種不同的功能方塊其具有操作電流（:用於感測放大器及字線驅動器的電壓），所有的這些電譽是由、數個產生器電路從一外部源電壓產生。瓦複 (請先閱讀背面之注意事項再填寫本頁) ^4 --------訂 —-------- 經濟部智慧財產局員工消費合作社印製 -4 - 548647 經濟部智慧財產局員工消費合作社印f A7 B7 五、發明說明（2 ) 電壓產生電路中大致發生3個操作模式，這些模式是（1) 正常操作相，（2)測試及燒入相，及（3)開機相，在上述模式中產生器系統以不同方式操作，因此需要以特定方式控制，產生器系統的控制器必須確保上述各模式中所有產生哭功此的適當協調，明確而言，一旦施加外部源電壓（^五又丁) 到DRAM晶片時，產生器系統即進入開機相，開機相之後，DRAM晶片上的所有電壓即穩定，而產生器系統（及整個晶片）即進入正常操作相，至於燒入及爲了測試目的，必須在產生器系統中執行複數個額外功能。問題是產生器系統的整體邏輯動作及其控制器過於複雜，這在設計後期當所有的子系統要結合時尤其爲眞，因而極可能必須改變控制器的邏輯功能。在目前的十億位元 (GB)晶片中（稱爲ZEUS DD1)，其中產生器系統的邏輯控制功能與電壓產生功能是明確分開的，產生器系統的邏輯動作是在數位控制器（有限狀態機器）中執行，爲了使用有限狀態機器，在GB動態隨機存取記憶體（DRAM)晶片中使用設計及布局合成，其中的邏輯動作如眞値表所示，而其概念是使用各軟體工具在短時間内自動產生電路，因此理論上可以在數小時甚至工程的後期中執行控制器的變化或修正。而且以產生斋系統的特性及除錯爲例，能取得狀態資訊是，有價値的，能讀取控制器狀態即可容易的識別控制器錯戾及產生益系統中的問題，在啓動時這極爲有用，其中當控制器循序令所有的產生器子系統啓動但是必須等待子 __ -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁)

C -----訂--------- 548647 A7 -— ---- —_B7 _ 一一 ' -------- 五、發明說明（3 ) 系統的確認信號然後才能開啓次一子系統，例如若啓動程序未完成，即可容易的從控制器的狀態來判定問題爲何，i 如控制器等待VPP (電壓泵）限制信號，以指示vpp已到達i 預。又位準（若可使用此一控制器分析方法），問題是藉由微探測以測量所有的内部節點並不實際，因爲並非所有的内邵節點可以接到最後的金屬層（上面形成探測墊），而且微探測需要每一個別測量的許多經驗及時間，因此這種方法不適於得到大量資料，此外若控制器使用從N取出之一碼，各次分析需要探測約50個探測點這是極不實際的。此外目前解決問題的方法是，設計及布局合成工具不提供許多問題的必要解決方法以提供彈性及快速的控制器= 計，例如設計合成工具要求大量時間以學習工具的處二: 功能，而此工具又必須配合手册校正及解決問題，布局合成工具產生的結果中有錯誤因而需要人工檢查及校正，2 外不能有時間限制以輸入到工具以產生一些電壓，其需要合成布局的人工檢查一臨界路徑，其接著 :: 因繼提供一種方法其中可以用系統及極快的方=到控制為的邏輯動作中的變化。本發明提供一種產生器系統之控制器電路，其極有彈性所以可配合特定產生器系統而容易的調整其功能，以允許產生益電路動作的最後變化，且包括電路用於除錯目的以提供簡單方法讀取控制器的狀態資訊。發明總本發明與晶片如動態隨機存取記憶體（DRAM)上的產生 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱)— -----— (請先閱讀背面之注意事項再填寫本頁) * I I I I I I I — — — — — —— — — ^ 經濟部智慧財產局員工消費合作社印製 548647 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（4 器系統的控制器電路有關，該控制器電路的特定動作極有彈性，因此可配合特定相關產生器系統而容易調整其功能 ’及允井控制盗電路動作的快速最後變化，且包括電路用於除錯目的以提供簡單方法讀取控制器的狀態資訊。本發明的一特徵是指控制記憶晶片上產生器系統之控制器’控制器根據包括複數個N狀態之狀態圖而以狀態機器來操作，控制器包括一狀態儲存裝置及狀態識別電路，狀態儲存裝置回應輸入信號以指示狀態圖中從複數個N狀態 4目七狀態至次一狀態之改變，以產生修正之複數個^^狀態輸出信號其包括一眞實狀態信號及互補眞實狀態信號用於複數個N狀態之次一狀態，狀態識別電路回應一選擇性輸入之動作信號以抑制狀態儲存裝置輸出之修正複數個n 狀態信號，且將時間時序圖在狀態儲存裝置中包括從^^取 ^之一碼之複數個N狀態信號循序讀取，從狀態儲存裝置讀取從N取出之一碼當控制器不能完成狀態圖中之程序時用以指示控制器在狀態圖中之那一狀態。本發明的另一特徵是指控制記憶晶片上遠地系統之控制器其根據包括複數個Θ狀態之狀態圖而操作，控制器包括 :-評估裝置，-狀態儲存裝置，狀態識別電路，及一輸出裝置，評估裝置在任-時間從遠地裝置回應以評估至控制器〈複數個N輸入信號唯-者與複數個脉態信號唯一者之關係，控制器產生複數個γ輸出信號其具有一預設邏輯値，當已符合-條件時即進入狀態圖中之次一狀態，其中-狀態信號及-輸人信號已符合預設邏輯條件。狀態儲本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297^^7 ♦ < --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 548647 經濟部智慧財產局員工消費合作社印製 A7 ----~-----—B7 _ ___ 五、發明說明（5 ) ~- 存裝置從評估裝置回應複數個Y輸出信號之-其具有一預 =邏輯値，及產生修正之複數㈣狀態輸出信號:、以傳回坪估裝置。修正之複數個歸態輸出信號指示狀態圖中從複數個N狀態之目前狀態至次一狀態狀態改變。評估識別電路回應選擇性輸入之動作控制信號，當控制器不能^成狀態圖中之程序時用以抑制狀態儲存裝置輸出之修正之複數個N狀怨^ 。狀態識別電路猶序讀取目前儲存在狀態

儲存裝置包括取出之一碼之複數個N狀態信號，用以N 取出心一碼判定控制器在狀態圖中之那一狀態。輸出裝置從狀態儲存裝置回應修正之複數個N狀態輸出信號，以產生與該次一狀態相關之Μ輸出信號之單獨預設者用以控制產生器系統。本發明的又一特徵是指一種控制記憶晶片上產生器系統之方法，而控制器根據包括複數個Ν狀態之狀態圖而以狀態機器來操作。在第一步驟中，在一狀態儲存裝置中產生修正之複數個Ν狀態輸出信號以回應複數個γ輸入信號以指示狀態圖中從複數個Ν狀態之目前狀態至次一狀態狀態改變。在一第二步驟辛，當控制器不能完成狀態圖中之程序時’藉由選擇性使一狀態識別電路動作而抑制從狀賤儲存裝置輸出修正之複數個Ν狀態信號。在一第三步驟與第二步驟同時，循序讀取目前儲存在狀態儲存裝置包括從Ν 取出之一碼之複數個Ν狀態信號，用以從Ν取出之一碼判定控制器在狀態圖中之那一狀態。以下詳細説明配合附圖及申請專利範圍即可更明暸本發 -8 - 本紙張尺度適^用中國國家標準（CNS)A4規格（210 X 297公釐） '--- > ^^裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 548647 A7 B7 五、發明說明（6 明經濟部智慧財產局員工消費合作社印製附圖簡箪説明圖1是產生控制器的狀態圖的一般型式，該產生控制器由產生控制器之狀態機器使用以控制習用十億（GB)動態隨機存取i己憶體（DRAM)晶片的產生器系統；圖2 ’ 3顯示部分狀態圖的不同典型裝置，以便在2個邏輯値AND合併輸入變數上從第一狀態變成第二狀態；圖4，5顯示部分狀態圖的不同典型裝置，以便在2個邏輯値OR合併輸入變數上從第一狀態變成第二狀態；圖6，7顯示部分狀態圖的不同典型狀態變化，以便在2 個可能接、纟買者的第二及第三狀態中從第一狀態條件分支出去；圖8，9顯示部分狀態圖的不同典型狀態變化，其中3個狀態具有一共同後續狀態；圖ίο顯示根據本發明的動態隨機存取記憶體（dram)晶片的產生器系統的控制器方塊圖； ^ 圖·11顯示複數個對應典型設定重置主從正… 久咨之一的雷路圖，該正反器用於典型狀態儲存裝置其的圖1。的部分控制器； 4成根據本發明圖12顯示典型評估裝置的電路圖，其形圖10的部分控制器；私+ ¾明的圖13顯示一狀態圖以説明圖12的典型評估結構； ^ 圖14顯示一典型轉移裝置的電路圖，其形成根的操作及據本發明 (請先閱讀背面之注意事項再填寫本頁) --------訂---------為參紙張尺度適用中國國家標準(CNS)A4規格（21〇 χ;7公髮了經濟部智慧財產局員工消費合作社印f 548647 A7 ^ ^-----____ 五、發明說明（7 ) 的圖10的部分控制器；圖15顯示—典型輸出裝置的電路圖，其形成根據本發明的圖10的部分控制器； &圖16A及圖16B顯示圖1〇典型控制器的整體配置，包括狀〜儲存裝置，評估裝置，及轉移裝置的電路，其分別如圖 11，12及14所示，在一典型線性狀態圖中操作，該狀態圖包括5個狀態如根據本發明的圖丨3所示；圖不圖16A及圖16B典型控制器的模擬結果的時序圖’這是當控制器根據本發明而執行圖丨3的典型線性狀態圖時；圖18顯示一狀態識別電路的典型配置，其可根據本發明而用於圖10，圖16A及圖16B的控制器；圖1 9 _不啓動邏輯電路的典型配置用於圖丨8的狀態識別電路；及圖2 0顯示圖1 8狀態識別電路操作的典型時序圖。拜細說明在附圖中對應數字表示對應元件。參考圖1狀態圖10的‘一般類型（如虛線矩形所示），由產生控制器的狀態機器用以控制習用十億（GB)動態隨機存取記憶體（DRAM)晶片（未示）的產生器系統，狀態圖i 〇包括3 3個狀態S1-S33分別以圓11-43表示，該了解的是狀態圖丨〇只是典型，狀態機器可根據要控制的產生器系統而具有任何邏輯動作及傳送通過狀態圖，因此狀態圖可具有依預設順序而排列的任何數目的狀態，以令狀態機器達成在相關 -10 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 548647

、發明說明（8 經濟部智慧財產局員工消費合作社印製 DRAM晶片上產生器系統的各操作模式的正確控制順序，在狀態圖ίο中，各狀態S1-S33表示一狀態其中執行某一功月匕’而在一特殊狀態輸出的C表示一預設情況必須發生以轉移到狀態外。在一典型操作當外部電壓供電到DRAM晶片時，狀態機。。即進入RE SET狀態如圓1 1中的狀態s 1所示，在狀態s J設定狀怨機器後，狀態機器一般會進入啓動模式而執行一序列狀態S2到S24分別如圓12_34所示，通過狀態S2_S24的啓動模式序列協碉所有產生器子系統（未示）的循序開啓，了解當狀態機器通過狀態圖1〇時，狀態S2-S24的預設者會使產生器系統（未示）中的至少一產生器子系統開啓，狀態圖 1 〇中的所有條件轉移以c表示，接著是離開該狀態的轉移箭唬，c表示狀態機器停留在各狀態直到一（或更多）輸入信號 (未示）具有所需値如輸入信號在低（一般是0)或高狀態（一身又疋1 )，或者輸入已到達一定門摇位準，惟有如此才會轉移到次一狀態。一旦在圓π發生設置狀態si，在狀態S2即發生無條件轉移如圓12所示，因爲無條件c顯示在狀態S1的輸出，在狀態S2(如圓12所示），狀態圖10的序列仍在狀態§2直到發生一特定情況C如狀態S2的輸出所示，一旦狀態機器檢測到十月/兄C，狀悲機备即跳到狀態§ 3 (如圓1 3所示），狀態§ 3的輸出於變成狀態S4之前不具有所需的輸入信號（圓14)，因而產生預τχ又延遲。狀悲S 4也不具有一條件以變成狀館s 5 (圓 1 5)及開啓產生斋系統中的預設產生器。當狀態機器通過狀 11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） , V ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 548647

經濟部智慧財產局員工消費合作社印製五、發明說明（9 ) 態圖10，它即產生20個輸出信號（未示）其具有特定値以控制產生态子系統，在啓動模式序列結束時，狀態機器停留在IDLE(閒置）模式如狀態S24所示（圓34)。當需要執行某一測試或配置操作時，狀態機器即分別通過部分或是所有的狀態S25-S33(圓35_43)及各操作要求的路徑方向，且接著回到IDLE模式（在狀態24如圓34所示）。雖；矣不同$又计中狀备圖的結構有一些變化，而且雖然增加的功能可用於未來配置，仍可將狀態圖1〇視爲DRAM晶片中產生控制器的典型應用。該典型狀態圖丨〇的特徵如以下所述，第一狀態圖在圖的大部分上具有線性結構，其表 π多數狀怨僅具有一先前狀態及一後續狀態，第二，當發生後績分支時（一狀態可具有一個以上的後續者），接著在多數情況下一狀態不具有2個以上的後續狀態，第三，當發 f後f分支時，接著在多數情況下各狀態不對2個以上的先月!I狀悲，第四，2個狀態之間的多數的條件轉移是依輸入夂數而足，第五，狀態圖1〇一般具有4〇到6〇個狀態，1〇到20個輸入信號，及2〇到25個輸出信號。抑，據本發明爲了能執行萬用的可程式狀態機器，狀態機叩而要在狀怨圖中包括一些基本構成方塊及預設轉換，此一狀2機益的基本結構僅允許執行（“僅含一離開情況（c) ，狀怨，坆表7^在每一狀態中僅可評估一輸入信號，結果是每一狀態僅能具有一條件後續者，及（b)不會2個以上先前者的狀態。 /考圖2，3其顯示部分狀態圖的不同典型配置以便在2 _____ - 12 - I紙張尺度適財關家標準（CNS)A4規格咖χ挪公^ . > --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 548647 經濟部智慧財產局員工消費合作社印制衣 A7 五、發明說明（1〇 ) 個邏輯AND⑷合併輸入變數（未示）上從第—狀锻S1變到第二狀態S2’在圖2的狀態81中，執行第—及第二輸入變數的評估，而且僅當第一及第二變數分別得到預設條件以 ANDC2時，才會從狀態S1轉移51成狀態s2，直到存在此一預設條件CM AND C2，狀態S1會持續再評估第一及第二輸入變數的條件（如迴路5〇所示），直到狀態機器檢測到輸入變數符合C1 AND C2的預設條件，接著變成狀態. 在圖3，圖2的配置轉成一序列的2個轉移，其中第一轉移 54是^態S1轉成中間狀態Si ’及第二轉移55從狀態^轉成狀態S2，在此配置中各轉移54(或55)僅依符合一條件的輸入變數（未示）而定，明確而言提供第—輸人變數到狀態 si其中持續評估（如迴路56所示），直到其符合一預設條件 =ι(如輸入變數爲高）。此時在狀態圖中有一轉移到si，狀，Si持續評估（如迴路57所示）第二輸人變數直到第二變數符合一預設條件C2(如輸入變數爲高）。此時從狀態Si轉成狀，S2,在圖2, 3中，至狀態以的轉移需要在轉成狀態以之前存在Cl AND C2，圖2與3的差異是相關狀態機器中硬體的不同而圖3配置的·硬體較簡單。參考圖4，5，其中顯示部分狀態圖的不同典型配置以便根據2個邏輯〇R(或）輸入變數而從第一狀態轉成第二狀態，在圖4的狀態S 1，評估第一及第二變數（未示），當第一或第一交數分別得到C 1 OR C2的預設條件時，轉移6〇即從狀態S 1轉成狀態S2，直到存在C } 0R C2的這種預設條件，狀怨si持續再評估第一及第二變數的條件（迴路61)，直到狀 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----—訂---------線 HP (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 548647 A7 --------；__ B7 五、發明說明（11) 態s 1發現輸入變數符合c i OR C2的預設條件。在圖5，圖4的配置轉成3個狀態S1，以及S2其中執行第一及第二輸入變數（未示）的平行評估，狀態S1評估第—輸入變數以判定第一輸入變數是否符合條件C 1，而狀態⑴評估第二輸入變數以判定第二輸入變數是否符合條件C2。操作時，狀態S1於開始時判定是否符合條件C1，若在狀態“中不符合條件ci，即經由路徑64而傳送倒置C1信號到狀態以以令狀態Si評估第二輸入變數，以判定第二輸入變數是否符合條件C2。若在狀態Si中符合條件C2，則狀態機器轉成狀態S2，若不符合條件C2，則控制經由路徑66而從狀態以回到狀態S1，狀態“與以之間的該周期會持續直到符合條件C1或C2,圖5所示的轉換原理可延伸到2個〇11合併輸入變數以上，方法是與狀態81及8丨平行的包括更多的中間狀態。在此一配置中，狀態機器會執行所有的中間狀態（狀態S 1 ，Si等）直到一輸入變數在轉成狀態“之前符合其預設^件 C ’圖4與5的差異是相關狀態機器中硬體的不同而且圖5配置的硬體較簡單。參考圖6 ’ 7 ’其中顯示部分狀態中從第-狀朗件分支成2個可能後續第：及:遲 S2及S3’在圖6,狀態S1評估第—及第二變數（未示），若第一輸入變數符合條的，則狀態機器轉成㈣Μ。若第一輸入變數不符合條件C J而第—鈐 Μ 向罘一車刖入變數符合條件C2,則狀悲機器從狀態S 1轉成狀態s 3。若筐认 v ^ 右罘一輸入變數及第二輸入夂數都为別不符合條件C丨及C 2，目丨丨肋& ，、J狀怨S 1再度通過序列 ^---------線 (請先閱讀背面之注意事項再填寫本頁) -14 548647 五、發明說明（12 ㈤路7〇)直到符合條件C1或C2以分別轉成狀態S2ilS3。在圖7，圖ό的配置轉成4個狀態S1，&，以及的配置其 (請先閱讀背面之注意事項再填寫本頁) 執仃2個輸入變數（未示）的平行評估，操作時，狀態“於開始時判定是否符合條和，若符合條件ci則狀態機器立即轉成狀態S2,若在狀㈣中不符合條件ci，即經由路徑而傳运倒置C 1信號到狀態Si以令狀態以評估第二輸入變數，以判定第二輸入變數是否符合條件㈡。若符合條件c2 ’―則狀態機器接著轉成狀態ss，若不符合條件C2，則控制經由路徑76而從狀態Si回到狀gsi，狀態smsi之間的該周期會持續直.到符合條件C14C2，該轉換原理可延伸到2 個可也後績狀態方法是平行加入更多的中間狀態⑻），在此即配置中，狀悲機器會執行所有的中間狀態s 1直到狀態機器轉成各後續狀態之前2個以上的輸入變數之一符合其條件C 〇經濟部智慧財產局員工消費合作社印製參考圖8 ’ 9 ’其中顯不邵分狀態圖的不同典型配置，其中3個狀態S1，82及83具有—共同後續狀態s4，在圖8，分別由狀態S1，S2及S3評估第―，第二及第三輸入變數（未示） ’若狀態Si第-輸人變數符合條州，則狀態機器直接轉成狀態S4,類似的若狀態S2(或S3)判定第二（或第三）輸入變數符合條件C2(或C3)，則狀態機器直接轉成狀態S4。在圖9，圖8的配置轉成5個狀態S1，S2，Si，33及84的配置在狀態S1，S2及S3中執行第一，第二及第三輸入變數的平行評估，操作時，狀態S1於開始時判定是否符合條件C1 ，若符合條件ci則狀態機器立即轉成狀態S4，若狀態以判本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 548647 A7 五、發明說明（13 ) =合條㈣，則狀態機器立即轉成狀態⑴，類似的，若狀怨S3符合條件C3,則狀態機器立即轉成狀態^，一旦检 2到狀態S2及/或S3有轉移，即無條件的從狀態⑴轉成狀態圖2到8㊂兄明的轉換提供一種萬用狀態圖（參考圖3，$，7 及9)，且包括一些基本硬體元件，從圖2，4，6及^其包括複4條件）的這些交成圖3，5，7及9(其包括循序的簡單條 if)的缺點是引入至少一中間狀態以，圖3，5，7及9的優點是其，括不同基本構成方塊其僅允許⑷含一個離開條件。，狀怨，這表示在每一狀態中僅評估一個輸入信號，結果疋每一狀態僅能具有一個條件後續者，及（b)狀態不具有2 個以上的先前者。參考圖10顯示根據本發明的典型控制器1〇〇(如虛線矩形中所示）的方塊圖，其用SDRAM(動態隨機存取記憶體）晶片（未示）的產生器系統（未示），控制器1 〇〇包括：評估裝置 102 ’轉移裝置104，狀態儲存裝置1〇6，輸出裝置1〇8，及匯流排101，103，1〇5，1〇7及1〇9其以實線表示，而狀態識別電路（STATE ID CK‘T) 117接到測試墊A (TPA) 118及測試塾B (TPB) 119。評估裝置1〇2經由匯流排1〇1及107而接收輸入信號，它又產生輸出信號以便經由匯流排1 〇3而傳送到轉移裝置104，轉移裝置1〇4於收到評估裝置1〇2的輸出信號後即產生輸出信號以經由匯流排1 〇5而傳送到狀態儲存裝置106。狀態儲存裝置106分別地經由匯流排1〇5而接收轉移裝置1 04的輸出信號以作爲輸入，及經由引線}丨丨及丨丄3 — -16- ^張尺度適用中國國家標準（CNS)A4規格（21G_ x 297公望） (請先閱讀背面之注意事項再填寫本頁) n n n n 訂——、------線* 經濟部智慧財產局員工消費合作社印制衣 548647 A7 B7 五、發明說明（14) 而接收外邵產生的重置及時脈信號。狀態儲存裝置106於收到輸入信號後即產生輸出信號以經由匯流排107而傳送到評估裝置102及輸出裝置1〇8的輸入。輸出裝置1〇8產生輸出信號其經由匯流排109而傳送到遠地裝置如產生器系統的產生器。外邵電源（未示）經由引線· 114而向控制器ι〇〇提供預設電流VEXT供評估裝置102，轉移裝置1〇4及輸出裝置 108用，以下參考圖丨丨到14以説明控制器1〇〇的操作。因此當狀態識別電路i 17動作時，必須讀出控制器1〇〇的狀態以易於識別控制器丨〇〇中的錯誤及產生器系統中的問越，攻種除錯方法在啓動時特別有效，當控制器i 〇〇循序開啓所有的產生器子系統，但是在進入次一狀態前它必須等待一子系統的確認信號，例如若啓動程序未完成，則使用狀毖識別電路1 1 7以易於從控制器i 〇〇的狀態來判定問題所在。啓動輸入信號（ACT)使狀態識別電路11 7查詢設定重置主從正反器ll〇a-ll〇n+3(圖11及18)是否與引線113上收到的時脈信號時序相同，及提供讀取（〇υτ)用以判定錯誤存在於控制器1 00或遙控產生器系統中的那一位置。參考圖11其顯示狀態儲存裝置1〇6(如虛線矩形中所示）的典型配置其形成根據本發明的圖丨〇的部分控制器丨〇〇，狀態儲存裝置106包括：含非同步重置（ASRES)的複數n+3個設足重置主從正反器（S-R M-S F/F)電路110a-110n+3(在另一虛線矩形中僅顯示8_尺^1-8?/卩電路11〇3，11013及11〇11+3) ，8-111^8[/?電路11〇^11〇11具有狀態0-乂中的不同狀態，而S-R M-S F/F電路llOn+i-iiOn+s則由態識別電路117指 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) AW--------tT---------參經濟部智慧財產局員工消費合作社印製 548647 A7

經濟部智慧財產局員工消費合作社印製五、發明說明（15 ) 足其用途，詳如以下圖i訌2〇所述。S-R M-S F/F電路u〇a 已放大以顯示含非同步重置（ASRES)的典型S_R M_s f/f電路110的電路圖，剩餘的S-R M_s F/F電路11〇b_11〇n+3是類似的配置，且以下參考s-RM-SF/F電路110a以便以類似方式説明其功能。 · 爲了了解控制器1 00的操作，狀態信號的數目（N)等於圖1 狀態圖中的狀態數目（S)，這表示在控制器1〇〇中使用1至1^ 編碼，而由狀悲向量中的一位元表示每一狀態（s)，當狀態 (S)動作時，該狀態的狀態向量中的相關位元是高（邏輯高） ’而狀悲向f中所有的其他位元是低（邏輯低），由S_R F/F電路li〇a-ii〇n的不同者儲存N個狀態位元之一。 S-RM-S F/F電路ll〇a包括第一及第二反相器112，116，與第一及第二設定重置正反器（S_R…。級丨^，115(都顯示在不同的虛線矩形中），S-R F/F級1 14，1 15各包括：第一，第二’及第三雙輸入NAND閘120，121及122，雙輸入NOR 閘123 ’而NOR-S-R正反器124(顯示在虛線矩形之中）包括第一及第二雙輸入NOR閘125，126,經由引線113而在S-R M-S F/F電路1 l〇a的輸入端13〇接收時脈（Clk)信號，且經由第一反相器112而接到第一 S-R F/F 114中第一第二NAND閘120 ，121的第一輸入，及直接送入第二S-R ^/17級丨15中第一及第二NAND閘120, 121的輸入。經由匯流排1〇5而在S-R M-S F/F電路1 l〇a的輸入端132接收重置（R)信號，及接到第一 S-R F/F級114中第一 NAND閘120的第二輸入。經由匯流排 105而在S-R M-S F/F電路110a的輸入端133接收設定（S)信 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） . 4 --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 548647 A7 _____________________ B7 五、發明說明（16) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製號，且接到第一 S-R F/F級114中第二NAND閘121的第二輸入。經由引線111而在S-R M-S F/F電路110a的輸入端131接收非同步重置（ASRES)信號，且經由第二反相器11 6而接到第一及第二S-R F/F級1 14，1 15中第三NAND閘122的第一輸入，及直接送入第一及第二S-R F/F'級1 14，1 15中NOR閘123 的第一輸入。第一及第二S_RF/F級114，115中第一及第二 NAND閘120，121的輸出分另ij接到第三NAND閘122及NOR 閘123的第二輸入，其分別在相關第一及第二S-R F/F級114 ，115之中。第一及第二S-R F/F級114，115中的第三NAND 閘122及NOR閘123的輸出接到相關NOR-S-R正反器124中第一及第二NOR閘125，126的第一輸入。第一 S-R F/F級1 14 的NOR-S-R正反器124中的第一 NOR閘125的輸出（Q)接到第一 S-R F/F級114中第二NOR閘126的第二輸入，及接到第二S-R F/F級115中第二NAND閘121的第二輸入。第一 S-R F/F級1 14的NOR-S-R正反器124中的第二NOR閘126的輸出 (Qn)接到第一 S-R F/F級114中第一 NOR閘125的第二輸入，及接到第二S-R F/F級115中第一NAND閘120的第二輸入。第二S-R F/F級1 15的N0R-S-R正反器124中的第一 NOR閘 125的輸出（Q)接到第二S-R F/F級115中第二NOR閘126的第二輸入，及從S-R M-S F/F電路110a而接到輸出端134。第二S-R F/F級115的N0R-S-R正反器124中的第二NOR閘126 的輸出（Qn)接到第二S-R F/F級115中第一 NOR閘125的第二輸入，及從S-R M-S F/F電路110a而接到輸出端135。

操作時S-R M-S F/F電路110a可以非同步的重置，當S-R -19- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 548647 A7 ________B7 五、發明說明（17) M-S F/F電路1 10a在輸入端13 1接收ASRES信號（它是高如邏輯1) ’ S-R F/F 1 14，1 15立即設定爲低（如邏輯〇)這與在輸入端132，133收到的設定及重置輸入信號以及輸入端13〇收到的時脈信號無關，需要此非同步重置功能以確保在啓動模式序列開始時狀態儲存裝置i〇6中S-R M-S F/F電路 1 10a-l 10η的正常重置。當ASRES輸入信號是低（邏輯〇)時， S-R M-S F/F電路1 l〇a的操作如以下所述，雖然時脈信號是低，第一 S-R F/F級114是由設定（S)及重置（R)輸入信號控制 ’但第二S-R F/F級1 1 5是鎖住的，S-R M-S F/F電路1 l〇a的輸出端13 4，1 3 5的資訊是靜態的且與時脈，重置或設定輸入等信號無關，當時脈信號從邏輯低變成邏輯高，第一 S-R F/F級1 14即鎖住，而第二S-R F/F級1 15即開啓，以便將第一 S-R F/F級1 1 4的NOR-S-R正反器124中儲存的電流値傳送到第二S-R F/F級11 5的NOR-S-R正反器124，端點132或133 中重置或設定輸入信號中的變化不影響S_R M-S F/F電路 1 10a中儲存的値。 S-R M-S F/F電路1 1 0a的第一及第二級114，11 5分別包括 NOR-S-R正反器124，‘而眞値表1顯示S-R F/F } 14的nand 閘120輸入的設定（Sn)信號，S-R F/F級114的NAND閘121輸入的重置（Rn)信號，輸出端134的Q信號及S-R M-S F/F電路 ll〇a的輸出端135的Qn信號。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------"^^装--------訂·--------*^赢 (請先閱讀背面之注意事項再填寫本頁) 548647

表 ο ο ο Q out Qn OUT Qn-1 Qnn-i 一— ' ' ! * 0 --—-— 1 ——0 _i〇) (0) --—--- 經濟部智慧財產局員工消費合作社印製表1的下標η及η-1分別表示輪 ,,丁輸入/輸出信號已改變後的目前狀怨，及這些信號改變前的弁前 d^a 又則们无則狀態，明確而言，s=0及的目前輸入合併不會改緣於山 σ ㈢汶又輸出信號Q及Qn，若s及R都疋低，則Q及Qn都變成低。惟若s 氓右&及尺同時變高，則Q及Qn 即不能預測如h的0所* ’必須避免後者情況以維持s_R M S F/F電路ll〇a的良好定義的邏輯動作，且根據本發明不會發生此情況。參考圖12其中顯示一典型評估裝置1〇2(顯示在虛線矩形中）的黾路圖，泫裝置开;^成根據本發明圖1 〇的部分控制器 100，圖中的典型評估‘裝置102可接收5個狀態信號（即狀態 1-5信號（狀態0-4))及5個輸入變數信號（^〇_爪4)其令該裝置如以下操作，惟該了解的是評估裝置1〇2能包括許多輸入狀態及輸入變數信號以使評估裝置102以相同方式操作。該典型評估裝置102包括5個反相器150到154，10個 NAND閘160到169，及矩陣170(顯示在虛線矩形中）其又包括1 5個平行水平引線17 1其藉由不同的永久連線173(2個相關端點之間的實線）而連接12個平行垂直引線1 72的預設者 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) ---- 訂---------線一 548647 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（19 ) ，未連接的相關端點174於必要時也可接上永久連線，明確而言是經由匯流排1〇1而從一特定遠地裝置（未示）而接收 INO輸入仏唬，且接到矩陣no的第一垂直引線172及藉由第一反相器150而接到矩陣170的第二垂直引線172。經由匯流排101而從另一遠地裝置（未示）而無收IN1輸入信號，且接到矩陣170的第二垂直引線丨72及藉由第二反相器i 5 i而接到矩陣170的第四垂直引線172。經由匯流排1〇1而從另一遠地裝置（未示）而接收IN2輸入信號，且接到矩陣丄7〇的第五垂直引線172及藉由第三反相器152而接到矩陣17〇的第六垂直引線172。經由匯流排1 〇 1而從另一遠地裝置（未示）而接收IN3輸入信號，且接到矩陣17〇的第七垂直引線172及藉由第四反相益1 53而接到矩陣1 7〇的第八垂直引線丨72。經由匯流排101而從另一遠地裝置（未示）而接收IN4輸入信號，且接到矩陣1 70的第九垂直引線丨72及藉由第五反相器丨54 而接到矩陣1 7 0的第十垂直引線1 7 2。第十一垂直引線1 7 2 接到一外部供給電壓（VEXT)，而第十二垂直引線172則接地，其又經由永久連線173而接到第一，第三，第六，第九，第十及第十五水平引線。經由匯流排1 07而從狀態儲存裝置1 〇6(圖1 〇)接收狀態4 輸入信號，且在矩陣17 0的第一侧接到第二水平引線1 7 1及在矩陣170的第二相對側接到第一及第二NAND閘160，1 6 1 的第一輸入，第一及第三水平引線1 7丨分別接到第一及第二 NAND閘1 60及1 6 1的第二輸入，經由匯流排i 〇7而從狀態儲存裝置1 06接收狀態3輸入信號，且在矩陣170的第一側接到 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 548647 A7 ____ B7 五、發明說明（20 ) 第五水平引線1 7 1及在矩陣1 70的第二相對側接到第三及第四NAND閘162，163的第一輸入，第四及第六水平引線171 分別接到第三及第四NAND閘162及163的第二輸入，經由匯流排1 07而從狀態儲存裝置1 〇6接收狀態2輸入信號，且在矩陣1 70的第一側接到第八水平引\線1 7 1及在矩陣1 70的第二相對侧接到第五及第六NAND閘1 64，1 65的第一輸入，第七及第九水平引線171分別接到第五及第六NAND閘164 及165的第二輸入，經由匯流排107而從狀態儲存裝置ι〇6 接收狀態1輸入信號，且在矩陣1 7〇的第一侧接到第十一水平引線1 7 1及在矩陣170的第二相對側接到第七及第八 NAND閘166，167的第一輸入，第十及第十二水平引線171 分別接到第七及第八NAND閘166及167的第二輸入，經由匯流排107而從狀態儲存裝置ι〇6接收狀態〇輸入信號，且在矩陣1 70的第一側接到第十四水平引線1 7丨及在矩陣丨7〇的第二相對側接到第九及第十NAND閘1 68，1 69的第一輸入，第十三及第十五水平引線丨7 1分別接到第九及第十NAND 閘168及169的第二輸入，第一及第二NAND閘160及161分別產生tran4u及tran41輸出信號，類似的，第三及第四NAND 閘162及163分別產生tran3u及tran31輸出信號，第五及第六 NAND閘164及165分別產生tran2u及tran21輸出信號，第七及第八NAND閘166及1 67分別產生tran 1 u及tran 11輸出信號 ’弟九及弟十NAND閘168及169分別產生tranOu及tranOl輸出信號’經由匯流排1〇3(圖10)而傳送5個tran0u-tran4u及5 個tran01-tran41輸出信號到轉移裝置1〇4(圖1〇)。 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公® ) (請先閱讀背面之注意事項再填寫本頁) .ΦΜ—— 訂---------線i 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 548647 A7 ----B7 五、發明說明（21 ) 操作時假設目前在圖10的控制器100中的狀態機器是在狀怨2(狀態2引線171是高），而且若評估裝置1〇2的輸入信號IN4是高（如邏輯1)則會離開狀態2，在此例中輸入信號 IN4經由連線174(在圓177之中）而接到與狀態2信號相同的 NAND閘I64，當狀悲2仏號是高時，NAND閘⑹的加輸出信號會變低（邏輯0)，這表示狀態機器將要離開狀態2 ’若在IN4信號低的情況下必須離開狀態2，則反相器ι54 的相反IN4彳吕號會經由連線（圓1 7 8中未示）而接到nAND閘 165 ,該連線在矩陣170的第十垂直及第九水平引線之間。在其他情況下當狀悲圖要求無條件轉移到次一相關狀態時’即可建JL第Η 垂直引線172(從外部電源接到VEXT) 與NAND閘1 60到1 69的預設者之間的連線，當狀態圖要求阻止轉移時（如第一與第三水平引線1 7丨之間所示以及狀態 4的第十二垂直引線172)，即可建立第十二垂直引線172(接地）與一特殊狀相關的N AND閘1 60到1 69的預設相關對之間的連線。參考圖13其顯示一典型線性狀態圖包括5個狀態用以敘述圖12中典型評估裝置1〇2的操作及結構，開始時（一般是啓動），會重置狀態機器（RES)如圓180所示，這表示藉由 ASRES信號而將所有的正反器（圖h)重置，此模式不是膏際狀® ’從圓1 8 〇中的RE S情況開始，狀態機器無條件的轉移到圓1 8 1中的狀態S0，由此向前各狀態下所示的條件需要達成以便狀態機器能持續從一狀態跳到次一狀態，若未達成一轉移條件，則狀態機器會留在目前狀態如圓箭號丨86 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^^裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 548647

經濟部智慧財產局員工消費合作社印製五、發明說明（22) 所示。當狀態機器在狀態0而且達成IN2= i的轉移條件在圖J 2 悲0信號是鬲（邏輯1)，而因爲反相器152而使得ΙΝ2信號在第五垂直引線172是高及在矩陣17‘0的第六垂直引線172是低，第五垂直引線1 72與第十三水平引線i 7丨之間的連線令 NAND閘1 6 8的輸入都是高（邏輯丨）以使其輸出從高變成低輸出。NAND閘169未受影響因爲它的輸入之一經由第十二垂直引線172(接地）與第十五水平引線171之間的永久連線 1 73而接地，因而提供鬲的tran〇1信號，nand閘1 68的輸出表示狀態〇已跳到次一狀態（狀態υ，一旦在狀態丨（圓182) ，‘發生IN2-0的轉移條件時，邏輯高即經由圖丨2的反相器 152而輸入到第十一水平引線（狀態丨），及第六垂直引線。第六垂直引線172與第十二水平引線ι71之間的連線173 及狀悲1 “號令咼（邏輯1)的信號傳送到NAND閘1 67的輸入，NAND閘1 67的輸出從高輸出信號變成低輸出信號，nand 閘1 66僅具有一鬲輸入（狀態1)而NAND閘166的第二輸入經由第十水平引線171上‘的連線173而接地，NAND閘167的輸出表示從狀態1變成次一狀態（狀態2)。一旦在狀態2(圓183)，當發生IN4=1的轉移條件時，第八水平引線17 1(狀態2)及第九垂直引線172都會變高。狀賤2 信號及第九垂直引線172與第七水平引線171之間的圓177 之中的連線173將高（邏輯1)信號送入NAND閘164的輸入，這令NAND閘164的輸出tran2u信號從高變成低値，以指示 -25- 本紙張尺^適用中國國家標準(CNS)A4規格（21G X 297公爱) " ---- tx---------$· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 548647 A7 ----B7 五、發明說明（23) 要從狀態2變成次一狀態（狀態3)，狀態2相關的nand閘165 的輸出不會從高輸出變化因爲其輸入之一經由永久連線 Π3(在第十二垂直引線172與第九水平引線m之間）而接地。一旦在狀態3(圓184)，當發生ΙΝΪ = 1的轉移條件時，第五水平引線1 7 1 (狀態3)及第三垂直引線1 7 2都會變高。狀態3 仏號及第二垂直引線1 7 2與第四水平引線1 7 1之間的連線

173將高（邏輯丨）信號送aNAND閘162的輸入，這令NAND 閘1 62的輸出從高變成低，以指示要從狀態3變成次一狀態 (狀悲4) ’狀態3相關的NAND閘1 63的輸出不變因爲其輸入之一經由永久連線173(在第十二垂直引線172與第六水平引線171之間）而接地。一旦在狀態4(圓1 85)，狀態機器即完成圖丨3典型狀態圖的轉移，狀態4沒有變化因爲NAND閘1 60，16 1都將其一輸入經由永久連線17 3 (在第十二垂直引線與矩陣1 7 〇的第一及第三水平引線1 7 1之間）而接地。上述處理方法可指示必須離開那一狀態，及指示因爲只有一個輸入變數（如IN4)是眞或僞所以狀態是否應該離開該狀態。僅需要這基本評估資訊即可完成一萬用狀態圖 (备'已執行必要的轉移），若要無條件的離開一狀態（圖1 2中未不但是發生在圖1 3的RES狀態），則該要離開狀態相關的2 個NAND閘之一會永久接到電源電壓VEXT，若狀態圖在一狀態中結束且不從此狀態變到任何其他狀態，則此狀態相關的N AND閘（如閘1 6 0，1 6 1)會接地（低）。 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公董）一 ' --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 548647 A7 五、發明說明（24 參考圖14 ’其中顯示一典型轉移裝置}叫在虛線矩形中）的電路圖，其形成根據本發明圖1〇控制器ι〇〇的一部分，連接的.、土备私裝置1 〇4可經由匯流排丨〇3而從圖1 2的典型評估裝置102接收5個tran0u_tran4u信號及5個信號及、、二由匯成排1〇5而傳送5個set0-set4信號及5個 \eset〇-reset4信號到圖1 〇的狀態儲存裝置丨〇6，典型的轉移私置104包括典型矩陣190(在虛線矩形中）及1〇個NAND 閘200到209 ’要了解的是當評估裝置1()2大於圖⑶斤示的而且傳送更多的輸入信號到轉移裝置1〇4時，轉移裝置1〇4即此包括更多的輸入信號及較大的矩陣19 〇。矩陣190包括12個平行水平引線191其藉由不同的永久連線193即可接到20個平行垂直引線192的預設者，遠地電源 (未示）的電壓（VEXT)接到矩陣19〇的第一（上）水平引線191 ，而接地黾壓則接到矩陣1 9 〇的第二水平引線1 9 1。評估裝置 102 的 tran4u，tran3u，tran2u，tranlu 及 tranOu輸入信號則分別接到矩陣190的第三，第五，第七，第九及第十一水平引線 1 9 1 ’ 評估裝置 1 〇2 的 tran41，tran31，tran21，tran 11 及tranOl輸入^ 5虎則分‘別接到矩陣1 的第四，第六，第八 ’弟十及笫十二水平引線1 9 1。1 0個NAND閘200到209的第一及第二輸入接到矩陣19〇的12個垂直引線192的每一者，例如NAND閘200的第一及第二輸入分別接到第一及第二垂直引線192，NAND閘201的第一及第二輸入分別接到第三及第四垂直引線192，NAND閘202的第一及第二輸入分別接到第五及第六垂直引線192等，而最後的NAND閘209 -27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線* 經濟部智慧財產局員工消費合作社印製 548647 A7 --------：-- B7 五、發明說明（25 ) 的第一及第二輸入分別接到第十九及第二十垂直引線192 (請先閱讀背面之注意事項再填寫本頁) ，NAND閘200, 202, 204, 206及208分別提供輸出信號set0 ’ setl，set2，set3 及 set4，而 NAND 閘 2〇1，2〇3，2〇5，2〇7 及209分別提供輸出信號reset〇，resetl，及 reset4 〇 ‘ 經濟部智慧財產局員工消費合作社印製以下例子説明轉移裝置104典型操作，假設從狀態2變到狀悲3 ’以狀態2的轉移爲例，接到矩陣丨9〇的第七水平引線的tran2u信號或接到矩陣19〇的第八水平引線的訌抓21信號交低以離開狀態2，如圖12的評估裝置1〇2所述，tran2u信號是收到的低信號以產生離開狀態2的變化，而評估裝置1〇2 的所有其他輸入信號則維持高，低的tran2u信號經由圓196 中的連線而接到NAND閘205的第一輸入，而高的VEXT電壓則經由永久連線193(其連接第一水平引線191與第十二垂直引線192)而永久接到NAND閘205的第二輸入，NAND 閘205的低及高輸入經由匯流排1〇5而產生一高的reset2輸出信號到狀態儲存裝置106(圖1〇及丨丨），同時，低的tran2u 仏號經由永久連線193(圓197之中）而接到NAND閘206的第一輸入，而VEXT則接‘到NAND閘206的第二輸入。這使得 NAND閘206產生高的set3輸出信號，高的reset2輸出信號經由匯流排1 05而傳送到狀態儲存裝置1 〇6以重置其中的狀態正反器110(其與表示狀態2的設定重置（Se卜Reset)正反器 110結合，同時高的set3輸出信號經由匯流排1〇5而傳送到狀怨儲存裝置1 06以設定其中的狀態正反器丨丨〇(其與表示狀態3的設定重置正反器u〇結合。 -28 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 548647

五、發明說明（26) 經濟部智慧財產局員工消費合作社印製當未使用狀態儲存裝置丨06中的狀態正反器u0時，經由相關的矩陣190的垂直引線192在轉移裝置1〇4中各設定及重置NAND閘的輸入則經由永久連線（未示）而接到第二水平引線191的接地電壓（低），於開始啓動模式重置（asres) 後，這可維持狀態儲存裝置1〇6中在狀態正反器11〇在重置狀怨，右狀悲圖在一狀態中結束而且不再從此狀態變到任何其他狀態，則NAND閘的2個輸入會產生此狀態的重置信號以接到電源電壓VEX丁（高），因此重置信號會一直是低，而旦已到達此狀態時，此狀態變不會重置，如圖1 4中狀態4相關的NAND閘209所示。參考圖15,其顯示一典型輸出裝置1〇8(在虛線矩形中）的笔路圖’其形成根據本發明圖1 0控制器100的一部分，該典型輸出裝置108包括：第一，第二，第三，第四及第五反相态23 0到234，第一，第二，第三，第四及第五正場效電晶體（PFET)裝置240到244(顯示在不同的虛線矩形中），及矩陣25 0(在虛線矩形中），pfet從n取出之一碼240到244分別與反相器230到234結合，各PFET裝置240到244的源極經由引線246而接到一預設‘外接電壓（VEXT)，閘極經由引線247 而接地，而汲極接到反相器230到234之一的輸入。PFET240 到244的每一者的配置令高輸入（VEXT)送入反相器230到 234之一的輸入，而且無信號送入反相器230到234，因而使反相器維持低輸出，因此可以將PFET240到244設計成上拉式PFET裝置。矩陣250包括：第一，第二，第三，第四及第五垂直引線 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^--------- (請先閱讀背面之注意事項再填寫本頁) 548647 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（27 252分別接到第-，第：，第三，第四及第五反相器23〇到 234的‘，10個水平引線254,及25個負場效電晶體（NFET) 裝置260(在虛線矩形中）位於矩陣25〇中垂直引線252與水平引線254的交叉區域。矩陣25〇的第一，第三，第五，第七及第九水平引線254的一端接地‘，而第二，第四，第六，第八及第十水平引線經由匯流排1〇7而從狀態儲存裝置 106(圖10及1 1)分別連接以接收狀態〇，狀態丨，狀態2，狀態3及狀態4輸入信號，每一NFET裝置260的閘極可接地以使NFET裝置260不動作，或者接到狀態〇到4輸入信號的每一者以連接矩陣250。若NFET裝置260的閘極接到動作的狀悲輪入k 5虎（它疋咼如迷輯1 )，則令低的接地電壓接到丁裝置260相關的垂直引線252，所以當狀態動作時會將相關反相斋（如反相器23 0)的輸入拉低，因此相關反相器（如反相器23 0)於狀態信號動作時會在匯流排1 〇9上產生高的輸出信號’反相器230到234產生的輸出信號經由匯流排1〇9而傳送到DRAM各移上遠地產生器系統中的各電路。例如若狀態2是動作的，則第五水平引線254的高電壓會送入NFET裝置260(圓2 62之中）的閘極260,以連接第五水平引線254與反相器23 1相關的第二垂直引線252。閘極260使接地電壓從第六水平引線254接到第二垂直引線252其使反相器23 1的輸入信號下拉，而使反相器23 1在匯流排1 〇9上產生咼的輸出信號（OUT1)。動作的狀態2信號也使反相器230 ’ 233及234的輸入下拉到接地電壓，因爲狀態2信號接到 NFET裝置260的閘極，以連接第五水平引線254到第一，第 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） . ---1----t--------- (請先閱讀背面之注意事項再填寫本頁) 548647 A7 ------- B7 五、發明說明（28) 四及第五垂直引線252。因爲NFET裝置260(圓264之中）的閘極其連接第五水平引線254到反相器232相關的第三垂直引線252，會一直接地，則NFET裝置26〇於狀態2信號動作時會一直不動作。因此當狀態2信號動作時，反相器232的輸入會維持在上拉情況（導因於PFET裝置242)，而反相器232 會持續在匯流排109上輸出低的輸出信號（〇UT2)，因爲同一時間只有一個狀態輸入信號是動作的，所以當狀態2輸入信號動作時，矩陣250中沒有其他NFET裝置260會將反相器 232的輸入拉下，藉由矩陣25〇的各NFEt裝置260所示的配置及上述有關動作狀態2信號發生的情況解釋，即能容易判足那一反相器2 3 0到2 3 4在任一其他狀態輸入信號動作時會拉下或拉上。輸出裝置108也可配置成從狀態儲存裝置106的S-R M-S F/Fs 1 l〇a-l 10η接收Qn輸出，這可參考本案的相關專利申請案，案號未知，名稱"Method and Apparatus For An Improved Reset And Power-On Arrangement For A DRAM Generator Controller”，及本案的另一相關專利申請案，案號未知’名稱，’Meth‘od and Apparatus For A Flexible

Controller including An Improved Output Arrangement For A DRAM Generator Controller丨丨。參考圖16A及圖16B’其中顯示圖i〇的典型控制器在虛線矩形中）的整體配置，包括：狀態儲存裝置丨〇6的電路估裝置102及轉移裝置1〇4(分別顯示在圖η，12及14) ，以便在一典型線性狀態圖中操作，該圖根據本發明而包 -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -tr°J· I i 11 經濟部智慧財產局員工消費合作社印製 548647 經濟部智慧財產局員工消費合作社印製 A7 ___;____B7^_ 五、發明說明（29 ) 括5個狀態（S0-S4)在圖13中供評估裝置1〇2使用，明確而言，圖16A及圖16B的典型控制器100能處理5個狀態（狀態〇到 4)，5個輸入信號（IN0-IN4)及5個輸出信號（〇UTO-OUT4)。評估裝置1 02包括5個反相器1 50到1 54，1 〇個NAND閘1 60到 169，及矩陣170，評估裝置1〇2從遠地裝置（未示）經由匯流排1 0 1而接收5個輸入信號IN0-IN4，及從狀態儲存裝置1 06 而經由匯流排107接收5個狀態信號（狀態}到狀態5)，評估裝置102在任何時間經由匯流排1 〇3而產生tran0u-tran4u(或 tran01-tran4l)之一以輸入轉移裝置1〇4，評估裝置ι〇2對應於圖12的配置，而其操作對應於上述關於評估裝置1 〇2的説明，這是根據圖1 3的線性狀態圖。圖中的轉移裝置1 〇4包括9個NAND閘201到209及矩陣 190 ’轉移裝置1〇4經由匯流排1〇3而從評估裝置1〇2接收 tran0u-tran4u及tran01-tran41中的任一者，及經由匯流排1〇5 而產生SET1-SET4(或RESET0-RESET4)輸出信號的預設者以送入狀態儲存裝置丨〇6，轉移裝置1 04的配置對應圖丨4的 ’除了圖14的NAND閘200未包括在圖16A的轉移裝置104之中。此省略的理由是圖14中NAND閘200因永久接到VEXT 電壓的輸入而變成不動作。因此NAND閘200永遠不會提供 SET0輸出信號到狀態儲存裝置1〇6。狀怨儲存裝置106包括8個設定重置主從正反器（S-R M-S F/F) ll〇a-ii〇e + 3，其中僅顯示 F/F 110a 及

ll〇e-ll〇e + 3 而各 S_R M-S F/F 110a-ll〇e + 3 包括圖 12 所示的電路’ S-R M-S F/Fs 1 l〇a-l 10e與狀態0到4相關，而S-R -32- 本紙張尺度適用中國國家標準（CNS)A4規格（21Q χ 297公餐）裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 548647 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（3〇 ) M-S F/Fs 1 1 Oe + 1 -1 1 〇e + 3 則用於虛理曰 …… J用於處理目的，而狀態識別電路 11如以下圖18到20中作詳細説明，另—遠地正反哭聊包括NOR閘282, 284’也用於狀態儲存裝置1〇6，狀態儲存裝置106也接到狀態識別電路丨丨7。在典型㈣器100開始操作時即重以_般是啓動）控制器1〇〇,狀態儲存裝置1G6的非同步重置（asres)輸入信號 (也稱爲RESET信號）走高再接著走低，這使得狀態儲存裝置U)6中的所有正反器110“他重置，根據本發明及根據相關狀態機器的編碼定義，此模式不是實際狀態，因爲在各狀態下狀態儲存裝置106中只有一個正反器⑴〇“i〇e) 必須設足，而所有其他正反器必須重置，額外正反器28〇中額外的2個NOR閘282, 284可確保於開始重置後即設定第一狀態正反器110a(狀態〇)，這是無條件發生因此狀態機器現在是狀態0，一旦發生後，即可如上所述的發生評估裝置 102中輸入信號IN0-IN4的評估，轉移裝置1〇4中所有狀態的轉移，及適當輸出信號OUTO-OUT1的產生。該注意的是不使用輸入仏號ΙΝ0及IN3 ’而且也不接到評估裝置1 〇2中的任何節點，此外一旦已封達此狀態，狀態機器仍維持在狀態4 ’因此評估裝置102的tran4u及traii41輸出信號不接到轉移裝置104中的任何節點，此外轉移裝置1〇4的RESET4輸出信號藉由連接NAND閘209的2個輸入到電源電壓VEXT而一直維持在低。參考圖17，其中顯示時脈信號，重置信號（也稱爲ASRES 信號），IN0-IN4信號，狀態〇到4信號，及OUTO-OUT4信號 -33- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 548647 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（31 ) 波形的時序圖，該等信號於控制器i 〇〇根據本發明而實施典型線性狀態圖（其包括圖14的狀態〇到4)時，會產生圖16及圖16B的典型控制器1〇〇，在時間=〇 (τ〇)，對應非同步重置 (ASRES)信號的重置脈波300即重置狀態儲存裝置丨〇6中的所有正反态ll〇a-ll〇e，重置脈波300後在Τ1的第一上升時脈邊緣302中，狀態機器即進入狀態別，在丁丨與丁2之間，狀態〇信號是狀態儲存裝置106中動作的唯一狀態信號，因而使輸出裝置108的輸出信號OUTO及OUT4走高，這可參考圖15，其中狀態〇信號使反相器230，234所屬的作，以使低電壓（接地）送入反相器23〇及234以產生高的 OUTO及OUT4輸出信號。 σ 、在時間Τ2之前，ΙΝ2信號變正的（ΙΝ2=1)以使狀態機器變成狀態1，因爲已發生從狀態〇變到狀態丨的條件（圖13)，在 IΝ 2中升緣3 〇 4的開始與在時間τ 2變成狀態2之間時間的產生是因爲評估裝置102中ΙΝ2信號的處理時間，以經由匯流排103而產生適當的tran0u輸出信號（圖12)，而且轉移裝置 104經由匯流排105而產生適當的reset〇&seti輸出信號到狀態儲存裝置1G6。‘在狀態錯存裝置的動作狀態丨⑻）信號期間，輸出裝置108在匯流排109上產生高的〇υΊΠ , 〇υτ2 ，〇™出信號，在圖13中，一旦狀態機器在狀態wiN2 輸入信號走低’即已符合從狀態㊉成狀態2的條件，在圖 17, IN2信號在時間T3之前具有降緣3〇6, m2走低的結果是評估裝置102產生tranlu輸出信號到轉移裝置1〇4，而轉移裝置！ 04產生RESET1及SET2輸出信號到狀態儲存裝置t 〇6 ---------------------------- (請先閱讀背面之注意事項再填寫本頁) -34- 548647 A7 B7 五、發明說明（32 :更時間T3從狀態1變成狀態2。在時間丁3到T4期間當狀態2 (S2)走高時，輸出裝置1〇8經由匯流排1〇9而產生高的 OUT0及0UT4信號’在ΙΝ4走高之後在時間丁4也發生從狀態 2變成狀態3，及ΙΝ1走高之後在時㈣從狀態3變成狀態斗的颂似操作，其中因而產生不同的輸出信號，一旦狀態機器在狀態4 (S4)，它即維持如此（圖13)直到在時間T6產生另一 RESET信號3 08，其中又開始該序列。參考圖18其中顯示狀態識別電路117的典型配置，其可用於根據本發明圖10控制器1〇〇中的狀態儲存裝置1〇6，狀態 4别電路117包括：測試墊A3 20,拉上電阻322,測試墊B324 ，D型正反态（d F/F) 326，及啓動邏輯電路LOGIC) JO，反相器334，AND閘336，及OR閘33 8。與狀態識別電路Π7結合的是複數個2 (n+3)第一切換裝置35〇，及複數個2 (n + 3)第二切換裝置352，其接到複數個n+3設定重置主從正反斋S-R M-S F/F電路ll〇a至ΐι〇η+3(在虛線矩形1〇6中）的幸則入及輸出’其中僅顯示S-R M-S F/F電路ll〇a，110η， 110n+l，1 ι〇η + 2及1 ι〇η + 3，測試塾A320經由拉上電阻322 而接到預設供給電壓VDD及D F/F326的D輸入端，控制器 1〇〇使用的系統時脈（CLK)信號可以在D F/F326的第二輸入及S-R M-S F/F電路ll〇a至110n + 3中的每一者接收，D F/F326的Q輸出接到啓動邏輯電路330的A輸入，AND閘336 連接以便在其各輸入從S-R M-S F/F電路11〇η+ι至il〇n + 3 接收Q輸出信號，及產生一輸出信號其接到啓動邏輯電路 3 3 0的6輸入，8-111^3?/^電路11(^-11〇11與狀態圖的11狀態 -35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · I I 1 I I i I «ΙΙΙΙΙΙΙ. 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 548647 、發明說明（33 ；) 的=獨者結合’然而s_rm_sf/f電路⑴州至⑽⑷未與 =怨輸出信號結合，因而以下稱爲説明正反器，從啓動邏電路330提供γ輸出信號到第一及第二切換裝置35〇，以選擇性開啓或關閉第一及第二切換裝置35〇,川，〇r閑 338連接以便在其第一輸入從S_R f/f電路11如+ 3接收 Q輸出L 5虎’及在其第二輸人接收系、統時脈信號，閉川的輸出接到測試墊B324。複數個2 (n+3)第一切換裝置350分成數對，而各對第一切換裝置350與S-RM-S F/F電路ll〇a-l10n + 3的單獨者結合，各對的第一切換裝置350的第—者連接以選擇性通過或阻止輸入信號（如轉移裝置104的重置（R)信號）到達相關s_r M-S F/F電路ll〇a-110n的重置輸入端132(圖u)，類似的，各對的第一切換裝置350的第二者連接以選擇性通過或阻止叹定（s)輸入信號，接地電位，或VDD電位到達相關 M-S F/F ll〇a-ii〇n+3的設定輸入端133^u)，複數個2 (n+3)第二切換裝置352分成對，而各對的第二切換裝置352 與S-R M-S F/F電路1 1 〇a-1 1 〇n + 3的單獨者結合，各對的第二切換裝置3 52的第一者連接以選擇性通過或阻止相關s_r M-S F/F電路 ll〇a-ll〇n + 3 的 Qn輸出信號到達S_R M_s F/F 電路110a-ll〇n + 3的次一後續者的重置輸入端132(圖u)。各對的弟一切換裝置3 5 2的第一者連接以選擇性通過或阻止相關S-R M-S F/F電路110a-ll〇n + 3的Q輸出信號到達S_R M-S F/F電路ll〇a-ll〇n + 3的次一後續者的設定輸入端132 (圖11)，最後S-R M-S F/F電路li〇n+3的第二切換裝置352 -36 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 548647 A7 五、發明說明（34 ) 的第-及第二者連接以選擇性分別通過或阻 M-S F/F電路U 0n+3的如及Q輸出信號曼汊 F/F電路UOa的MS輸入端，可了解的是第—及第二切換裝S 置35y，352=作爲傳送閉，由啓動邏輯電路33()的_ 出仏號控制第一及第二切換裝置，則訂在圖1〇0的正常操作情況下，啓動邏輯電路330輸出低的 Y控制信號到第-及第二切換裝置35〇 ’说，在此情況下所有的第一切換裝置350都關閉，而所有的第二切換裝冒 252都=(圖！ 8)，控制器i 〇〇接著猶序操作以通過狀態程 ^可考上述的圖13)，惟，當控制器1〇〇或產生器系統發且控制器100未於啓動時完成狀態圖程序，則啓動邂輯廷路33〇可接著由操作者進入在測試塾Α32〇的啓動 ACT)控制信號而可以選擇性啓動。啓動時， :〇產Ϊ高：Υ輸出控制信號到第-及第二切換裝置350, ，k使仔所有的第-切換裝置35()開啓，及 =置，關閉，第一及第二切換裝置—的這二二7果疋S_R M_S F/F電路U〇a_U〇n + 3形成-周期性位移暫存器。 - ，作中在控制器_的正常操作期間（即它通過狀態圖） /切換裝置350是關閉而第二切換裝置是開啓的，接地包位接到snSF/F電路UQn+1的設定輸入以作爲q輸出且、、工由反相态334而以高輸入送入and閘的第一輸入時VDD電位接到S-R M-S F/F電路！ _ + 2及η如+ 3的設雨入/、】作馬它的單獨Q輸出，且當成不同的高輸入而傳 I__ -37- 本紙張尺度適用中國U^(usjs)a4規格⑵心挪公髮） 548647 A7 五、發明說明（35 送到AND閘336的第二及第三輸入，因此當説明S_R M_s F/F電路：u〇n + 3, 11〇n + 2, u〇n+1的輸出位元串分別是時，AND閘336即產生高輸出。AND閘336傳送此高輸出到啓動邏輯電路330的B輸入以有效的啓動邏輯電路33〇不能提供高的Y輸出控制信號，因而改'變第一及第二切換裝置 3 50，3 52的正常設足。在這段時間，拉上電阻328提供vdd 電位N輸入信號測試墊A32〇,以及到〇 f/F 326的b輸入以防止啓動控制信號經由D…^^的Q輸出而傳送到啓動邏輯電路117,這可防止啓動邏輯電路丨17啓動及允許狀態 M-S F/F電路1 i〇a-i ι〇η在控制器丨⑼中以正常的狀態F/F工作’同時OR閘 338不從説明S-RM^SF/F電路110n + 3接收高的Q輸出，因爲相關的第二切換裝置352是開啓的，但是將收到的時脈信號傳送到測試塾B324。當藉由啓動（ACT)信號以拉上測試墊A320位準的方式使其啓動時，即藉由D正反器326而使啓動信號與系統時脈 (CLK)同步，此同步可確保非同步啓動信號不會使時脈的同步失效’將同步啓動信號送入啓動邏輯電路33〇的A輸入，啓動邏輯電路330傳送高的Y輸出信號其使第一及第二切換裝置 350，352 在 S-R M-S F/F 110a-110n+3啓動，所以開啓第一切換裝置350及關閉第二切換裝置352,現在S-R M-S F/：F 110a-11 〇n+3與其正常輸入分開因而形成回饋圓形位移暫存器，因爲系統時脈仍從8-111^-8?/卩110&-11〇11的狀態輸出資訊加上S-R M-S F/F 11〇11+1-11〇11 + 3的説明位元資訊 ’位元即以圓形方式位移通過由S-R M-S F/F 1 l〇a-l 10n + 3 -38- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) _裝--------訂---------. 經濟部智慧財產局員工消費合作社印製 548647

五、發明說明（36 形成的位移暫存器，當位移暫存器已完成一完整圓時，S_R M-S F/F 1 l〇n + 3 ’ i 1〇n + 2，i 1〇n+1分別產生的説明位元串卜卜0即又在各説明正反器ll〇n + 3，ll〇n + 2 , ll〇n+1之中。由 AND 閘 33 8經由説明 S-R M-S F/F 11〇a+1_11〇n+^々Q輸出而檢測此l]-0説明位元串，結果是AND閘336的輸出: 升並以信號通知啓動邏輯電路330使送入第一及第二切換裝置3 5 0 3 5 2的γ輸出切換控制信號失效。因爲控制器1 〇〇使用從N取出之一碼，即可確保K1_〇的位元♦合併僅能出現在70整資訊周期之後，該資訊時間時序圖在由S-R M_s F/F 110a-ll〇n + 3形成的位移暫存器中，這是在啓動邏輯電路3 3 0已產生咼的γ輸出，換言之，以act輸入信號使測試塾A320啓動會剛好開啓狀態S_R M-S F/F u〇a_11〇n加上説明S-R M-S F/F 1 lOa+i-i 10n+3的一完整圓形位移操作。最後説明S-R M-S F/F ll〇n + 3的輸出是〇R與OR閘338中系統時脈信號的合併，且接著送入測試墊B324，在測試 B324可讀取位移資訊。時脈及位移資訊的〇R合併可容易的分析振盈儀（未示）其接到測試墊B324，可容易的識別各時脈周期’在各時脈周斯中當Μ-s F/F 110n+3的Q輸出位凡是低時，時脈信號會在測試墊B324複製，惟，在各時脈周期中當S-R M-S F/F ll〇n + 3是Q輸出位元是高時，OR閘 3 36的向信號會在整個時脈周期中產生。因此測試墊B324 的輸出可極容易的分析系統時脈頻率及Μ-s F/F 1 l〇a-l i〇n的狀態。參考圖19,其中顯示啓動邏輯電路33〇的典型配置用於圖 -39 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂-------- 經濟部智慧財產局員工消費合作社印製 548647 A7 B7 經濟部智慧財產局員工消費合作社印制π 五、發明說明（37) 18的狀態識別電路117，啓動邏輯電路330包括：第一 AND 閘370，第一反相器371，第二反相器372，第三反相器373 ，第四反相器374，第二AND閘375，第三AND閘376，OR 閘3 78，及設定重置正反器（S-R F/F)級380。S-R F/F級380 僅包括設定重置主從正反器（S-R M-S F/F) 110的第一級 114(圖11)，D正反器326的A輸入接到第一反相器371及第一 AND閘3 7 0的第一輸入，接到第一反相器3 7 1及第二AND閘 3 75的第一輸入，及接到S-R F/F級3 80的重置（R)輸入。在狀態識別電路11 7中AND閘3 3 6的B輸入（圖1 8)接到第二反相器3 72及第一 AND閘3 70的第二輸入，接到第二AND閘375 的第二輸入，及經由第四反相器3 74而接到設定s-R F/F級 380的没走（S)輸入。第二AND閘3 7 5的輸出接到第三AND閘 376的弟一輸入，而S-R F/F級3 80的Qn輸出接到第三AND閘 3 76的第二輸入。第一及第三and閘3 70，3 76的輸出分別接到OR閘378的第一及第二輸入，〇R閘3 78的輸出是γ輸出控制信號以控制第一及第二切換裝置350，352(圖18)。啓動邏輯電路3 3 0的眞値表如表2所示，一般是用於and 閘 370，375，376，OR‘閘 378，反相器 371 到 374，及S-R F/F 級 3 8 0 〇 (請先閱讀背面之注意事項再填寫本頁) | · I I— I n I ......- n i 一 ΰ，I n m n ϋ I in n I » -40- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548647 五、發明說明（38

、表2的程序在步驟1開始其中條件是AU輸入是高的，所 :口動避輯私路33〇不啓動，在Y輸出是低的情況下，控制叩00即循序通過狀怨圖’在步驟2，啓動測試墊八32〇以使正反w 326產生低的A輸入到啓動，同時3個説明s_R M_s F/F 11〇η+3-11〇η+ι分別輸出丨-^的説明位元。這使得and 閉33 8(圖18)產生高的b輸出信號到啓動邏輯電路33〇，在步驟2,啓動邏輯電路33〇輸出高的γ輸出信號以使第一切換裝置350開啓及關閉第二切換裝置352。在步驟3， (請先閱讀背面之注意事項再填寫本頁)

▼裝 i I I 訂-------- 經濟部智慧財產局員工消費合作社印制衣 F/F ll〇a-ii()n+3則作爲圓形位移暫存g，因爲位元以時脈速率位和通過位移暫存器，所以3個説明s_r m_s llOn^-UOn+U^-^o說明位元即位移通過位移暫存器，且不再輸入到AND閘336(圖18)，且令AND閘336產生低的B 輸出信號到啓動邏輯電路330。在步驟4,資訊位移剛完成一整個周期而通過位移暫存器，而3個説明S_R M_s f/f ll〇n+3-110n+l的1-1-0説明位元又在AND閘336的輸入得到，這使得AND閘336產生高❹輸出信號而使啓動邏輯電經濟部智慧財產局員工消費合作社印製 548647 A7 _______________ B7 五、發明說明（39) 路3 3 0失效，在步驟5，啓動邏輯電路3 3 0已失效而情況即回到步驟1。參考圖20其中顯示圖1 8狀態識別電路π 7的典型時序圖 ’該時序圖包括系統時脈信號時間，施加在測試整A3 20的測試啓動信號，及啓動邏輯電路3 31〇的Y輸出信號，及測試墊B3 24的位元串讀取値等波形。上方波形圖的系統時脈信號具有以預設頻率重覆的脈波其由D正反器328，狀態識別電路1 17的OR閘338及各S-R Μ-S正反器ll〇a-l l〇n + 3等接收，當狀態識別電路1 1 7未動作時（在時間丁〇與τ 1之間），拉上電阻328即維持測試塾A320及D正反器328的D輸入在高位準400以對應VDD電位的振幅，此對應表2的步驟！，在時間T0-T1 ’ S-R Μ-S正反器11〇3-11〇11操作以通過狀態圖中的程序，而OR閘3 3 8的輸出對應時脈信號波形。當操作者在時間T1於測試塾A320感·應啓動（ACT)信號時，測试塾A 3 2 0及D正反器3 2 8的D輸入即降到低位準，只要操作者（在時間ΤΙ-T9)維持測試墊A320的啓動，即可持久維持該啓動信號，這使得啓動邏輯電路3 3 〇在時間τ 1產生高的 Y輸出信號（表2的步驟‘2)，以同時開啓第一切換裝置35〇及關閉第二切換裝置352其與S-R M-S F/F ll〇a-l10n + 3相關 ’現在S-R M-S F/F 1 l〇a-l 10n + 3形成一圓形位移暫存器其在各時脈周期中將資料位移到S_R M-S F/F 11〇^11〇11 + 3的次一循序者。因此S-R M-S F/F ll〇a-ll〇n + 3以圓形方式朝向最後S-R M-S F/F ll〇n + 3在各時脈周期中將儲存其中的目前資料位移。從時間丁丨·^，儲存在最後S-R M_s f/f -42- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ·裝--------訂---------^9— (請先閱讀背面之注意事項再填寫本頁) 548647 A7

經濟部智慧財產局員工消費合作社印制衣 ll〇n+3中的邏輯資料即從其Q輸出位移出周期包括一邏輯碼的不同位元。時璐 J1 ^ g輸出經由相關的第二換裝置352而傳送到OR閘338的輸入， ^ ^ ^ ^ ^ 目則的Q輸出與時脈仏唬的OR値在各時脈周期從⑽閘別的輸出傳送到測試塾 B 3 2 4 〇 ' 在時間Ti施加測試啓動信號後，在測試塾B324的讀取位元串即分別在時間T1_ 丁2及丁2_丁3於第一及第二時脈周期分別提供2個循序高輸出信號。這是在丁^丁2與丁2_丁3之間於時脈周期上循序時脈信號脈波與已儲存在s、r m_s f/f ΙΙΟη+3及110n+2的高（邏輯丨）説明輸出信號値分別作〇汉的結果，在時間T3與丁4之間發生的第三時脈周期期間，s_r M S F/F 11 〇n + 3提供低輸出以對應低説明輸出信號（邏輯〇) ，其已儲存在S-R M-S F/F ll〇n+l且在時間T3位移到S-R M-S F/F ll〇n + 3之中。當S_RM_S F/F u〇n + 3的低輸出信號與第三時脈信號作〇R時，即再度產生第三時脈周期信號。在時間丁4-T5之間的接著5個時脈周期中，測試墊B324的讀取値提供對應時脈周期信號的5個再製値，這是S_R M_s F/F ll〇n + 3的5個循序‘低輸出信號的結果，在時間τ5_Τ6之間的時脈周期中，測試墊B324的讀取者提供連續的高電信號因爲S-R M-S F/F 1 l〇n + 3的高輸出信號。在時間T6-T7及 T7-T8S-R M-S F/F 1 l〇n+3的2個低輸出又產生對應時脈周期信號的再製，在時間T8，説明碼1，1，0(即1 -1 -〇)又分別回到説明 S-R M-S F/F 電路 11 On + 3，11 0n+2，11 〇n+ 1，而使 AND閘33 6產生高輸出。AND閘3 36將此高輸出傳送到啓動 43- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） t--------I (請先閱讀背面之注意事項再填寫本頁) 548647 經濟部智慧財產局員工消費合作社印制π A7 ---~_____ _ 五、發明說明（41 ) 遴輯㈢電路330的B輸入（表2的步驟4)，這使得啓動邏輯電路 3^30提供低的γ輸出控制信號，此低的γ輸出信號將第—及第二切換裝置350，352回到其正常設定。在時㈣，於別試墊Β324的讀取位元事又產生時脈信號序列如同在時間 Τ0-Τ1之間發現的。一周期的資料位移通過位移暫存器之後，操作者即選擇性在任一時間T9於測試墊Α32〇選擇性去啓動信號。 μ 在測試墊B324出現的位移位元串可施加到任何適當分析裝置（如振盪儀）的輸入以便作簡單的分析。明確而言，可谷易的識別各時脈周期，而在各時脈周期S_R M_s f/f電路 ΙΙΟη+3的輸出（低的）在測試·Β324在剛好半個時脈周^顯示高的信號。而在各時脈周期S-RM_S F/F電路u〇n + 3的輸出（南的）在測試墊B324在剛好一完整時脈周期顯示高的信號。在測試墊B324的輸出位元串也可以作系統時脈頻率的極簡單分析，例如在圖20,時間丁丨與丁8之間的位元串顯示 1-1-0-0-0-0-0-0-1-0-0的碼，而該碼的開始部分表示説明位元分別正常的儲存在S-R M-S F/F 1 l〇n + 3，1 l〇n + 2， ll〇n+l之中，而且爲了狀態碼識別目的可以忽略它。該碼的剩下0-0-0-0-0-1-0-0部分（在時間T4_T8之間發現）可用以判定控制器100目前在那一狀態。明確而言，控制器i 〇〇使用從N取出之一碼，且它是開始時的指定狀態碼，其中各η 位元合併定義狀態圖中預設的單獨狀態，且儲存在查詢表。因爲1 -1 -0説明碼不能是從Ν取出之一碼的一部分，而且一旦狀態識別電路117啓動時即一直在狀態碼之前，所以能 -44- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ·裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 548647 A7 B7_— ____ 五、發明說明（42) 容易的判定狀態碼在那裡開始及結束。一旦得到出現在測試螯B324的位元串的i_〇-〇狀態碼部分（其中n = 8) ，即可從查詢表判定控制器1〇〇的目前狀態。本發明的控制器1 〇〇的優點如以下所述，第一可以用一般及簡單的結構而製造出輸出裝置丨6 8，因爲永遠只有一個狀態信號是高，不需要合併邏輯以便將狀態儲存裝置1 〇6的正反器11 Oa-11 On的輸出狀態信號解碼，若需要合併邏輯，則正反斋110a-110η的信號在通過輸出裝置1〇8時會有不同的延遲時間，這會在輸出信號中產生誤差，爲了避免這些誤差必須使輸出信號與時脈信號同步。第二，在評估裝置102中作輸入信號（ΙΝ0到IN4)評估時，不必將狀態儲存裝置106的狀態信號（S0_S4)解碼因爲從N 個狀態取出一的編碼可容易的將狀態資訊（狀態〇到狀態4) 與輸入資訊（IN0-IN4)作邏輯合併。經濟部智慧財產局員工消費合作社印制π (請先閱讀背面之注意事項再填寫本頁) 第二’必須確保狀態機器會在操作的啓動模式中正確的啓動，這包括狀態儲存裝置1〇6中所有正反器11〇心11〇11的重置爲開始値，及RESET(或ASRES)信號結束時不達反時間 (相對於時脈），若未作這些動作，則會發生從重置狀態至第一狀態的第一轉移，而所有假設會切換的正反器 11 〇a-1 1 On也不會如此作，這使狀態機器進入錯誤狀態或是未足狀態，本發明的控制器1 〇〇配置可避免這種可能因爲從重置狀態（將所有的正反器ll〇a-l10n重置）變成第一狀能 (S0)的轉移只會將一個正反器重置而且是以安全方式執行，若RESET脈波結束時控制器100達反設定時間/維持時間 -45- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548647 A7 五、發明說明（43 ) (請先閱讀背面之注意事項再填寫本頁) ，則只有一個正反器會在目前時脈緣切換，或是在次一時或未定狀態。 ^ 兄下都不會進入錯誤第四，本發明的重要特徵是狀態機器的結構，立中，估裝置1〇2與轉移裝置之間有明顯的不同，2個狀態之間的母一轉移的特徵是只有一個轉移信號（tran〇u七⑽牝及 tran〇l-tran41)走低，此轉移信號會設定次—狀態正反器 (^lOa-llOn之一）及目前狀態正反器的重置，在只有一轉移信號即在正反器110a_110n中執行設定及重置操作下，任何 I能的時間違反大致都不重要，不論在目前時脈緣發生設疋/重置，或是設定/重置都延遲一個時脈周期，而且不會發生錯誤或未定狀態，此安全是額外的（統計上），因爲事實上，任何狀態轉移中只有2個正反器（從N取出一的編碼）參了，因此在輸入信號同步的額外電路及非同步信號的控制斋1 0 0使用上都可節省。經濟部智慧財產局員工消費合作社印製第五，控制咨1 00的特徵是輸出信號（IN〇_IN4)僅依狀態 h唬而定，而不是依輸入信號（IN(MN4)而定，若控制器是依輸入信號而定，則藉‘由控制器100的提供即可產生輸出信號，必須用合併邏輯電路以合併狀態信號（S0-S4)及輸入信號（IN0-IN4)，因此若使用非同步輸入信號，這會在輸出信號中產生典法接受的誤差，因此輸出信號（IN〇_IN4)需要同步電路。第六，本發明控制器1 0 〇的最重要特徵是它在設計最後期中作規畫（或是配置）如圖1 8所示。 -46- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 548647 A7 B7 五、發明說明（44) 第七’當控制器1 0 0或相關的產生器系統產生錯誤時，控制為100即不能持續狀態圖中的狀態，所以可提供一簡單方法以碩取控制器的狀態資訊用於除錯目的。孩體會及了解的是上述本發明特定實施例的説明只是本發明一般原理的敘述，熟於此技術者可根據上述原理而作各種改良，例如評估裝置102，轉移裝置104，狀態儲存裝置106及輸出裝置108中的全部或是其中之一可包括任何其他適當裝置，其可依上述方式在各元件中操作，同時能在設計後期容易改變規畫及提供相同的操作安全。 (請先閱讀背面之注意事項再填寫本頁) ’ ϋ I m n an n n I n 1· In n 1 n n · 經濟部智慧財產局員工消費合作社印製 -47- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

548647 A8 B8 第090106947號專利申請案 1文申請專利範圍替換本(92年4月申請專利範圍 .一種控制一記憶晶片上一產生器系統之控制器，控制器根據包括複數個N狀態之狀態圖而以狀態機器來操作，控制器包括：一狀態儲存裝置其回應包括從N取出之一碼之輸入信號以指示狀態圖中從複數個N狀態之目前狀態至次一狀態之改變，以產生修正之複數個N狀態輸出信號其包括一真貫狀態信號及互補真實狀態信號用於複數個 N狀態之次一狀態用以產生輸出信號至產生器系統；及狀態識別電路當控制器不能在狀態圖中完成一程序時’即回應一選擇性輸入之動作信號以抑制從狀態儲存裝置輸出之修正複數個N狀態信號，且將時間時序圖在狀態儲存裝置中包括從N取出之一碼之複數個n狀態信號循序讀取，用以從N取出之一碼判定控制器目前在狀態圖中之那一狀態。 2·如申請專利範圍第！項之控制器，更包括一評估裝置，在任一時間從遠地裝置評估至控制器之複數個N輸入信號唯一者與修正之複數個N狀態輸出信號唯一者之關係，該信號包括狀態儲存裝置之真實狀態信號，及產生複數個Y輸出信號之一其具有一預設邏輯值，當已符合一條件時即進入狀態圖中之次一狀態，其中一狀態信號及一輸入信號已符合預設邏輯條件。 3·如申請專利範圍第2項之控制器，其中評估裝置包括：一評估矩陣包括一群平行第一導線及一群平行第二導線其互相正交且在預設位置重疊，連接複數個X狀態

裝

本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 548647 A B c D ^、申請專利範圍信號用以在第一導線群之單獨第一端接收，及連接遠地裝置之複數個N輸入信號用以在平行第二導線群之另一組第一及第二導線之第一端接收，俾連接各組之相關平行第一導線以提供含一第一邏輯值之相關輸入信號，及連接各組之平行第二導線以提供含一第二邏輯值之相關輸入信號；及複數個雙輸入邏輯閘接至平行第二導線群單獨子群之第二端，其連接以接收修正之複數個N狀態信號，複數個邏輯閘之每一者（a)當接至邏輯閘第一輸入之相關狀態信號或接至邏輯閘第二輸入之相關輸入信號不具有一第二邏輯值時，即提供具有一第一邏輯值之輸出信號，及（b)當狀態信號之相關者及一輸入信號具有一第二邏輯值時，提供具有一第二邏輯值之輸出信號。 4.如申請專利範圍第3項之控制器，其中評估裝置中複數個雙輸入邏輯閘之每一者包括一 NAND閘，其中雙 NAND閘之單獨組與複數個X狀態信號之單獨組結合，各NAND閘接至其第一輸入以接收一相關狀態信號，及接至其第二輸入以接收平行第一導體群之單獨平行線，其連接以接收修正之複數個N狀態信號；及評估矩陣包括在評估矩陣之預設交叉點之選擇性置入連接裝置，用以選擇性連接一預設第二導線至第一導線之預設者，其接至一預設NAND閘之第二輸入。 5如申請專利範圍第4項之控制器，其中連接裝置包括單獨導體，當控制器設計要改變時，其可選擇性加入評 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 548647 A B c D 申請專利範圍估矩陣之預設第一及第二導線或者與其分開。 6如申請專利範圍第3項之控制器，其中評估裝置更包括複數個N反相器’各反相器包括一輸入用以接收複數個 N輸入信號之單獨者，及一輸出其接至另一組平行第二導線IN之相關平行第二導線之第一端，用以產生相關輸入信號之反相邏輯值，用以在各組平行第二導線之相關平行第二導線上傳送。 7如申請專利範圍第1項之控制器，更包括一轉移裝置從狀態儲存裝置回應複數個Y輸出信號之預設者以產生一輸出信號至狀態儲存裝置，以指示要在狀態圖中執行從一狀態至次一狀態之改變。 8如申請專利範圍第7項之控制器，其中轉移裝置包括：一轉移矩陣包括一平行第一導線群及一平行第二導線群其在預設位置重Φ以提供交叉點，其中連接裝置選擇性設置在第二導線與第一導線間之預設交叉點，連接評估裝置之複數個Y輸出信號用以在平行第一導線群之單獨第一端接收；及複數個雙輸入邏輯閘，其中各該邏輯閘之各輸入連接平行第二導線群之單獨導線，及連接一群其由（a)複數個Y輸入信號之單獨者，（b) —遠地電壓源之預設第一電位位準，或（c)一第二電位位準如接地電位組成，複數個雙輸入邏轉閘成對結合用以產生具有第一邏輯值之設定及重置輸出信號’以指示何時在狀態圖中從一狀態變成次一狀態。本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐) 548647 A B c D 六、申請專利範圍 9如申請專利範圍第1項之控制器，其中狀態儲存裝置包括：複數個n + 3設定重置主從正反器（S-R M-S F/F)裝置，其中各複數個n+3 S-R M-S F/F裝置之複數個N與狀態圖之單獨狀態結合，及剩餘n+1至n+3 S-RM_S F/F裝置係說明S-R M_S F/F裝置，各複數個N S_R M-S F/F裝置回應：（a)與複數個N狀態信號之單獨者相關之單獨設定輸入信號，用以產生一狀態輸出信號以指示現在進入狀態圖中之相關狀態，及（b)與複數個N狀態信號之單獨者相關之單獨重置輸入信號，用以產生一狀態輸出信號以指示現在離開狀態圖中之相關狀態。 10_如申請專利範圍第9項之控制器，其中各S-R M-S F/F 裝置包括：一第一反相器用以接收一遠地產生之時脈信號及產生一反相時脈輸出信號；一第二反相器用以接收一遠地產生之非同步重置 (ASRES)信號及從其產生一反相ASRES輸出信號；一第一設定重置正反器（S-R F/F)級，連接以（a)分別在第一及第二輸入從狀態圖之複數個N狀態之單獨者相關轉移裝置接收相關重置及設定輸出信號，（b)從第一反相器接收反相時脈輸出信號，（c)接收收到之 ASRES信號，及（d)從第二反相器接收反相ASRES輸出信號，用以在第一 S-R F/F級之第一及第二輸出從該收到信號產生預設設定及重置輸出信號； -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 548647 A B c D —-——__ 六、申請專利範園一第二設定重置正反器（S-R F/F)級，連接（a)以便從第一 S-RF/F級接收預設之第一及第二輸出信號，（…接收收到之時脈信號，（c)接收收到之ASRES信號，及（d) 從第二反相器接收反相ASRES輸出信號，用以從該收到信號產生預設之第一及第二輸出信號以表示狀態儲存裝置中複數個N狀態輸出信號之單獨者狀態。 11·如申請專利範圍第1 〇項之控制器，其中狀態儲存裝置中：當收到ASRES信號具有一邏輯1值，則複數個n設定重置正反器裝置之每一者中之第一 S-R F/F級及第二 S-R F/F級即鎖住，以產生邏輯〇輸出信號，其與設定及重置輸入信號及收到時脈信號之邏輯值無關，以確保進入狀態圖時所有第一及第二S-R F/F級之正確重置；及當收到ASRES信號具有一邏輯0值，則第一及第二 S-R F/F級都在與設定及重置輸入信號及收到時脈信號之邏輯值相關之下以預設方式操作。 12·如申請專利範圍第1〇項之控制器，其中狀態儲存裝置中只要收到時脈信號具有一邏輯0值，第一S-R F/F級即從狀態圖之單獨預設狀態相關之轉移裝置中儲存收到設定及重置輸入信號之邏輯值；只要收到時脈信號具有一邏輯1值，第一 S-R F/F級即鎖在其目前情況，而第二S-R F/F級即解鎖以接收設定及重置信號之目前邏輯值且儲存它，該信號儲存在第一 S-R F/F級；及本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 548647 A BCD 六、申請專利範圍當收到時脈信號從一邏輯〇值升至一邏輯1值時，即操作第一 S-R F/F級用以傳送儲存其中之目前邏輯值至第二S-R F/F級，且轉移裝置中設定及重置輸出信號之任何變化不影響第一 S-R F/F級中儲存之邏輯值。 13„如申請專利範圍第10項之控制器，其中各第一設定重置正反器（S-R F/F)級包括：一第一 N AND閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入連接以分別接收轉移裝置之相關重置輸出信號及第一反相器之反相時脈信號；一第二N AND閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入連接以分別接收轉移裝置之相關設定輸出信號及第一反相器之反相時脈信號；一第三N AND閘包括：一第一輸入，一第二輸入，·友一輸出，第一及第二輸入分別接至第一 NAND閘之輸出及第二反相器之反相ASRES信號；一 NOR閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入分別接至第二N AND閘之輸出及收到ASRES信號；及一 NOR設定重置正反器（NOR S-R F/F)包括：一第一輸入，一第二輸入，一第一輸出，及一第二輸出，第一及第二輸入分別接至第三NAND閘及NOR閘之輸出，及連接第一及第二輸出至第二設定重置正反器（S-R F/F)級之第一及第二輸入。 14.如申請專利範圍第13項之控制器，其中NOR S-R F/F包本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） A B c D 548647 六、申請專利範圍括：一第一 NOR閘及一第二NOR閘，其中第一及第二 NOR閘之第一輸入分別接至第三NAND閘及NOR閘之輸出，第一及第二NOR閘之第二輸入分別接至第二及第一 NOR閘之輸出，及第一及第二NOR閘之輸出接至第二設定重置正反器（S-R F/F)級之第二及第一輸入。 15.如申請專利範圍第10項之控制器，其中各第二設定重置正反器（S-R F/F)級包括：一第一 NAND閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入連接以分別接收第一 S-R F/F 級之相關重置輸出信號及收到時脈信號；一第二NAND問包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入連接以分別接收第一 S-R F/F 級之相關設定輸出信號及收到時脈信號；一第三NAND閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入分別接至第一 NAND閘之輸出及接收第二反相器之反相ASRES信號；一 NOR閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入分別接至第二NAND閘之輸出及接收收到ASRES信號；及一 NOR設定重置正反器（NOR S-R F/F)包括：一第一輸入’ 一第二輸入，一第一輸出，及一第二輸出，第一及第二輸入分別接至第三NAND閘及NOR閘之輸出，而第一及第二輸出傳送一狀態信號以表示一相關狀本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

548647 A B c D 六、申請專利範圍態之狀態。 16·如中請專利範圍第1 3項之控制器，其中n〇r S-R F/F包括：一第一 NOR閘及一第二NOR閘，其中第一及第二 NOR閘之第一輸入分別接至第三NAND閘及N〇R閘之輸出，第一及第二NOR閘之第二輸入分別接至第二及第一 NOR閘之輸出，及第一及第之輸出提供狀態信號以表示相關狀態之狀態。 17. 如申請專利範圍第9項之控制器，其中n+1說明S-RM_S F/F裝置包括一組接地之輸入，而n+2及n + 3說明S-R M-S F/F裝置各包括一組接到一預設正電位之輸入，用以分別從n+1，n+2及n+3說明S-R M-S F/F裝置提供一〇，1，1邏輯說明輸出信號。' 18. 如申請專利範圍第1 7項之控制器，其中狀態識別電路包括：一啟動邏輯裝置用以產生一輸出控制信號包括：一第一邏輯值當狀態識別電路不動作時，及一第二邏輯值當狀怨識別電路選擇性動作以回應選擇性輸入之啟動控制信號；複數個第一切換裝置，當啟動邏輯裝置之輸出控制信號包括第一邏輯值時，用以選擇性連接包括在從1^取出之一碼中之輸入信號與狀態儲存裝置之複數個ns_r M-S F/F裝置，及當啟動邏輯裝置之輸出控制信號包括第二邏輯值時，用以防止各輸入信號與狀態儲存裝置本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) " 一 ---- 548647 A B c D 六、申請專利範園之複數個NS-R M-S F/F裝置之相關單獨者之輸入連接 ;複數個第二切換裝置，當狀態啟動裝置之輸出控制信號包括第二邏輯值時，用以選擇性將來自狀態儲存裝置之複數個n+3 S-R M-S F/F裝置之每一者之輸出信號轉向至一序列複數個n+3 S-R M-S F/F裝置中次一 S-R M-S F/F裝置之相關輸入；及一輸出墊，用以循序從一預設第二切換裝置接收一電流輸出信號，其儲存在最後n+3 S-R M-S F/F裝置中，當複數個n+3 S-R M-S F/F裝置形成圓形位移暫存器時，即作為資訊而以一預設時脈率位移通過最後 H+3S-RM-S F/F裝置，以回應包括第二邏輯值來自狀態啟動裝置之輸出控制信號。 19·如申請專利範圍第1 8項之控制器，其中控制器識別電路更包括：一反相器用以持續從n+1 S-R M-S F/F裝置產生一電流預設輸出之反相邏輯輸出；及一 AND閘用以從反相器接收反相邏輯輸出，及在其不同輸入從n + 2及n + 3 S-R M-S F/F裝置接收一預設電流輸出，及當n+1至n+3 S-R M-S F/F裝置分別從n+1， n + 2及n + 3說明S-R M-S F/F裝置產生0，1，1邏輯說明輸出信號時，產生一高輸出控制信號至啟動邏輯裝置用以使啟動邏輯裝置產生一低輸出控制信號至第一及第二切換裝置。 20.如申請專利範圍第1 8項之控制器，其中狀態識別電路本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 548647 AS B8 - C8 厂_____ D8 六、申請專利範圍更包括一 OR閘當啟動邏輯裝置動作時，用以接收一遠地產生時脈信號及n + 3 S-R M-S F/F裝置之預設電流輸出，及從其以時脈信號率產生一輸出信號包括循序讀取之複數個N狀態信號包括目前儲存在狀態儲存裝置中之從N取出之一碼，用以判定控制器目前在那一狀態〇 21·如申請專利範圍第1項之控制器，更包括一輸出裝置回應狀態儲存裝置之修正之複數個N狀態輸出信號，用以產生與該次一狀態相關之Μ輸出信號之單獨預設者，用以控制產生器系統。 22. —種控制一記憶晶片上一遠地系統之控制器，控制器根據包括複數個X狀態之狀態圖而以狀態機器來操作，控制器包括：一評估裝置，在任一時間從遠地裝置回應以評估至控制器之複數個Ν輸入信號唯一者與複數個ν狀態信號唯一者之關係，及產生複數個γ輸出信號其具有一預設邏輯值，當已符合一條件時即進入狀態圖中之次一狀態，其中一狀態信號及一輸入信號已符合預設邏輯條件；一狀態儲存裝置，其回應評估裝置之複數個γ輸出信號之一其具有一預設邏輯值，以產生修正之複數個Ν狀態輸出信號，俾將狀態圖中從複數個Ν狀態之目前狀態變成次一狀態之指示傳回評估裝置；一狀態識別電路，當控制器不能完成狀態圖中之程 -10- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 548647 A B c D 六、申請專利範圍 '一~-— 序時，回應一選擇性輸入之啟動控制信號以抑制狀態儲存裝置輸出之修正複數個N狀態信號，且將時間時序圖在狀態儲存裝置中包括從N取出之一碼之複數個1^狀態信號循序讀取，用以從N取出之一碼判定控制器目前在狀態圖中之那一狀態；及幸則出裝置’回應狀悲儲存裝置之修正之複數個N狀慼輸出信號以產生Μ輸出信號之單獨預設者其與該次一狀態相關用以控制產生器系統。 23.如申請專利範圍第22項之控制器，更包括一轉移裝置從狀態儲存裝置回應複數個Υ輸出信號之預設者以產生一輸出#號至狀態儲存裝置，以指示要在狀態圖中執行從一狀態至次一狀態之改變。 24·如申請專利範圍第2 2項之控制器，其中狀態儲存裝置包括：複數個η+3設定重置主從正反器（S-R M-S F/F)裝置 ’其中各複數個n+3 S-R M-S F/F裝置之複數個ν與狀態圖之單獨狀態結合，及剩餘η+1至n + 3 S-R M-S F/F裝置係說明S-RM_S F/F裝置，各複數個N S-RM-S F/F裝置回應：（a)與複數個N狀態信號之單獨者相關之單獨設定輸入信號，用以產生一狀態輸出信號以指示現在進入狀態圖中之相關狀態，及（b)與複數個N狀態信號之單獨者相關之單獨重置輸入信號’用以產生一狀態輸出信號以指示現在離開狀態圖中之相關狀態。 25·如申請專利範圍第24項之控制器，其中各S-R F/F裝置 -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 548647 A B c D 々、申請專利範圍包括：一第一反相器用以接收一遠地產生之時脈信號及產生一反相時脈輸出信號；一第二反相器用以接收一遠地產生之非同步重置 (ASRES)信號及從其產生一反相ASRES輸出信號；一第一設定重置正反器（S-R F/F)級，連接以（a)分別在弟一及弟一輸入從狀態圖之複數個N狀態之單獨者相關之轉移裝置接收相關重置及設定輸出信號，（b)從第一反相器接收反相時脈輸出信號，（c)接收收到之 ASRES仏號，及（d)從第二反相器接收反相ASRES輸出信號，用以在第一 S-R F/F級之第一及第二輸出從該收到信號產生預設設定及重置輸出信號；一第二設定重置正反器（S-R F/F)級，連接（a)以便從第一 S-RF/F級接收預設之第—及第二輸出信號，（…接收收到之時脈信號，（c)接收收到之ASRES信號，及（d) 從第二反相器接收反相ASRES輸出信號，用以從該收到信號產生預設之第一及第二輸出信號以表示狀態儲存裝置中複數個N狀態輸出信號之單獨者狀態。· 26.如申請專利範圍第25項之控制器，其中狀^存裝置中當收到ASRES信號具有一邏⑴值，則複數個n設定重置正反器裝置之每一者中之第—S_RF/F級及第二 S-RF/F級即鎖住’以產生邏輯。輪出信號，其與設定及重置輸入信號及收到時脈信號之邏輯值無關，以確保進入狀態圖時所有第mR f/f級之正確重置； -12- 本紙張尺度適用中國國家標$(CNS) A4規格(210X 297公董）—""""""--------- 64 8 54 A B c D 申請專利範圍及當收到ASRE S信號具有一邏輯0值’則弟一及弟二 S-R F/F級都在與設定及重置輸入信號及收到時脈信號之邏輯值相關之下以預設方式操作。 27·如申請專利範圍第26項之控制器，其中狀態儲存裝置中只要收到時脈信號具有一邏輯〇值，第一S-R F/F級即從狀態圖之單獨預設狀態相關之轉移裝置中儲存收到設定及重置輸入信號之邏輯值；只要收到時脈信號具有一邏輯丨值，第一 S-R F/F級即鎖在其目前情況，而第二F/F級即解鎖以接收設定及重置信號之目前邏輯值且儲存它，該信號儲存在第 —S-R F/F級；及當收到時脈信號從一邏輯〇值升至一邏輯1值時，即操作第一 S-R F/F級用以傳送儲存其中之目前邏輯值至第二S-R F/F級，且轉移裝置中設定及重置輸出信號之任何變化不影響第一 S-R F/F級中儲存之邏輯值。 28·如申請專利範圍第27項之控制器，其中各第一設定重置正反器（S-R F/F)級包括：一第一 NAND閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入連接以分別接收轉移裝置之相關重置輸出信號及第一反相器之反相時脈信號；一第二NAND閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入連接以分別接收轉移裝置之相關設定輸出信號及第一反相器之反相時脈信號； -13- 548647 ABC D 六、申請專利範圍一第三NAND閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入分別接至第一 N AND閘之輸出及第二反相器之反相ASRES信號；一 NOR閘包括·· 一第一輸入’ 一第二輸入’及一輸出，第一及第二輸入分別接至第二N AND閘之輸出及收到ASRES信號；及一NOR設定重置正反器（NOR S-R F/F)包括：一第一輸入，一第二輸入，一第一輸出，及一第二輸出，第一及第二輸入分別接至第三NAND閘及NOR閘之輸出，及連接第一及第二輸出至第二設定重置正反器（S-R F/F)級之第一及第二輸入。 29. 如申請專利範圍第28項之控制器，其中NOR S-R F/F包括：一第一 NOR閘及一第二NOR閘，其中第一及第二 NOR閘之第一輸入分別接至第三NAND閘及NOR閘之輸出，第一及第二NOR閘之第二輸入分別接至第二及第一 NOR閘之輸出，及第一及第二NOR閘之輸出接至第二設定重置正反器（S-R F/F)級之第二及第一輸入。 30. 如申請專利範圍第25項之控制器，其中各第二設定重置正反器（S-R F/F)級包括：一第一 NAND閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入連接以分別接收第一 S-R F/F 級之相關重置輸出信號及收到時脈信號；一第二NAND閘包括：一第一輸入，一第二輸入，及 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） A B c D 548647 六、申請專利範圍一輸出，第一及第二輸入連接以分別接收第一 S-R F/F 級之相關設定輸出信號及收到時脈信號；一第三NAND閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入分別接至第一 NAND閘之輸出及接收第二反相器之反相ASRES信號；一 NOR閘包括：一第一輸入，一第二輸入，及一輸出，第一及第二輸入分別接至第二NAND閘之輸出及接收收到ASRES信號；及一 NOR設定重置正反器（NOR S-R F/F)包括：一第一輸入，一第二輸入，一第一輸出，及一第二輸出，第一及第二輸入分別接至第三NAND閘及NOR閘之輸出，，而第一及第二輸出傳送一狀態信號以表示一相關狀態之狀態。 31. 如申請專利範圍第30項之控制器，其中NOR S-R F/F包括：一第一 NOR閘及一第二NOR閘，其中第一及第二 NOR閘之第一輸入分別接至第三NAND閘及NOR閘之輸出，第一及第二NOR閘之第二輸入分別接至第二及第一 NOR閘之輸出，及第一及第二NOR閘之輸出提供狀態信號以表示相關狀態之狀態。 32. 如申請專利範圍第24項之控制器，其中n+1至n + 3說明 S-R M-S F/F裝置各具有一預設輸入包括由一邏輯0電位及一邏輯1電位組成之群之預設者，用以從n+1，n+2 及n+3說明S-R M-S F/F裝置提供一預設單獨邏輯說明 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

48 5

τ則出is號，其未包括在複數個i至n f/f裝置之可能從N取出之一碼之3個連續位元中。过如申請專利範圍第32項之控制器，其中狀態識別電路包括：一啟動邏輯裝置用以產生一輸出控制信號包括：一第一邏輯值當狀態識別電路不動作時，及一第二邏輯值當狀態識別電路選擇性動作以回應選擇性輸入之啟動控制信號；複數個第一切換裝置，當啟動邏輯裝置之輸出控制信號包括第一邏輯值時，用以選擇性連接包括在從1^取出之一碼中之輸入信號與狀態儲存裝置之複數個N S-R M-S F/F裝置，及當啟動邏輯裝置之輸出控制信號包括第二邏輯值時，用以防止各輸入信號與狀態儲存裝置之複數個N S-R M-S F/F裝置之相關單獨者之輸入 -連接；複數個第二切換裝置，當狀態啟動裝置之輸出控制 k號包括第二邏輯值時，用以選擇性將來自狀態儲存裝置之複數個n+3 S-R M-S F/F裝置之每一者之輸出信號轉向至一序列複數個n+3 S-R M-S F/F裝置中次― S-R M-S F/F裝置之相關輸入；及一輸出墊，用以循序從一預設第二切換裝置接收一電流輸出信號，其儲存在最後n+3 S-R M-S F/F裝置中，當複數個n+3 S-R M-S F/F裝置形成圓形位移暫存器時，即作為資訊而以一預設時脈率位移通過最後n+3 -16- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 548647 A8 B8 C8 申請專利範圍 S-R M-S F/F裝置，以回應包括第二邏輯值來自狀態啟動裝置之輸出控制信號。 34·如申請專利範圍第3 3項之控制器，其中狀態識別電路更包括：一反相器用以持續從n+1 S-R M_S F/F裝置產生一電流預設輸出之反相邏輯輸出；及一 AND閘用以從反相器接收反相邏輯輸出，及在其不同輸入從n + 2及n + 3 S-R M-S F/F裝置接收一預設電流輸出，及當n+1至n+3 S-R M-S F/F裝置分別從n+1， n+2及n+3說明S-R M-S F/F裝置產生〇，1，1邏輯說明輸出信號時，產生一高輸出控制信號至啟動邏輯裝置用以使啟動邏輯蓼置屢生一低輸出控制信號至第一及第二切換裝置。 35.如申請專利範圍第3 3項之控制器，其中狀態識別電路更包括一 OR閘當啟動邏輯裝置動作時，用以接收一遠地產生時脈信號及n + 3 S-R M-S F/F裝置之預設電流輸出，及從其以時脈信號率產生一輸出信號包括循序讀取之複數個N狀態信號包括目前儲存在狀態儲存裝置中之從N取出之一碼，用以判定控制器目前在那一狀態〇 36· —種控制一記憶晶片上一產生器系統之方法，而控制器根據包括複數個N狀態之狀態圖而以狀態機器來操作，該方法包括以下步騾： (a)在一狀態儲存裝置中產生修正之複數個n狀態輸 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 54

出信號以回應複數個Y輸入信號以指示狀態圖中從複數個Ν狀態之目前狀態至次一狀態狀態改變； (b) 當控制器不能完成狀態圖中之程序時，藉由選擇性啟動一狀態識別電路而抑制從狀態儲存裝置輸出修正之複數個N狀態信號；及 (c) 與步驟（b)同時循序讀取目前儲存在狀態儲存裝置包括從N取出之一碼之複數個ν狀態信號，用以取出之一碼判定控制器在狀態圖中之那一狀態。 37·如申請專利範圍第3 6項之方法，其中在執行步驟（b)中執行以下子步驟： (bl)當狀態識別電路不動作時產生一輸出控制信號包括一啟動邏輯裝置中之第一第一邏輯值；及 (b 2)當狀態識別電路選擇性動作時產生一第二邏輯值以回應一選擇性輸入之啟動控制信號。 38·如申請專利範圍第37項之方法，其中在執行步驟（^中執行以下子步驟： (cl)當啟動邏輯裝置之輸出控制信號包括步驟（^中之第一邏輯值時，即經由複數個第一切換裝置而選擇性連接包括在從N取出之一碼中之輸入信號與狀態儲存裝置之複數個N S-R M-S F/F裝置，及當啟動邏輯裝置之輸出控制信號包括步驟（b)中之第二邏輯值時，用以防止各輸入信號與狀態儲存裝置之複數個N 汉 M-S F/F裝置之相關單獨者之輸入連接； (c2)當一狀態啟動裝置之輸出控制信號包括第二羅

-18- 輯值時，即經由複數個第二切換裝置而選擇性將來自狀感儲存裝置之複數個“]S_R M-S F/F裝置之每一者之輸出仏號轉向至一序列複數個n+3 S_R M_s F/F裝置 ’用以形成一圓形位移暫存器；及 (C3)在一輸出墊經由一預設第二切換裝置循序接收私 >瓦輸出信號’其儲存在最後n+3 S-R μ-s F/F裝置中，當複數個n+3 S-R M-S F/F裝置形成圓形位移暫存器時，即作為資訊而以一預設時脈率位移通過最後n+3 S-R M-S F/F裝置，以回應來自狀態啟動裝置之輸出控制信號，其包括步驟（b)之第二邏輯值。 39. 如申請專利範圍第38項之方法，其中在執行步驟（c3) 中也執行以下子步驟： (d) 在一反相器中持續從n+1 S-R m-S F/F裝置產生一電流預設輸出之反相邏輯輸出； (e) 在步驟（d)從反相器接收反相邏輯輸出，及在一 AND閘之單獨輸入從各n+2及n + 3 S-R M-S F/F裝置接收一預設電流輸出；及 (f) 當 n+1 至 n+3 S-R M-S F/F 裝置分別從 n+1，n+2 及 ητ3說明S-RM-SF/F裝置產生〇，1，1邏輯說明輸出信號時’從AND閘產生一高輸出控制信號至啟動邏輯裝置用以使啟動邏輯裝置產生一低輸出控制信號至第一及第二切換裝置。 40. 如申請專利範圍第3 9項之方法，更包括以下步驟： (g) 在一OR閘當啟動邏輯裝置動作時，用以接收一遠 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 548647 A8 B8 C8 D8 申請專利範圍地產生時脈信號及n + 3 S-R M-S F/F裝置之預設電流輸出，及從其以時脈信號率產生一輸出信號包括循序讀取之複數個N狀態信號包括目前儲存在狀態儲存裝置中之從N取出之一碼，用以判定控制器目前在那一狀態 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）