TW546949B - Apparatus and method for processing synchronizing signal of monitor - Google Patents
Apparatus and method for processing synchronizing signal of monitor Download PDFInfo
- Publication number
- TW546949B TW546949B TW89116266A TW89116266A TW546949B TW 546949 B TW546949 B TW 546949B TW 89116266 A TW89116266 A TW 89116266A TW 89116266 A TW89116266 A TW 89116266A TW 546949 B TW546949 B TW 546949B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- synchronization signal
- width
- clock
- output
- Prior art date
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Description
546949 92 4 2i _案號89116266_年月曰 修正_ 五、發明說明(1) 發明所屬之技術領域 本發明是有關於一種顯示器,尤其是一種用於處理顯示器 同步信號的裝置及方法。 先前技術 一般,顯示器是一種顯示出影像模式中影像信號的裝置, 比如 SVGA( 8 0 0X6 0 0 ),XGAC 1 0 24X768 )與 SXGA( 1 28 0X1 0 24 )。影像信號是在經過一長串信號處理 後,從連接到顯示器之主要本體所傳送出來,比如從工作 站或個人電腦的影像卡。面板顯示器的實例包括陰極射線 管顯示器以及液晶數位顯示器。尤其是,當作典型面板顯 示裝置的高解析度數位顯示器已經商品化。 如圖1所示,處理顯示器同步信號的習知技術裝置包括同 步信號處理器1,微電腦2,相位鎖定迴路(PLL ) 3以及換算 器4 〇 當有許多符合相對應系統製造商之標準的同步信號,被輸 入到同步信號處理器1時,比如同步導通綠(SOG)信號以及 複合同步(C-sync)信號,則同步信號處理器1會分隔開這 些信號,並輸出複合同步(C-sync)信號以及垂直同步 (V-sync)信號。另一方面,當水平同步(H-sync)信號與垂
546949 案號 89116266 年月曰 修正 五、發明說明(2) 直同步(V-sync)信號都輸入到同步信號處理器1時,同步 信號處理器1會讓這些信號通過。 微電腦2依據同步信號處理器1所輸出的同步信號頻率,決 定顯示器是否該在影像模式或顯示功率管理(DPM)模式。 然後微電腦2依據相對應影像模式,輸出控制信號,以進 行信號處理操作。 PLL 3依據微電腦的控制信號產生時脈脈衝,並產生與該 時脈脈衝同步的新水平同步信號。換算器4依據時脈脈衝 以及PLL 3的水平同步信號,處理每個圖框單位的R/G/B影 像信號。 如果沒有垂直或水平同步信號被偵測到,則決定出該顯示 器並沒有使用。這表示,該顯示器必須是在DPM模式。此 時,微電腦2只提供功率給待命狀態下的必要單元,而切 斷其它單元的供電,比如需要高功率的偏向I C與加熱器。 操作時,同步信號處理器1接收從主要本體所輸出的SOG信 號與複合同步(C - s y n c )信號,或接收水平同步(Η - s y n c )信 號與垂直同步(V-sync)信號。如果SOG信號輸入到同步信 號處理器1,如圖2 a所示,則同步信號處理器1會處理該 S0G信號,使得同步信號债測位準以下的信號都輸出高位 準,而同步信號偵測位準以上的信號都輸出低位準。因
546949 _案號89116266_年月曰 修正_ 五、發明說明(3) 此,同步信號處理器1最後輸出複合同步信號與垂直同步 信號。 此外,同步信號處理器輸出水平同步信號與垂直同步信 號,亦即分隔開同步信號而不需額外的處理。同步信號處 理器將複合同步信號分割成水平同步信號與垂直同步信 號,並輸出到微電腦2。 結果,微電腦2依據同步信號處理器1所輸出的同步信號頻 率,來辨識出顯示器的適當模式,亦即影像模式或DPM模 式。微電腦2接著輸出控制信號到PLL 3,提供相對應的取 樣時脈給換算器4。 PLL 3利用與該時脈脈衝同步的水平同步信號,產生由微 電腦2控制信號所設定的時脈脈衝,並提供時脈脈衝以及 水平同步信號換算器4。換算器4依據微電腦2控制信號, 處理從主要本體所傳送出來的R/G/B影像信號。 在正常模式下,當顯示器不使用時,沒有同步信號會輸入 到同步信號處理器1。因此,微電腦2會進入DPM模式。 然而,既然有G信號存在,因此即使沒有同步信號輸入到 同步信號處理器,該G信號也要經由SOG輸入端,輸入到同 步信號處理器1。如圖2b所示,當同步信從G信號中異常的
546949 92 ί 2ί _案號89116266_年月曰 修正_ 五、發明說明(4) 被分隔開時,異常同步信號會輸入到微電腦2。因此,雖 然顯示器並沒有操作,但是微電腦2不會進入DPM模式。結 果,會發生影像處理錯誤。這會導致較差的影像品質以及 不需要的功率消耗。 以上說明在此都當作參考,其中具有額外或其它細節,特 性及或技術背景的適當教導。 發明内容 本發明的目的在於解決至少上述的問題及/或優點,並提 供至少以下所述的優點。 本發明的另一目的在於提供一種用於處理顯示器同步信號 的方法及裝置,在本質上,可以免除掉至少一個或多個因 習知技術之限制與缺點所造成的問題。 本發明的另一目的在於提供一種可以偵測異常同步信號的 裝置及方法。 本發明的另一目的在於避免較差的影像品質以及進入顯示 器DPM模式的錯誤。 本發明的另一目的在於避免顯示器中不需要的功率消耗。
546949 _案號89116266_年月曰 修正_ 五、發明說明(5) 為達到依據本發明的目的的這些優點以及其它優點,如被 具體化並做廣範圍解釋的,依據本發明較佳實施例用於處 理顯示器同步信號的裝置包括從SOG信號中分隔開同步信 號的同步信號處理器,偵測出由同步信號處理器所輸出之 同步信號寬度與水平線寬度的偵測器,利用所偵測到的同 步信號寬度與水平線寬度之比值來決定出同步信號是否異 常的微電腦,以及依據微電腦控制信號來產生時脈信號的 時脈產生器並輸出時脈信號到偵測器。 為了達到至少上述目的的全部或一部分,進一步提供一種 處理依據本發明顯示器同步信號的方法,包括偵測出同步 信號寬度以及相對應水平線寬度,將同步信號寬度與相對 應水平線寬度的比例對已設定的比例做比較,並決定同步 信號的異常性。 為了達到至少上述目的的全部或一部分,進一步提供一種 處理顯示器同步信號的裝置,包括從輸入信號中分隔開同 步信號的同步信號處理器,依據同步信號偵測出同步信號 寬度與水平線寬度的偵測器,利用所偵測到的同步信號寬 度與水平線寬度之比值來決定出同步信號是否異常的微電 腦,以及依據微電腦控制信號產生時脈信號的時脈產生器 並輸出該時脈訊號到偵測器。
546949 1 號 89116266 五、發明說明(6) 為了達到至少上述目的的全部或一部分,進〜 )依據比:::應 I水平線寬度的比例對預設值做比較, |決定同步信號是正常或異常 |處理顯示器同步信號的方法’包括(a)偵測出提供〜種 度以及相對應水平線寬度’(b )將同步信號办δ步信號寬 |為了達到至少上述目的的全部或一部分, 影像顯示裝置’該影像顯示裝置包括信號處:t提供〜種 腦,蚪脈產生器以及換算器,所達到的改盖盗,微電 來接收第一時脈信號以及接收水平同 ς匕括被耦合 號之一的第一計數電路,被耦合用來接收複合同步卢 及接收水平同步信號與複合同步信號之—,:時脈信鱿^ 號的重設產生器,被耦合用來接收第一時輪出重彀作 ΐί的=計數ΐ路1中第-計數電路對同及重; r ,而弟一計數電路對水平線寬度進二二g的寬 為了達到至少上述目的的全部或一 偵測出異常同步信號的方法’包括積洌出=二步提供—種 度,偵測出相對應水平線寬度,決定 號的寬 小於一半的水平線育声 又,、 號寬度是 平線寬度,則:Ϊ巧门:果同步信號寬度小於 ts;預設值,果同步信號寬度並不 k:::則將f新的同步信號寬度設定成等於同步传; 見-/ 7平線寬度,以及決定同步信號寬度對水‘線; 第9頁 546949 92 ! 2ί _案號89116266_年月曰 修正_ 五、發明說明(7) 度的比例是否大於或等於預設值。 本發明一部分的其它優點,目的與特點將在以下的說明中 提出,而且有一部分對於熟知該技術領域的人士來說,在 檢視以下說明後將會變得很明顯,或是從本發明的經驗中 的學習到。本發明的目的與優點是可以實現並達成,尤其 是在所附申請專利範圍中所指出來的。 實施方式
如圖3所示,依據本發明之較佳實施例用於處理顯示器同 步信號的裝置包括同步信號處理器3 1,偵測器3 2,微電腦 3 3,時脈產生器3 4以及換算器3 5。 、
當不同的同步信號被輸入到同步信號處理器3 1時,比如同 步導通綠(SOG)信號以及複合同步(C-sync)信號,則同步 信號處理器3 1會分隔開這些信號,並輸出複合同步 (C-sync)信號以及垂直同步(V-sync)信號。當水平同步 (Η - s y n c )信號與垂直同步(V - s y n c)信號都輸入到同步信號 處理器3 1時,同步信號處理器3 1會輸出這些信號,而不做 任何處理。偵測器3 2偵測出同步信號處理器3 1所輸出之信 號的同步信號寬度與水平線寬度。該資訊然後由偵測器3 2 輸出。
第10頁 546949 號 8911fi?.Rft 五、發明說明(8) 修正 曰 Λ_Ά 微電腦33利用侦泪,丨哭 賞声的以M列°σ 32所偵測出之同步信號寬度與水平線 見7又的比值,决、々门 依據同步俨铲产=,步信號是否為異常。接著微電腦33 是否晷% :〜处杰3 1所輸出之同步信號的頻率,來決定 ::ΐίΓ影像模式或進行晴式,並輸出控制信號, 便依據相對應模式進行信號處理操作。 :產f t态34依據微電腦33的控制信號,產生時脈脈衝, 時脈同步的新水平同步信Εβ換算器35依據時 p, . Ζ所輪出的時脈脈衝以及水平同步信號,處理| 個圖框早位的R/G/B影像信號。 帑 t圖4所示,偵測器32包括第一計數器41,重設信號產生 =第二計數器44,第一暫存器42以及第二暫存器45。 f 、ί數為41利用同步信號處理器31所輸出之水平同步传 號或複合同步信號,當作重設信號,依據時脈產生器 輸出之時脈脈衝,對同步信號計數。重設信號產生器43 用同步信號處理器31所輸出之水平同步信號或複合同步作 號以及日可脈產生器3 4所輸出之時脈脈衝,產生重設信 號,用來偵測水平線寬度。 ^ 第二計數器44依據重設信號產生器43所產生之重設信滎 I對水平線寬度計數。第一暫存器42將用來谓測水“寬^ 的重,信號,當作時脈信號,輪出第一計數器41的計數X |值。弟一暫存器45輸出弟二計數器44的計數值,且與第〜
546949 _案號89116266_年月曰 修正_ 五、發明說明(9) 暫存器4 2的輸出是同步的。
重設信號產生器4 3包括用來將水平同步信號或複合同步信 號同步到時脈產生器3 4所輸出之時脈信號的第一 D型正反 器5 1,以及將第一 D型正反器5 1之輸出反相的第一反相器 53。進一步還包括將第一 D型正反器5 1延遲一個時脈的第 二D型正反器52,對第二D型正反器52的輸出進行AND操作 用比如AND閘的邏輯閘54,以及將邏輯閘54的輸出反相並 產生重設信號給偵測水平線寬度用的第二反相器5 5。PLL 是當作時脈產生器34。 以下依據本發明較佳實施例處理顯示器同步信號的方法將 參閱圖5與圖6做說明。 同步信號處理器3 1接收主要本體所輸出的SOG信號與複合 同步信號(C-sync),或水平同步信號(H-sync)與垂直同步 信號(V-sync)。如果SOG信號輸入到同步信號處理器31, 則同步信號處理器3 1輸出SOG信號,當作複合同步信號與 垂直同步信號。
如果水平同步信號與垂直同步信號,亦即分隔開的同步信 號,輸入到同步信號處理器3 1,則同步信號處理器3 1輸出 這些信號,最好是不做任何處理。同步信號處理器3 1將複 合同步信號分割成水平同步信號與垂直同步信號,並輸出
第12頁 546949 92. 4.2i _案號89116266_年月曰 修正_ 五、發明說明(10) 到微電腦3 3。 接著參閱圖5,偵測器32偵測出水平同步信號(H-sync)或 複合同步信號(C-sync)的寬度(HW),以及水平線寬度 (T W ),如步驟6 0所示。 以下將參閱圖6,說明偵測器3 2偵測出同步信號寬度以及 水平線寬度的操作。 第一計數器41,利用水平同步信號(H-sync)與複合同步信 號(C - s y n c ),當作重設信號,依據時脈產生器3 4所輸出之 時脈脈衝,對同步信號寬度(HW )進行計數。 重設信號產生器43經由第一 D型正反器5 1輸出信號’ Α’,而 將同步信號同步到時脈脈衝,並將信號’ Α’經由第一反相 器5 3反相,而輸出信號’ Β ’。接著,重設信號產生器4 3經 由第二D型正反器52,而將第一 D型正反器51的輸出延遲一 個時脈脈衝的時間,輸出信號’ C’。然後,重設信號產生 器43經由AND閘54對信號’ Β’與’ C’進行AND操作,輸出信號 ,CP’。最後,重設信號產生器43經由第二反相器55將’ CP’ 反相,輸出重設信號’ D’,用來偵測出水平線寬度。 第二計數器4 4利用重設設信號,偵測出水平線寬度,依據 時脈產生器34所輸出之時脈脈衝,對水平線寬度(TW)進行
第13頁 546949
計數。 弟一暫存器42以及第二暫存器45利用,cp,當作時脈信號, 將第一計數器41的計數值(HW)同步到第二計數器44的計數 值(TW ) ’並輸出該同步值給微電腦3 3。 接著荼閱圖5,微電腦3 3讀取腳與tw,如步驟S6 1所示,並 加/1到TW,如步驟S61所示。既然計數值(TW)是從依據時脈 脈衝的一個時脈脈衝所經過的時間,藉計數出水平線寬声 所得到,所以實際的水平寬度是加上一個時脈所得到的, 亦即加1到計數值TW。 ’ 然後決定H W是否小於T W / 2,如步驟S 6 3所示。如果Η ψ小於 T W / 2 ’則計异出H W對T W / 2的比值Κ,如步驟S 6 5所示。然而 如果HW不小於TW/2,則TW減去HW後所得的數值會變成新的 Μ值,如步驟S64所示,並計算出HW對TW的比值Κ,如步驟 S 6 5所示。 ” 在此,HW是同步信號高期間時的計數值。這表示,如果@ 步信號是正值,則HW是同步信號寬度的計數值,而如果同 步信號是負值,則HW是同步信號寬度以外期間的計數值。 亦即,如果HW大於TW/2,則HW是同步信號寬度以外期間的 計數值。所以,HW減去TW/2後所得的數值會變成實際同步 信號寬度的計數值。
546949 92, m _案號89116266_年月日__ 五、發明說明(12) 然後如步驟S 6 6所示,決定出K是否小於預設比例(N)。如 果K是否小於N,則決定出同步信號為正常,如步驟S 6 7所 示。依據VESA標準,N最好是同步信號寬度對水平線寬度 的比值。如果是SOG信號,則N是20°/〇。 同時,如步驟S 6 6所決定的結果,如果K大於N,則同步信 號是異常,如步驟S 6 8所示。 如果同步信號的決定結果是正常時,微電腦3 3接著將控制 信號加到相對應的單元上,進行正常的影像信號處理操 作。然而如果同步信號的決定結果是異常時,微電腦3 3控 制相對應單元,不要造成螢幕處理錯誤或進入DPM模式。 依據本發明用於處理顯示器同步信號的裝置具有一些優 點。例如,即使同步信號是異常的,相對應單元被正確的 控制住,或進行DPM模式,進而避免螢幕處理錯誤。所 以,較差的影像品質以及不需要的功率消耗便可以避免 掉,而且產品品質也可以穫得改善。 以上實施例與優點都只是當作實例用,並不是要限定本發 明。本發明所教導的都可以應用到其他型式的裝置上。本 發明的說明是解釋性的,並不是要限定本發明的精神與申 請專利範圍。許多其他型式,修改與變化對於熟知該技術
第15頁 546949 _案號89116266_年月日__ 五、發明說明(13) 領域的人士來說都是很明顯的。在申請專利範圍中,方法 加功能的語句是要涵蓋在此所提出的結構,進行所提出的 功能,不只是針對結構上相對等的,而且是相對等的結 構。
第16頁 546949 _案號89116266_年月曰 修正_ 圖式簡單說明 本發明將參考以下圖式作詳細的說明,圖式中的相類 似參考數號代表相類似的單元: 圖1是用於處理顯示器同步信號之習知技術裝置的方塊 圖。 圖2a與2b是依據第一圖分隔開同步信號之操作的波形圖。
圖3是依據較佳實施例用於處理顯示器同步信號之裝置的 方塊圖。 圖4是說明圖3偵測器的詳細方塊圖。 圖5是依據本發明較佳實施例處理同步信號之方法的流程 圖。 圖6是與偵測出同步信號與水平線寬度有關的波形圖。 圖式中的參考數號
1同步信號處理器 2微電腦 3相位鎖定迴路(PLL) 4換算器
第17頁 546949 92. 4. 2ί
第18頁
Claims (1)
- 546949 案號89116266 年 曰 修正 六、申請專利範圍 1 . 一種用於處理顯示器同步信號的裝置,其特徵為包括: •同步信號處理器,將同步信號從輸入信號中分開; •偵測器,依據同步信號,偵測出同步信號寬度與水平 線見度, •微電腦,依據同步信號寬度與水平線寬度的相對比 值,決定同步信號是否為正常或異常;以及•時脈產生器,依據微電腦的控制信號,產生時脈脈 衝,並輸出時脈脈衝給偵測器。 2 .如申請專範圍中第1項所述之裝置,其中 該偵測器包括: •第一計數器,依據時脈產生器所輸出的時脈脈衝,利 用同步信號處理器所輸出的水平同步信號或複合同 步信號,計數此同步信號;•重設信號產生器,利用同步信號處理器所輸出的水平 同步信號或複合同步信號,以及時脈產生器所輸出的 時脈脈衝,產生重設信號,以偵測水平線寬度;以及第19頁 546949 92, 4. 2! 案號89116266_年月日 修正 六 、申請專利範圍 • 第 二 計 數 器 5 依 據重設信號 產生器 所 產 生 的 重 設 信 號 , 對 水 平 線 寬 度 進 行計數。 3. 如 中 請 專 範 圍 中 第 2項之裝置, ,其中 該 重 j-n. δ又 信 號 產 生 器 包括: • 第 一 鎖 栓 器 5 將 水平同步信 號或複 合 同 步 信 號 與 由 時 脈 產 生 器 所 出 的 時脈信號同 步; • 第 二 鎖 栓 器 , 將 第一鎖栓器 的輸出 延 遲 一 個 時 脈 脈 衝 以 及 • 邏 輯 閘 9 對 第 二 鎖栓器之輸 出實施 邏 輯 操 作 〇 4 ·如 中 請 專 範 圍 中 第 3項之裝置, ,其中 各 該 第 一 鎖 栓 器 與 第二鎖栓器 包括D型正反器£ 5 如 中 請 專 範 圍 中 第 3項之裝置: ,其中 該 邏 輯 閘 是 AND閘( 6 ·如 中 請 專 範 圍 中 第 2項之裝置, ,其中 該 偵 測 器 進 — 步 包 括: • 第 一 暫 存 器 , 利 用邏輯閘的 輸出當 作 時 脈 信 號 輸出 第 計 數 器 的 計 數 值 ;以及第20頁 546949 _案號89116266_年月曰 修正_ 六、申請專利範圍 •第二暫存器,輸出第二計數器的計數值,該計數值是 與第一計數器輸出的計數同步。 7 .如申請專範圍中第1項之裝置,其中 該時脈產生器是相位鎖定迴路。 8. 如申請專範圍中第1項之裝置,其中 該輸入信號是導通綠信號(SOG)的信號。 9. 一種用於處理顯示器同步信號的方法,其特徵為包括以 下步驟: (a )偵測同步信號寬度與相對應水平線寬度; (b)將同步信號寬度對相對應水平線寬度的比值與預設 值比較;以及 (c )依據比較結果,決定該同步信號是否為正常或異 常。 1 0 .如申請專範圍中第9項之方法,其中 該步驟(c)包括如果同步信號寬度對水平線寬度的比值 大於預設值,則決定該同步信號是異常。546949 _案號89Π6266_年月曰 修正_ 六、申請專利範圍 1 1.如申請專範圍中第9項之方法,其中 該預設值依據VESA標準,是同步信號寬度對水平線寬 度的比值。 1 2 .如申請專範圍中第9項之方法,其中 如果該同步信號寬度大於一半的水平線寬度,則將該 同步信號寬度設定成該同步信號寬度減去水平線寬 度。1 3.如申請專範圍中第9項之方法,其中 該同步信號是水平同步信號。 1 4. 一種具有信號處理器、微電腦、時脈產生器與換算 器的影像顯示裝置,其中之改善包括: •第一計數電路,被耦合用來接收第一時脈信號以及 水平同步信號或複合同步信號;•重設信號產生器,被耦合用來接收第一時脈信號以 及水平同步信號或複合同步信號,並輸出重設信 號; •第二計數電路,被耦合用來接收第一時脈信號與重第22頁 546949 92. i. 21 年"二二… — .,,-·卜 —·|ίΓ … -#b%1- 六、申請專利範圍 ~ — ' 設信"5虎, •上述第一計數電路對同步信號寬度進行計數,而 此第二計數電路對水平線寬度進行計數。 1 5 .如申請專範圍中第1 4項之裝置,其中該第一計數電路包括耦合到第一暫存器的第一計數 器,該第二數電路包括耦合到第二暫存器的第二計數 器,該第一暫存器接收第一計數器的輸出以及重設產 生器所輸出的第二時脈信號,與該第二暫存器接收第 二計數器的輸出以及第二時脈信號。 1 6 .如申請專範圍中第1 5項之裝置,更包括: •同步信號處理器,被耦合用來接收複數個同步信 號,並輸出垂直同步信號以及水平同步信號或複合 同步信號;•微電腦,被耩合用來接收同步信號處理器以及第一 與第二暫存器的輸出; •時脈產生器,產生第一時脈信號;以及 •換算器,被耦合用來接收R/G/B影像信號,第一時脈 信號以及水平同步信號。第23頁 546949 02. 4.2i _案號89116266_年月曰 修正_ 六、申請專利範圍 1 7 .如申請專範圍中第1 4項之裝置,其中 該重設信號產生器包括: •第一鎖栓器,被耦合用來接收第一時脈信號以及水平 同步信號或複合同步信號; •第二鎖栓器,被耦合用來接收第一鎖栓器的輸出; •邏輯閘,被耦合用來接收並在邏輯上結合第一鎖栓器 與第二鎖栓器的輸出,第一鎖栓器的輸出當作第一輸 入信號,第二鎖栓器的輸出當作第二輸入信號,以產 生第二時脈信號。 1 8 .如申請專範圍中第1 7項之裝置,更包括 第一反相器,被耦合用來接收第一鎖栓器的輸出,並 提供第一輸入信號給邏輯閘,以及包括第二反相器, 被耦合用來接收第二時脈信號以產生重設信號。 1 9. 一種偵測異常同步信號之方法,其特徵為包括以下步 驟: •偵測同步信號寬度; •偵測相對應水平線寬度;第24頁 546949 - _案號89116266_年月日_ifi_ 六、申請專利範圍 •決定同步信號寬度是否小於一半的水平線寬度; •如果同步信號寬度小於一半的水平線寬度,則決定同 步信號寬度對水平線寬度的比值是否大於預設值;而 且相當於同步信號寬度減去水平線寬度,並決定此經 修正之同步信號寬度對水平線寬度的比值是否大於或 等於預設值。 2 0 .如申請專範圍中第1 9項之方法,其中 該預設值是VESA標準。 2 1.如申請專範圍中第1 9項之方法,更包括 如果該比值大於該預設值,則決定該同步信號為異 常0第25頁 546949S〇G C—sync H - sync V-syncI2C 圖2A SOG 同步信號 偵測位準 分隔出 同步信號從G信號中 分隔出異常 的同步信號 5469493 31 33 35 S〇G C-sync H-sync V - syncί 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89116266A TW546949B (en) | 2000-08-11 | 2000-08-11 | Apparatus and method for processing synchronizing signal of monitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89116266A TW546949B (en) | 2000-08-11 | 2000-08-11 | Apparatus and method for processing synchronizing signal of monitor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW546949B true TW546949B (en) | 2003-08-11 |
Family
ID=29729372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW89116266A TW546949B (en) | 2000-08-11 | 2000-08-11 | Apparatus and method for processing synchronizing signal of monitor |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW546949B (zh) |
-
2000
- 2000-08-11 TW TW89116266A patent/TW546949B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
US20080129761A1 (en) | Picture mode controller for flat panel display and flat panel display device including the same | |
US6563484B1 (en) | Apparatus and method for processing synchronizing signal of monitor | |
JP2003167545A (ja) | 画像表示用信号の異常検出方法および画像表示装置 | |
KR20030006022A (ko) | Out-of 레인지 모드 디스플레이 장치 및 방법 | |
TW546949B (en) | Apparatus and method for processing synchronizing signal of monitor | |
JP2002135688A (ja) | 映像信号の有効期間検出回路 | |
TW452731B (en) | Circuit that correctly transfers the analog image signal from VGA card to the digital image signal | |
KR100206583B1 (ko) | 액정 표시 장치용 동기신호의 극성 감지회로 | |
KR100266222B1 (ko) | 모니터 디스플레이용 신호 처리장치 | |
KR980004293A (ko) | 평판 디스플레이 장치 | |
JP2578996B2 (ja) | 液晶表示装置 | |
JP3399450B2 (ja) | 周波数検出方法と周波数検出回路 | |
JP2004069882A (ja) | 画像信号の非同期処理装置 | |
KR100444796B1 (ko) | 액정 표시 장치용 해상도 모드신호 발생회로 | |
KR100229928B1 (ko) | 액정 모니터의 동기신호 유무 표시 방법 및 그 장치 | |
KR100569714B1 (ko) | 박막 트랜지스터 데이터 출력장치 및 디스플레이 모드 설정방법 | |
JP2001215937A (ja) | 映像信号処理装置 | |
KR100274223B1 (ko) | 실시간 입력신호 포맷 변환 감지 장치 및 방법 | |
JP3876794B2 (ja) | 垂直同期信号処理回路 | |
KR20000007611A (ko) | 샘플링 주파수 및 샘플링 위치 조정장치와 조정방법 | |
KR20010081557A (ko) | 평면 모니터의 동기신호 안정화장치 | |
KR100304891B1 (ko) | 평판형 표시장치 시스템 | |
JPH11231826A (ja) | 映像信号処理装置 | |
KR20000044742A (ko) | 영상 신호 포맷 판별 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |