TW536810B - Post erase adjustment device and method of flash memory array - Google Patents

Description

536810 五、發明說明（l) 本發明係有關於一種快閃 方法，M U s + Ha 裡厌閃A丨思陣列抹除後調整裝置及 後處理之阱1種逐漸提高控制閘極電壓以行抹除 憶陣列抹除後調整裝置及方法。 如下。i P Hu 早兀的私式化和抹除處理方式說明 如下。在程式化上主要是利 hot —〇n effect)i=通f熱電子效應（― 極的正電壓#其下方通道門11就是利用麵合到浮動閘 ^ ΛΛ φ ^ ^ . 、、間存在的電壓差，建立一足夠強 度的電％，讓其間電子獲得足 埶雷孚、你* 4仏 又传足夠牙透氧化層的動能（亦即 = 獲於浮動閑極中。具體來說，由於浮 動鬧極内是否存在雷早的 〇^條件可以影響到其下方通道的導 矸以骆夂々降電注入到浮動閘極的方式，便 態。、fe體早凡程式化為儲存π 1”或儲存"〇”的不同狀 要a 理1則是將浮動閘極内捕獲的電子加以釋放，主 H過Fl:wle卜NGrdheim穿隨效應（卜N ―心 Λ 也就是在控制間極上施加一很大的負電 壓，精由介電質層的耦合作用， 空炫、Μ备儿a 梁子動閘極内的電子得以 牙隧過乳化層，經由下方通道或是源極加以釋放。 m閃式記憶體單元在抹除後常會有所謂過度抹 除Cover-erase)的問題，* 钟 η — 认 $ g ^ ^ = 也就疋在抹除處理中過度執行， ^:讓§己丨思體皁元的臨界電壓Uhresh〇ld v〇itage)降到 ! 士這將會ί致記憶陣列*現漏電的現象。η卜，記憶 :二龁ί ΐ f早70在抹除處理後’同樣儲存狀態之記憶單 7G的界電壓分佈常會發生過廣的問題。

536810 五、發明說明（2) 因此’快閃記憶陣列在抹除後’必須執行抹除後處理 以改善快閃記憶陣列之狀態。參閱第1圖，第1圖係顯示傳 統快閃記憶陣列抹除後處理之電路示意圖。 如第1圖所示，記憶陣列1 〇中具有複數記憶單元i 2 A、 1 2B、1 2C、1 2D，在此以快閃記憶單元為例。第2圖係顯示 快閃記憶單元1 2 A於電路符號中各部分所代表之結構。快 閃記憶單元1 2 A具有一控制閘極1 2 2、一浮動閘極1 2 4、一 汲極1 26以及一源極1 2 8。另外，其他快閃記憶單元丨2β、 1 2C、1 2D於電路符號中各部分所代表之結構與第2圖相 同，在此不予贅述。 上述快閃 耦接於定電流 傳統快閃記憶 行抹除後之處 置，即可將過 值。 第3A及3B 意圖。在此， 當記憶陣 除而為負值時 3 V定電壓之情 電壓的動作。 供應之電流將 不會流至其他 記憶單元之汲極所接收電壓為柙，而源極係 ，應器1 4，用以接收約2mA之電流。另外， 單元之控制閘極係耦接於3V定電壓，藉以執 理’執行時間約為10ms。藉由上述之^路配 度抹除之記憶單元的臨界電壓調整到預期之 圖係顯示使用傳統方式執行抹除後處理之干 汲極與控制閑極皆接收定電壓。“里之不 列1ΐ 單元之臨界電壓因為過度抹 況電壓過低1此在控制間極接收 %/ +: /對此特定記憶單元執行調整萨界 經由此記憶單_ ϋ刀由定電流供應器14所 記憶單元（如纪愔罝_ Λ °己k早708 )，而 。己fe早πΑ )。就正常情況而

536810 五、發明說明（3) 言，記憶單元A必須等到記憶單元β之臨界電壓調整至正常 值後，方可调整臨界電壓，然而在上述情形中，顯然 單元A沒有機會被調整臨界電壓。如第3B圖所示/記憶°單& 元A之曲線並未受到調整。更甚者，此特定記憶單元^允 許之電流流量若大於定電流供應器14額定供應之電流，將 造成定電流供應器1 4無法繼續動作，使得執行調整臨界電 壓之步驟無法繼續進行。 。第4圖係^示使用傳統方式執行抹除後處理之快閃記 [思單元的可罪度測試圖。在此是做讀取干擾測試，其中 100KP/E代表測試執行1〇〇0〇〇次編程及抹除處理後之快閃 記憶單兀的曲線，而1 〇〇P/E代表測試執行丨〇〇次編程及抹 除處理後之快閃記憶單元的曲線。如圖所示，記憶單元A 於1 〇3秒後會有異常臨界電壓偏移之現象，此因在於記憶 單元A内之殘留電子並未完全移除所致，將影響記憶單元a 之可靠度。 有鑑於此’為了解決上述問題，本發明主要目的在於 提供一種快閃記憶陣列抹除後調整裝置及方法，在執行調 整臨界電壓之步驟初期，先施加較低電壓值之控制閘極電 壓i使得某些臨界電壓為負值之記憶單元無法允許過多由 疋電流供應所供應之電流經過。此時臨界電壓為負值之 記憶單兀之臨界電壓將逐漸提升，而其他記憶單元同樣可 執$調整臨界電壓之動作。接著，施加於控制閘極電壓之 電壓值逐漸增加，此時臨界電壓為負值之記憶單元數目已 經減少，根據前述之原理，通過各記憶單元之總電流量不 536810

會超過定電流供應II所能供應之電流 之記憶單元。“匕—來 ：：集中於特定 臨界電壓的目的。 、j達成凋整各記憶單元之 為 除後調 列，各 極，包 極電源 極電壓 一源極 裝置係 控制閘 改變快 獲致上 整裝置 自具有 括沒極 供應裝 至快閃 電流至 用以提 極，藉 閃記憶 述之目的，本發明提出一種快閃 適用於一具有 一控制閘極 電源供 置。汲 記憶單 快閃記 供一逐 以控制 單元之 應裝置、 極電源供 元之汲極 憶單元之 漸提高之 源極電流 技界電壓 複數快閃記憶單 浮動間極、一源、 定電流供應器、 應裝置，係用以 。定電流供應器 源極。而控制閘 閘極電壓至快閃 流至快閃記憶單 值0 A m陣列抹 元之記憶陣 極以及一汲 以及控制閘 提供一正汲 係用以提供 極電源供應 記憶單元之 元，並逐漸 另外，本發明提出一種快閃記憶陣列抹除後調整方 /包括下列步驟·首先，提供正汲極電壓至快閃記憶單 ，之汲極以及提供源極電流至快閃記憶單元之源極。接 著，，供逐漸提高之閘極電壓至快閃記憶單元之控制閘 極，藉以控制源極電流流至快閃記憶單元，並逐漸改變快 閃記憶單元之臨界電壓值。 實施例·· 參閱第5圖，第5圖係顯示根據本發明實施例所述之快 閃記憶陣列抹除後處理之電路示意圖。 如第5圖所示，記憶陣列20中具有複數快閃記憶單元 22A、22B、22C、22D，在此以快閃記憶單元為例。快閃記

0389-7144TWF(η);IDF200108257;Ρ900498;ROBERT.ptd 第 7 頁 536810 五、發明說明（5) 憶單元22A、22B、22C、22D於電路符號中各部分所代 結構與第2圖相同，在此不予贅述。快閃記憶單元22a具有 控制問極122、-浮動問極124、-沒極126以及一源極 =極電源供應裝置24供應至快閃記憶單元22α、22β、 22C/22D之汲極電厪範圍為2·5ν〜5ν，而源極係轉接於定 ^供應器26，用以接收約100uA〜—之電流，此電 =視不同之抹除後，理需求而定。另外，根據本發明實施 二：ί ϊ皁凡之控制閘極係耦接於控制閘極電源 ^衣置28。控制閘極電源供應裝置以供應至控制閘極之 士塗值係逐漸提高，例如以每次變化量為〇 · 3v為例，逐漸 =〇V、UV、〇.6卜至3V為止’藉以執行抹除後之處理， 間約為10ms。藉由上述之電路配置，即可將過度抹 ^第6A_6B圖係顯示使用根據本發明實施例所述之快閃 5己憶陣列抹除後調整方法之干音岡 . 收逐漸升高之ϋ 在此’控制極係接 在執行調整臨界電屢之步驟初期，先施加較低電屢值 J控制閘極電Μ ’使得某些臨界電壓過低之記憶單元得以 執仃凋整臨界電壓的動作。此時臨界電壓過低之記憶 ，臨界電壓將逐漸提升（如記憶單元d )。由於此時記憶 ，:兀D之臨界電壓已經提升，因此在增加控制閘極電壓的 月況下，仍然可以繼續調整其臨界電壓。因此，臨界電壓 過低之記憶單元D數目逐漸減少，而在記憶單元〇之臨界電 Η 0389-7l44TWF(n);IDF200108257; P900498;R〇BERT.ptd 第 8 頁 536810 五、發明說明（6) 壓順利调南後，盆仙 立 - 調整臨界電壓之動作“ 70 (如記憶單元C )才可執行 過定雷、、☆ J ί之原^里’通過各記憶單元之總電流量不會超 過疋電流供應器所能供雁 "^ 定記憶單元D之臨：上電流，且不會因為無法調整特 調整無法遂行。最徭 / 一他。己U早兀^界電壓之 ^ . ^RR J敢後，各§己憶單元之臨界電壓皆得以調 整，如第6B圖所示，印情置 厂】 到調整。 °己U早几C及記憶皁元D之曲線皆已受 第7圖係顯示使用拍械 後處理之快閃記憶ΛΛΛ明實施例所述之執行抹除 擾測試，㈣〇〇KP/E代表、、:'度：試圖。在此是做讀取干 處理後之快閃記憶單元的曲1成執行100000次編程及抹除 _次編程及抹除處理後之曲;V而100P/E代表測試執行 影響，大幅提昇快閃記以偏移並不會受到讀取時間之 U丨〜、早兀之靠。 本發明雖以較佳實施例 又、社斗μ 本發明的範圍，任何孰習此g $ σ上’然”非用以限定 保護範圍當視後附之申；與潤飾，因此本發明之 τ ^寻利乾圍所界定者為準。

536810

意圖； 第1圖係顯示傳統快閃記憶陣列抹除後處理之電 第2圖係顯示快閃記憶單元丨2 A於電 路示 代表之結構； 路符諕中各部分所 之示=圖及㈣圖係顯示使用傳統方式執行抹除後處 第4^^^^傳統^式執行抹除後處 隱早兀的可靠度測試圖； 既 第5圖係顯示根據本發明實施例所述之快 抹除後處理之電路示意圖； 丨思陣 第6A圖及第6B圖係顯示使用根據本發明實施 快閃記憶陣列抹除後調整方法之示意圖；以及 斤以^ Λ ^ ^ it ^ e ^ ^ ^ 4 里之决閃Z fe早兀的可靠度測試圖。 符號說明： 1 0、2 0〜記憶陣列； • 12A、12B、12C、12D、22A、2 2B、22C、22D 〜記憶單 理 閃記 列 之 元； 1 2 2〜控制閘極； 124〜浮動閘極；

536810 圖式簡單說明 126 ^ 〜沒極； 128， 〜源極； 14、 2 6〜定電流供應器； 24〜 汲極電源供應裝置； 28〜 控制閘極電源供應裝置。 _画画1 第11頁 0389-7144TWF(η);IDF200108257;P900498;ROBERT.p t d

Claims (1)

1. 536810 六、申請專利範圍 禎金Λ „記憶陣列抹除後調整裝置，適用於-具有 有—2 Γ §己憶早兀之記憶陣列，上述快閃記憶單元各自具 有控制閘極、、一浮動間極、一源極以及一汲極，包括： 栢，田；及極電源供應裝置’麵接於上述快閃記憶單元之沒 …用：提供-正汲極電壓至上述快閃記憶單元之汲極； 用、二定電流供應器’轉接於上述快閃記憶單元之源極’ 用以提供-源極電流至上述快閃記憶單元之源極；以及 之批I控制閘極電源供應裝4，麵接於上述快閃記憶單元 ’用以提供-逐漸提高之閘極電壓至上述快閃 思早兀之控制閘極，#以控制上述源極電流流至上述快 ^己憶單元，並逐漸改變上述快閃記憶單元之臨界電壓 值。 袖敕2壯如申請專利範圍第1項所述之快閃記憶陣列抹除後 °。正衣置，其中上述源極電流之峰值範圍係位於丨 2mA之間。 A王 ^ 3·如申請專利範圍第1項所述之快閃記憶陣列抹…％ 凋整裝置，其中上述閘極電壓之電壓值係由〇 值以步階方式逐漸提高。 彳大特至峰 、—4 · 一種快閃記憶陣列抹除後調整方法，適用於一呈 複數快閃記憶單元之記憶陣列，上述快閃記憶單元各自 有一控制閘極、一浮動閘極、一源極以及一汲極， 具 列步驟： 匕栝下 提供一正汲極電壓至上述快閃記憶單元之汲極； 提供一源極電流至上述快閃記憶單元之源極；以及

   0389-7144TWF(n);IDF200108257;P900498;R〇BERT.ptd 第12頁 536810