TW533677B - Dynamic compensation technique of switching capacitor circuit - Google Patents

Description

533677 五 發明說明（1) 本發明係有關於一種類比訊號 ^ 有關一種切換式電容電路心 ，特別係 .L ^ 电崎 < 成唬動態補償方法。 在類比電路或類比數位混人 交雷攸女此#命 m此口笔路的應用上，切換式雷 谷電路有非常廣泛的應用，Α &式電 式的運鼻放大器（fuliy diff 差動杈 ί·£· 4 Aierential operational amphf ier，Amp)以及切換式電容陣列 capacitor array， SC ) 〇 —切換式電容電路通常應用在類比功能元件上，利 定的脈波訊號控制電路中的閘極開關，使其内部的電容 列取樣並傳輸外部感測電路的電壓，且通常切換式電容 路都是一級串聯一級形成類比信號管線（pipeline)，經過 一連串放大、加法或減法等等的運算步驟，來完成類=電 路的各項功能。例如類比-數位轉換器（anal0g ^0 digital converter，ADC)、濾波器（filter)、比較器 (comparator)、可程式增盈放大器（programmable gain amplifier, PGA)等都常常利用到切換式電容電路。 ❿ 請參閱第1圖，第1圖係一個使用傳統切換式電容的閉 迴路差動模式運算放大器Amp電路圖，Vip、Vin為正負取樣 訊號輸入端，Vrp、Vrn為正負參考電位輸入端，v〇p、v〇n為 正負訊號輸出端，Cip、Cin為取樣電容（sampl ing capacitor) ’ Cfp、Cfn 為回饋電容（feedback capacitor)， SI〜S4為取樣開關（sampling switch)，T1，T2為參考開關 (reference switch)。 請參閱第2圖’第2圖係表示習知技術中切換式電容電

533677 五、發明說明（2) =所=’時脈圖。第—時脈訊…表示取樣開關si〜s4所接 二之1二’第一時脈訊02表示參考開關T1，T2所接受之時 (t 1 02不會同時在導通狀態，且兩個時脈訊號導 匕狀悲之匕’有非重叠區域At" ^，在此非重疊區域 Δΐι，△&中，兩個時脈訊號均為〇。 通常切換式電容電路有兩種操作階段（operatin ρ= ::Γ皆段(samplingphase，Θθ)將輸入端訊 1取樣’並將之儲存在電容t中，傳輸階段（transfer η電f傳輪至跨接於運算放大器Amp的回饋 電夺cfp、cfn，並元成類比訊號的功能運算。 清參閱第3 A圖’第3 A圖係表示習知技術切換式電容電 =取，階段之概略電路圖。當第！圖中切換式電容電路 1於取樣階段時，取樣開關S1〜S4為導通狀態，參考開關 狀Γ在斷取路檨狀故切換式電容電路可簡化為第3A圖的 狀恶。在取樣狀態下，因運算放大哭 於屮敁v ν矿枚Φ 7 益Amp的輸入端P1，P2與 輸出、VQn短路電位相等，形成—閉回路（ci。 ’故沒有電流通過，類比訊號由正負取樣訊號 ν')

Vin輸入，取樣電容cip、Cin可完全將類比訊號 lp 完成訊號取樣的工作。 于&木 請參閱第3Β圖’第3Β圖係表示切換式電容電 階段之概略電路圖。當第丄圖中切換式電 專輸 階段時’取樣開關S1〜S4為斷路狀態，參考開關^ τ傳輸 通狀態，故切換式電容電路可簡化為第3Β圖 妒，導 輸狀態下，取樣電容cip、cin被切換至另—夂去^ 4。在傳 麥考電位輸入端

0723-6657TWF ； Jimy.ptd 第5頁 533677

vrP、vrn，因為電荷守衡的關係，取樣電容Cip、q將電荷 經運算放大器Amp、回饋電容Cfp、Cfn，在正負訊1虎輪出^ V〇P、V〇n產生一輸出訊號，完成訊號傳輸、運算的工作。 第4 A圖係表示切換式電容電路在取樣電容較小時之輸 出波形圖。如第4A圖所示，訊號輸入端Vip、Vin之輪入電^ 一直保持一固定值Vi、％，且正負參考電位輸入端¥ 、v 之輸入電壓一直保持一固定值V 。 a rn 、讲▼ com 在一開始的取樣階段時（請參考第3A圖），時脈訊號 θ广02 = 〇，正負訊號輸出端vop、von電壓為vcom之電壓°。

當時脈訊號變成01 = 〇、心=1時為傳輸階段（請參考第 3B圖），此時影響運算放大器Amp之電容值為取樣電容c 、 Cin及回饋電容cfp、Cfn串聯與下一級之取樣電容^ 、c P之 總和，若我們要求在傳輸階段時正負訊號輸出端^的 電壓波形不要振盪且有較短的安定時間（sett丨ing t imen) ，就必須要選取較小的取樣電容&、k來達成。但是，當 取樣階段時脈訊號又變回01 = 1、心=〇時，影塑運管放大田 器Amp之電容值僅只有較小的取樣電容、、Cin;已^請參考 第3A圖），所以正負訊號輪出端L、v⑽的電壓波形會因為 電路中的電谷值太小而產生振盪，且振盪的峰值會隨著時 間遞減，才漸漸穩定趨向V 。 y com 為了要使切換式電容電路之正負訊號輸出端V 、v的 ，壓波形在取樣階段不會產生振盪，京尤必須提高：換：電 谷電路，取樣p自#又的相位邊限（phase margin，pM)，通常 的作法是加大取樣電容〜、Cin的電容值，使得在取樣階段

533677 五、發明說明（4) 時運算放大器Amp所接受的電容值較大，正負訊號輸出端 、VQn的電壓波形會快速的趨向VCQm。 第4B圖係表示切換式電容電路在取樣電容較大時之輸 出波形圖。如第4圖所示，訊號輸入端Vip、Vin之輸入電壓 一直保持一固定值Vi、V2，且正負參考電位輸入端vrp、Vrn 之輸入電壓一直保持一固定值VCQm。 在一開始的取樣階段時（請參考第3 A圖），時脈訊號 0^1、02 = 〇，正負訊號輸出端vop、v〇n電壓為Vc〇m之電壓。 當時脈訊號變成0 i = 0、02 = 1時為傳輸階段（請參考第 3B圖），為了要在取樣階段時正負訊號輸出端v〇p、l的電 壓波形不要產生振盪，通常會選取一個具有較大電容值的 取樣電容cip、cin，但是在傳輸階段，影響運算放大器Amp 之電谷值為取樣電容cip、cin及回饋電容cfp、cfn串聯與下 一級之取樣電容cip，、cin，之總和，此時因為這個總和電容 值太大’反而會使運算放大器Amp無法推動那麼大的負 載，造成正負訊號輸出端vop、von之電壓波形的安定時間 (settling time)變長。當取樣階段時脈訊號又變回θ 1 、〜=〇時，運算放大器Amp則因為所接受的電容值較乂， 正負=?出端v〇p、v°n的電壓波形會快速的向v_接近。 ，統式的切換式電容電路除了上述缺點外’由於 ，立中最重要個開關及電容所組成 式電容電路^ 尤疋運算放A 1Amp。為了要讓切換 > σ達成所需要的增益動作，各電容之間有、 的比例關係。作是|嗜&祕彳+ ^ <間有—定 1-疋要讓切換式電容電路可正常工作，必須

533677 五、發明說明（5) 要求運算放大器Amp是在穩定狀態（stable)下工作，也就 是要求運算放大器Amp的相位邊限（phase margin，Ρ· M·) 與增益邊限（gain margin，G· Μ·)在穩定的範圍内，通常 被連接到運算放大器Amp輸出端的電容是被當成補償電容 (compensation capacitor)，也就是較大回饋電容Cfp ，但取樣電容Cip、Cin也要等比例放大，也就是在晶^上g 容的面積都必須放大許多，這樣晶片的製造成本會提高； 而且為了同時要有較短的安定時間，也必須提供電路較多 的能源，不符合現在低能源消耗的要求。 有鑑於此，本發明的目的就在於在不增加負載與功率 償電谷，但在傳輸階段日本I从、士 ^ 器(。瞻)之穩定度…補償’以此來改善功能放大 盆包ί達到的’本發明提供-種訊號補償電路， 電電路切換式電容電…時脈產生 Ψ η # 4接於該切換式電容電路之該輸出端 汉 ¥接點之間，並耦接於, 一時脈訊號；一補償電容，、鉍/產生電路，以接受以一第 中該供電端提供一既定電妾於串接點及一供電端，其 接點及共電極之間，並叙伙以及一共電開關，耦接於串 時脈訊號。 接於時脈產生電路，以接受第二 為了讓本發明之上述 明顯易懂，下文特舉一較σ ς他目的、特徵、和優點能更 詳細說明如下： Λ 只施例，並配合所附圖示，作

533677 五、發明說明（6) 圖式簡單說明： 第1圖係表示習知技術中切換式電容電路之概略電路 圖。 第2圖係表示習知技術中時脈產生電路所產生之時脈 圖0 第3 A圖係表示習知技術中切換式電容電路在取樣階段 之概略電路圖。 第3 B圖係表示習知技術中切換式電容電路在傳輸階段 之概略電路圖。 第4 A圖係表示習知技術中切換式電容電路在取樣電容l 較小時之輸出波形圖。 第4B圖係表示習知技術中切換式電容電路在取樣電容 較大時之輸出波形圖。 第5圖係表示本發明實施例之概略電路方塊圖。 第6圖係表示本發明實施例之概略電路圖。 圖 第7 A圖係表示本發明實施例在取樣階段之概略電路 圖 第7B圖係表示本發明實施例在傳輸階段 之概略電路 後 第8圖係表示本發明實施例中，使用補償 之輸出波形圖。 貝电谷電路 符號說明：

ViP 、Vin〜取樣訊號輸入端；

Vrp 、Vrn〜參考電位輸入端；

533677 五、發明說明（7) VQp 、VQn〜訊號輸出端； V_〜共電極；

Vi、v2〜電壓； vs〜供電點；

Amp〜運算放大器； cip 、cin〜取樣電容； cip，、cin，〜下一級之取樣電容； cfp 、cfn〜回饋電容；

Ccp 、Ccn〜補償電容； 0 i 、0 2〜時脈訊號； _ Δ tj 、△ t2〜時脈訊號非重豐區域； S1〜S4〜取樣開關； S5、S6〜補償開關； ΤΙ、T2〜參考開關； T3、T4〜共電開關； PI、P2〜運算放大器輸入端； P3、P4〜串接點。 實施例說明 為明顯區別本發明之實施例與傳統技術之差異，茲分 別說明第1圖習知技術之切換式電容電路與第5圖本發明實· 施例之概略電路方塊圖，以進行比較。 請參閱第5圖，第5圖係表示本發明具有動態補償電容 之切換式電容電路概略電路方塊圖。一時脈產生電路30同 時產生一取樣時脈0 i及一傳輸時脈0 2，提供切換式電容

0723-6657TWF ； Jimy.ptd 第10頁 533677 五、發明說明（8) 電路1 0及補償電容電路2 〇所需 ⑺將輸入訊號缚，軍ί =: 而切換式電容電路 號動作，是否υ力入；:ί輸：士補償電容電路20則依時脈訊

在丄補償，其中這個補償電容電路2〇可串接 ，切換式電谷電路10的正負訊號輸 J 與分別與正負訊號輸出端ν 、V及一既Γ fV〇n之間，或疋 i=2電路10進行電容補償。 償電容的切換式電容電路之概略 月補 相目士 Β日、 纷圍。在電路圖中，一

I ，V、、d=式運算放大器Amp切換式電容電路10 “入姓V 號輸入端，V-、Vm為正負參考電 容：、c S αν; ^ ΐ負訊號輸出端’ k、Cin為取樣電 5關而ΐ 電容，S1〜S4為取樣開關，T1，T2為參考 U〇mpens t5fl#U補償電路進一步包括：二補償開關S5，S6 〇n SWltCh)，輕接於切換式電容電路10之二 ==出端v〇p、v〇n及二串接點P3，P4之間，並輕接於時脈 產生電路30，以接受第一時脈訊號心；二補償電容c

Ccn，耦接於上述的二串接點P3，P4及上述供電點Vs , g中 j供電點vs提供一既定電位，這個即定電位可3以是任何 疋電位，亦可包括VcQm ,以及二共電開關T3, T4，耦接於 上述串接點P3，P4及共電極Vc〇m之間，並耦接於時脈產生電 ’以接文第一時脈汛號I。上述的補償開關S5, S6與 ，、電開關T3, T4可為一般的場效電晶體肋訂以或⑶…。” 請參閱第7A圖，第7A圖係表示本發明實施例具有補 電容電路20的切換式電容電路1〇在取樣階段之概略電路圖

533677

請參閱第8圖，第8圖係表示本發明實施例具有補償 容電路20的切換式電容電路之輪出波形圖。如第8圖所示 :第6圖中具有補仏電容電路2〇的切換式電 於取樣階段時，取樣開關S1〜S4為導通狀態，補償開= S6為導通狀態，參考開關T1，T2為斷路狀態，共電^關τ3’ =為斷路狀態，而補償電容Ccp，Ccn可對切換式電容電路’ 進行補償作用，故本發明實施例之具有動態補償電容 切換式電容電路可簡化為第7A圖的狀態。在取樣狀離下， 因運算放大器Amp的輸入端P1，P2與輸出端I、l短^電位 相等，形成一閉回路，故沒有電流通過，類比訊號由正負 取樣訊號輸入端Vip、vin輸入，取樣電容cip、Q可完全將 類比訊號儲存起來，完成訊號取樣的工作。 王； 请參閱第7B圖，第7B圖係表示本發明實施例具有具 補償電容電路20的切換式電容電路在傳輸階段之^略^路 圖。當第6圖中具有補償電容電路2〇的切換式電容電路處 於傳輸階段時，取樣開關S1〜S4為斷路狀態，補償開關Μ S6為斷路狀態，參考開關T1，T2為導通狀態，共電開關τ' Τ4為導通狀態，而補償電容q，c⑶接地，並不會對切換’ 式，容電路1 0進行補償，故本發明實施例之具有動態補償 ，容的切換式電容電路可簡化為第7B圖的狀態。在傳輪= 悲下’取樣電容Cip、Cin被切換至另一參考電位輸入端（ 、Vrn，且因為電荷守衡的關係，取樣電容bQ將電^ 經運算放大器Amp、回饋電容(^、，在正負訊號輸出端 V〇P、L產生一輸出訊號，完成訊號傳輸、運算的工作。

0723-6657TWF ； Jimy.ptd 第12頁

533677 五、發明說明（ίο) ，訊號輸入端vip、Vin之輸入電壓一直保持一固定值％、％ ，且正負參考電位輸入端kl之輸入電壓一直保持一固 定值7_。 但^，當取樣階段時脈訊號又變回〇時， 影響運算放大器Amp之電容值僅只有較小的取樣電容^、 Cin而已（晴參考第3 A圖），所以正負訊號輸出端I、u的 電壓波形會因為電路中的電容值太小而產生振i，且振盈 的峰值會隨著時間遞減，才漸漸穩定趨向。 s時脈訊號變成<91：=0、02 = 1時為傳輸階段（請參考第 7B圖），即補償開關S5, S6為斷路狀態，共電開關T3, T4為 導通狀態，此時影響運算放大器Amp之電容值為取樣電容 cip Cin及回饋電谷cfp、cfn串聯與下一級之取樣電容Q 、 cin，之總和，為了要在傳輸階段時正負訊號輸出端：v 的電壓波形不要振盈且有較短的安定時間，可設計。一個較 小的取樣電容Clp、cln來達成，使正負訊號輸出 的電壓波形會快速的向V V貪祈 仏士 m u " on T4 ^ ^ ^ ^ - 二1 、罪近。此時，因為共電開關 Τ3, Τ4 $導通狀恝，補俏電容Cep， 並不會 容電路U)進行電容補償，而是電性連接至一共電極v式電 這樣才不會因為切換式電容電路1〇的電容值太大，而⑽ 運算放大器_無法推動，使得電路在傳輸階段的安定時 間變長。 當取樣階段時脈訊號又變回心=1、θ2 = 〇時’正負$

額外增加的補償電容e C 號” ：V:P:,V:!f波形會因為較小取樣電容k、Cin、與

Ccn並聯，而切換式電容電路 1· 0723-6657TWF ； Jimy.ptd 第13頁 533677 五、發明說明（11) 10所受之電容值較原來大，運算放 5 ^ ^ - - ΐ ^ - 趨向V⑽之。i壓。：波形就不會產生振盪’❿是穩定的 由本實施例可知，因Ap ^ ^ # ^ ^ ^因為補仏電谷Ccp，Ccn可依時脈產 生冤路3 0所產生的時脈郊雜m ^才脈汛號對切換式電容電路1 0的輸出訊 號進仃補该。在取樣階段加 路的電容值，縮短安定_ n ^ ^ A cp cn a加％ .力彳i _ π β ^ 時間，使電路能很快進入穩定狀態 p; . m . ^ ^ 1貝尾谷、，ccn，降低電路的電容值 ，以免因為電容值過大，泮4… 動，反而增加了安定m放大器_無法快速推 击六I 0 9、、隹☆ L 守間。所以在設計電路時可適當選擇 車父小且呈準癌比例的取揭雷 ，因為雷衮鲈丨= ip、Cln及回饋電容〜、^ 降低晶片成本，另一面積就縮小，-方面可大幅 -$,! ^ ^ ΛΑ ϋΛ.面可在不增加額外電力的狀況下， 付到較佳的收斂訊號。 因為切換式電容^ Φ xjjh 々+ θ 係，通常使用電容陣^(=.1谷之間要有準雜例關 容cip、（:in及回饋電容e ( aepa二)來建構取樣電 ^ ^ ^Cpolysi1 icon to nnlvsilicon capacitor)或金屬 / 金屈雷n t〇 p〇iysiiicon n ^ Φ ^ ρΦ . y 電令（meta 1 ΐ〇 meta 1 capac i tor ψ Γ & i + 作，仁在本發明實施例中對補償 電容來取代電容陣列：可用那f九'，可以用-般的CM0S θ μ 平夕』即可，廷在電路設計上不會佔太大的 日日片面積，而且又是非常簡單可、土， 533677

0723-6657TWF ； Jimy.ptd 第15頁

Claims (1)

1. 533677 六、申請專利範圍 l一種訊號補償電路，包括： 山一切換式電容電路，具有一第一輸入端、一第二輸入 端、一第一時脈輸入端、一第二時脈輸入端及一第一輸出 端； 一時脈產生電路，以產生一第一時脈訊號及一第二時 脈訊號； 一第一補償開關，耦接於該切換式電容電路之該第一 輸出&及一第一串接點之間，並耦接於該時脈產生電路， 以接受該第一時脈訊號； 第一補償電容，耦接於該第一串接點及一供電端， 其中《亥供電端提供一既定電位；以及 、第一共電開關，耦接於該第一串接點及一共電極之 間並耗接於該時脈產生電路，以接受該第二時脈訊號。 舍上2^如申請專利範圍第1項所述之訊號補償電路，其中 s 4日守脈產生電路所產生之該第一時脈訊號及該第二時脈 訊號均JL右_笛 ^ 八兩 第一電位及一第二電位。 上斤3· ^申請專利範圍第2項所述之訊號補償電路，其中 °亥第^脈机號及該第二時脈訊號不同時處於該第一電 位0 ^ 4·如申請專利範圍第1項所述之訊號補償電路，其中 ，切換式電谷電路之該第一輸入端接受，第一參考電位， ，第，輸t端接受一第一取樣訊號，該第一時膿輸入端接 受該第一時脈訊號，該第二時脈輸入端接受該第二時脈訊 號。 533677 六、申請專利範圍 • 5 ·如申請專利範圍第1項所述之訊號補償電路，其中 該第補彳員開關在該第一時账訊號為該第一電位時導、 切換式電容電路之該第一輸出端及該第—串接點， 二電位時為斷路。 通第 ^ 6·如申請專利範圍第1項所述之訊號補償電路，其中 戎第一共電開關在該第一時脈訊號為該第一電位時導、兮 第一串接點及該共電極，在該第二電位時為斷路。、μ 7·如申請專利範圍第i項所述之訊號補償電路，i 式ϊΐ電路，更具有一第三輸入端、-第四輸、入端 及一第二輸出端。 ’ 8 ·如申請專利範圍第7項所述之訊號補償電路，進一 步包括： 浐出：！二Ϊ償開關’耦接於該切換式電容電路之該第二 串接點之間，症耦接於該時脈產生電路， 以接又5亥第一時脈訊號； 一第二補償電容，耦接第二串接點 其中：供電端提供一既定電位；以及 u供電^ „ 一第二共電開關，耦接於該第二串接點及該丘雷極β 間，並耦接於兮拄師立， 从 久為兴尾極之 9如Πίί 生電路，以接受該第二時脈訊號。 範圍第7項所述之訊號補償電路，盆中 吞亥切換式電容電路之兮势_ ^ % ^ @ 一 ^Ύ 輸入，哕第一於山q第二輸入細及垓第二輪入端為差動 ln二第^上輸出端及該第二輸出端為差動輪出。 1 Μ ϋ ^ ^專利範圍第7項所述之訊號補償電路，豆中 该切換式電容電路之紡货— .^ . μ 丹Τ ~第二輪入細接文一第二取樣訊號，

   0723-6657TWF ； Jimy.ptd 第17頁 533677 \、申請專利範圍 ^第四輸入端接受一第二參考電位 11·如申請專利範圍第γ項所述 f ί二補償開關在該第一時脈訊號 1式電容電路之該第二輪出端及 一電位時為斷路。 12·如申請專利範圍第7項所述 =第二共電開關在該第一時脈訊號 第二串接點及該共電極，在該第二 13·如申請專利範圍第7項所述 該第一補償電容及該第二補償電容 14·如申請專利範圍第7項所述 該第一補償電容及該第二補償電容 容。 1 5 ·如申請專利範圍第7項所述 省第一補償電容及該第二補償電容 16·如申請專利範圍第7項所述 該第一補償開關、該第二補償開關 第二共電開關MOSFET。 1 7 · —種§fi號補償電路，包栝： 一時脈產生電路，以產生一第 脈訊號； 一切換式電容電路，具有複數 輸入端及複數個輸出端； 一補償電容電路，耦接於該切 之訊號補償電路，其中 為該第一電位時導通該 该第二串接點，在該第 之訊號補償電路，其中 為該第一電位時導通該 電位時為斷路。 之訊號補償電路，其中 為CMOS電容。 之訊號補償電路，其中 為複晶石夕/複晶碎電 之訊號補償電路，其中 為金屬/金屬電容。 之訊號補償電路，其中 、該第一共電開關及該 一時脈訊號及一第二時 個輸入端、複數個時脈 換式電容電路之該等輸

   0723-6657TWF ； Jimy.ptd 第18 K 533677

   出端，並可隨著該時脈產生電路所產生 及該第二時脈訊號對該切換式電容電路進彳_ κ時脈訊號 18·如申請專利範圍第17項所述之 仃#容補償。 中當該時脈產生電路所產生之該第一時脈員電路，其 脈訊號均具有一第一電位及一第二電位。° 及該第二時 19·如申請專利範圍第18項所述之訊號補 中該第一時脈訊號及該第二時脈訊號不 電路，其 位。 个U時處於該第一電 如甲淆專利範圍第1 7 zu 一一，· …、，凡观補償雷攸 七 中該切換式電容電路具有一第一輸入蠕、一 ’八 一第一時脈輸人端、一第二時脈輸人蠕及一=二人=、 21·如申請專利範圍第2〇項所述之訊號補：出端。 中該切換式電容電路之該第一輸入端接受一第一參’/、 位，該第二輸入端接受一第一取樣訊號，該二電 端接受該第一時脈訊號，該第二時脈輪 ^ =輪入 脈訊號。 八编接又该第二時 22·如申請專利範圍第17項所述之訊號補償電路， 中該補償電容電路具有一第一補償開關、一 /、 及一第一共電開關。 補彳貝電容 • 2 3 ·如申請專利範圍第2 2項所述之訊號補償電路，复 中該第一補償開關，耦接於該切換式電容電路之該第」、 出端及一第一串接點之間，並耦接於該時脈產生電路，别 接受該第一時脈訊號。 ’以 24·如申請專利範圍第22項所述之訊號補償電路，其

   0723-6657TWF ； Jimy.ptd 第19頁 533677 六、申請專利範圍 中該第一補償電容，耦接於該第一串接點及一供電端，其 中該供電端提供一既定電位。 25·如申請專利範圍第22項所述之訊號補償電路，其 中該第一共電開關，耦接於該第一串接點及一共電極之 間’並辆接於該時脈產生電路，以接受該第二時脈訊號。 26·如申請專利範圍第22項所述之訊號補償電路，其 中该第一補償開關在該第一時脈訊號為該第一電位時導通 該切換式電容電路之該第一輸出端及該第一串接 第二電位時為斷路。 修^在該 2 7 ·如申請專利範圍第2 2項所述之訊號補償電路，其 中該第一共電開關在該第一時脈訊號為該第一道、 該第-串接點及該共電⑮，在該第二電位時為斷路… 28·如申請專利範圍第2〇項所述之訊號補 中該切換式電容電路，更具有一第三輪 ，八 端及一第二輸出端。 有 、—第四輸入 29·如申請專利範圍第28項所述之訊號補 中該切換式電容電路之該第二輸入端及該第三路*，其， 動輸入，該第一輸出端及該第二輸出端為差動端為差 30·如申請專利範圍第28項所述之訊號補俨別。 中該切換式電容電路之該第三輸入端接受一第貝二、路，其 號，该第四輸入端接受一第二參考電位。 取樣Λ 31·如申請專利範圍第2〇項所述之訊號補 中該補償電容電路更具有一第二補償開關、一屬路，其 容及一第二共電開關。 弟一補償電

   第20頁 0723-6657TWF i Jimy.ptd 533677

   32 如•咬 中該·一、甲請專利範圍第31項所述之訊號補償電路，其 出^及=補償開關，耦接於該切換式電容電路之該第二輸 拔為分你第二串接點之間，並耦接於該時脈產生電路，以 接又该第一時脈訊號。 0 0 » , 中今·一 、曱，專利範圍第31項所述之訊號補償電路，其 二一補償電容，耦接於該第二串接點及該供電端，I 中该供電端提供—既定電位。 、 3 4 ·如申請專利範圍第3 1項所述之訊號補償電路，其 。亥第一共電開關，耦接於該第二串接點及該共電極之 曰’並輕接於該時脈產生電路，以接受該第二時脈訊號。 :3 5 ·如申請專利範圍第3 1項所述之訊號補償電路，其 中“第一補償開關在該第一時脈訊號為該第一電位時導通 該切換式電容電路之該第二輸出端及該第二串接點，在該 第二電位時為斷路。 3 6 ·如申請專利範圍第3 1項所述之訊號補償電路，其 ，，第二共電開關在該第一時脈訊號為該第一電位時導通 遠第二串接點及該共電極，在該第二電位時為斷路。 3 7 ·如申請專利範圍第3 1項所述之訊號補償電路，其 中該第一補償電容及該第二補償電容為CMOS電容。 3 8 ·如申請專利範圍第31項所述之訊號補償電路，其 中該第一補償電容及該第二補償電容為複晶矽/複晶矽電 容。 3 9 ·如申請專利範圍第3 1項所述之訊號補償電路，其 中該第一補償電容及該第二補償電容為金屬/金屬電容。

   0723-6657TWF ： Jimy.ptd 第21頁 533677 六、申請專利範圍 40.如申請專利範圍第3 1項所述之訊號補償電路，其 中該第一補償開關、該第二補償開關、該第一共電開關及 該第二共電開關MOSFET。

   0723-6657TWF ； Jimy.ptd 第22頁