TW527704B - Mask ROM structure and its manufacturing method - Google Patents
Mask ROM structure and its manufacturing method Download PDFInfo
- Publication number
- TW527704B TW527704B TW091105147A TW91105147A TW527704B TW 527704 B TW527704 B TW 527704B TW 091105147 A TW091105147 A TW 091105147A TW 91105147 A TW91105147 A TW 91105147A TW 527704 B TW527704 B TW 527704B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- memory
- mask
- coding
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 36
- 239000002131 composite material Substances 0.000 claims abstract description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 39
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 16
- 108091026890 Coding region Proteins 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 10
- 239000004576 sand Substances 0.000 claims description 10
- 235000012054 meals Nutrition 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000002079 cooperative effect Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910020776 SixNy Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 2
- 238000005496 tempering Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000001028 reflection method Methods 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 description 22
- 239000004020 conductor Substances 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- -1 sand nitride Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/387—Source region or drain region doping programmed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/60—Peripheral circuit regions
- H10B20/65—Peripheral circuit regions of memory structures of the ROM only type
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
527704 8431twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（/) 本發明是有關於一種唯讀記憶體(Read Only Memory， ROM)的結構與製造方法，且特別是有關於一種罩幕式唯 讀記憶體(Mask ROM)的結構與製造方法。 由於唯讀記憶體具有不因電源中斷而喪失其中所儲存 之資料的非揮發(Non-Volatile)特性，因此許多電器產品中 都必須具備此類記憶體，以維持電器產品開機時的正常操 作。唯讀記憶體中最爲基礎的一種即是罩幕式唯讀記憶 體，一般常用的罩幕式唯讀記憶體係利用通道電晶體當作 記憶胞，並於程式化(Program)階段選擇性地植入離子到指 定的通道區域，藉由改變啓始電壓（Threshold Voltage)而 達到控制記憶胞在讀取操作中導通（On)或關閉（Off)的目 的。 v 一般罩幕式唯讀記憶體的結構係將複晶矽字元線 (Word Line，WL)橫跨於位元線(Bit Line，BL)之上，而位 於字元線下方以及位元線之間的區域則作爲記憶胞的通道 區。對部分製程而言，罩幕式唯讀記憶體即以通道中離子 植入與否，來儲存二進位數據「〇」或「1」。其中，植入 離子到指定的通道區域之製程又稱爲編碼佈植（Coding Implantation)製程。 請參照第1圖，其繪示習知一種罩幕式唯讀記憶體之 上視示意圖。在第1圖中數條平行的字元線102橫跨過數 條平行的位元線104,並藉由在選定之記憶胞的通道區域 中，亦即是在圖示之離子植入區塊110的基底中植入離子， 以進行程式化步驟，調整啓始電壓，達到控制記億胞在讀 3 ------------- (請先閱讀背面之注意事項再填寫本頁) 訂---------線 _· 本紙張尺度適用中國0家標準（CNS)Al規格（210 x 297公釐） 527704 84 31twf. doc/0 06 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1) 取操作時之開關的目的。 接著請參照第2圖，其繪示習知罩幕式唯讀記憶體之 剖面示意圖及其程式化方法。在第2圖中，基底200上具 有複數個由閘極介電層202與閘極導體層204組成之閘極 結構206、位於閘極結構206間之基底200中之埋入式位 元線208以及覆蓋埋入式位元線208之絕緣層210。在進 行編碼佈植製程時，先利用光罩形成一圖案化之光阻層 212，以暴露欲編碼區域。接著，進行摻質植入製程214， 以光阻層212爲罩幕，將摻質植入欲編碼區域之底部閘極 堆疊結構206下方的基底200中，藉以進行程式化，將所 欲形成之程式碼編入唯讀記憶體中。 由於習知的罩幕式唯讀記憶體，在進行編碼佈植時， 係在前段製程中，選擇性的植入摻質於記憶電晶體通道 區，因此罩幕式唯讀記憶體在植入摻質後必須再經過許多 製程多驟，才能夠裝箱出貨。這樣的唯讀記憶體接單後交 貨所需的時間較長，並需要一個專用於編碼的編碼罩幕來 進行通道離子植入的步驟。而且，在進行通道離子植入步 驟時’若離子植入區塊的位置產生對不準(misalignment)的 情形’就會直接影響記憶胞的操作特性，造成唯讀記憶體 記憶胞內的資料錯誤，導致產品的可靠性變差。 因此’本發明之一目的爲提供一種罩幕式唯讀記憶體 之結構及其製造方法，以避免唯讀記憶體內的資料錯誤。 本發明之另一目的爲提供一種罩幕式唯讀記憶體之結 構及其製造方法，其可省去一道專用於編碼的編碼罩幕。 4 本紙張尺i適用中 ) ----— — 1---— — — — —--·1111111 — — — — — (請先閲讀背面之注意事項再填寫本頁) 527704 8431twf.doc/006 A7 ---B7 五、發明說明（3> ) 本發明之又一目的爲提供一種罩幕式唯讀記憶體之結 構及其製造方法，以減少出貨時間。 • 111 — — !—iln · I · (請先閱讀背面之注意事項再θ本頁： 根據上述目的，本發明提供一種罩幕式唯讀記憶體之 製造方法，此方法係依序於基底上形成一電荷陷入層（例 如是氧化矽/氮化矽/氧化矽複合層）與複數個閘極結構，且 任一閘極結構與基底之間的電荷陷入層係作爲一預定編碼 區。接著，於閘極結構之間的基底中形成複數條位元線， 並且於基底上形成與閘極結構電性連接之複數條字元線。 然後，於基底上形成具有編碼窗口之紫外光阻擋層與內層 介電層。之後，進行一編碼製程，以紫外光阻擋層爲編碼 罩幕，利用紫外光照射基底，以使編碼窗口暴露之閘極結 構下方的預定學碼區形成複數個寫入編碼區，再於編碼窗 口內形成插塞。 •線· 經濟部智慧財產局員工消費合作社印製 本發明所揭示之罩幕式唯讀記憶體之製造方法中，係 以電荷陷入層作爲罩幕式唯讀記憶體之編碼區域，並且利 用具有編碼窗口之紫外光阻擋層作爲編碼罩幕，而照射紫 外光以進行編碼製程。由於在內層介電層與紫外光阻擋層 中定義形成編碼窗口時，可同時於週邊電路區之內層介電 層中定義形成接觸窗，因此編碼窗口之製程可與接觸窗製 程整合，而能減少一道光罩，降低生產成本。 而且，由於本發明之罩幕式唯讀記憶體之製程可以停 止在接觸窗製程之前，等到客戶下單後，再同時進行週邊 電路區之接觸窗製程與記憶胞區之編碼製程，因此可以減 少出貨時間。 5 本紙張尺度適用中國國家標準（CNSM‘丨規格（21〇 X 297公餐） 527704 8431twf. doc/006 A7 _ B7 五、發明說明（4) 1 本發明提供一種罩幕式唯讀記億體的結構，此結構是 由基底、電荷陷入層（例如是氧化矽/氮化矽/氧化矽複合 層）、閘極結構、位元線、字元線、紫外光阻擋層、內層 介電層、與插塞所構成。其中電荷陷入層係位於基底上； 閘極結構係位於電荷陷入層之上，且閘極結構與基底之間 的電荷陷入層係作爲複數個編碼區；位元線係位於閘極結 構之間的基底中；字元線係位於閘極結構之上，並與閘極 結構電性連接；紫外光阻擋層係覆蓋於基底之上；內層介 電層係位於紫外光阻擋層之上；且內層介電層與紫外光阻 擋層內包括一插塞。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文赞舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1圖爲繪示習知一種罩幕式唯讀記憶體之上視圖。 第2圖爲繪示習知一種罩幕式唯讀記憶體之剖面示意 圖及其程式化方法。 第3A圖至第3G圖爲繪示依照本發明較佳實施例之 罩幕式唯讀記憶體之製程上視示意圖。 第4A圖至第4G圖爲繪示依照本發明較佳實施例之 罩幕式唯讀記憶體之製程剖面示意圖。 圖式之標記說明： 102、422 :字元線 104、418 :位元線 6 本紙iR尺度適用中國國家標準（CNSM.U見格（ϋ1〇χ 297 ^ ) ------------- <請先閲讀背面之注意事項再填寫本頁) 訂---------線- 經濟部智慧財產局員工消費合作社印製 527704 84 31twf. doc/0 06 A/ B7 五、發明說明（$ ) 110 :離子植入區塊 200、400 :基底 202、410 :閘極介電層 (請先閱讀背面之注意事項再填寫本頁) 204 :閘極導體層 206、414、424 :閘極結構 208 ··埋入式位元線 210、420 :絕緣層 212 :光阻層 214、416 :摻質植入製程 402 :記憶胞區 4 0 4 :週邊電路區 4〇6 :隔離/結構 408 :複合介電層（電荷陷入層) 412 :導體層 414 :條狀導體層 426 :淡摻雜區 428 :間隙壁 430 :重摻雜區 經濟部智慧財產局員工消費合作社印製 432 :源極/汲極區 434 :材料層 436 :內層介電層 438 :編碼窗口 440 :接觸窗開口 442 :編碼區 本紙張尺度適用中國國家標準（CNS)A.l規格（210 X四7公釐） 527704 8431twf.doc/006 Λ/ ___B7_____ 五、發明說明（（$ ) 444 :插塞 446 :內連線 (請先閱讀背面之注意事項再填寫本頁) 實施例 本發明提供一種罩幕式唯讀記憶體之結構及其製造方 法。第3A圖至第3G圖所繪不爲本發明較佳實施例之一 種罩幕式唯讀記憶體之記憶胞區之上視圖。第4A圖至第 4G圖所繪示爲本發明較佳實施例之一種罩幕式唯讀記憶 體之製造流程剖面圖。在第4A圖與第4G圖中基底400 可劃分爲記憶胞區402以及週邊電路區4〇4，其中各圖之 記憶胞區4〇2所示者分別爲第3A圖至第3G圖之結構沿 著Π - Π ’線之剖面圖。 首先，請參照第3A圖與第4A圖，提供一基底400， 此基底400例如是半導體矽基底。此基底400可劃分爲記 憶胞ΐ 402以及週邊電路區404。 經濟部智慧財產局員工消費合作社印製 接者’在此基底400之週邊電路區404中形成多個隔 離結構406。此處所示之隔離結構406是一淺溝渠隔離 (Shallow Trench Isolation，STI)，但在其他情形下也可以 是局部區域熱氧化（Local Oxidation，LOCOS)隔離層。 然後，於記憶胞區4〇2形成一層複合介電層408(電荷 陷入層），並且於週邊電路區404形成一層閘極介電層410， 複合介電層408例如是一氧化矽/氮化矽/氧化矽（〇N〇)層。 閘極介電層410之材質例如是氧化矽，形成閘極介電層410 之方法例如是熱氧化法（Thermal Oxidation)。其中，於記 8 本紙系X度適用中國國家標準（CNS)A‘丨規格（2丨0 x 297公髮） 527704 A， 8431twf.doc/006 五、發明說明（〇 ) (請先閱讀背面之注意事項再填寫本頁) 憶胞區402形成一層複合介電層408以及於週邊電路區404 形成一閘極介電層410之步驟例如是先形成一層罩幕層（未 圖示）覆蓋住記憶胞區4〇2並裸露週邊電路區404，接著於 週邊電路區404之基底400上形成閘極介電層410，再移 除覆蓋住記憶胞區402之罩幕層。然後，再形成另一層罩 幕層（未圖示）覆蓋住週邊電路區404並裸露記憶胞區402， 接著於記憶胞區402之基底400上形成一層複合介電層 4〇8(電荷陷入層），再移除覆蓋住週邊電路區404之罩幕 層。當然也可以先形成一層罩幕層（未圖示）覆蓋住週邊電 路區404並裸露記憶胞區402，接著於記憶胞區402之基 底400上形成一層複合介電層408(電荷陷入層），再移除 覆蓋住週邊電驗區404之罩幕層。然後，再形成另一層罩 幕層（未圖示)覆蓋住記憶胞區402並裸露週邊電路區404， 接著於週邊電路區404之基底400上形成閘極介電層410， 再移除覆蓋住記憶胞區402之罩幕層。 經濟部智慧財產局員工消費合作社印製 接著，請參照第3B圖與第4B圖，於基底400上形成 一層導體層412,此導體層412之材質例如是摻雜複晶矽， 形成導體層之方法例如是以臨場（In-Situ)摻雜離子之方 式，利用化學氣相沈積法於基底400上形成一層摻雜複晶 矽層。接著，利用微影蝕刻製程，圖案化此導體層412以 於記憶胞區402形成複數個條狀導體層414。
然後進行一摻質植入製程416，以條狀導體層414爲 罩幕，於條狀導體層414所裸露之基底400中形成複數條 位元線418。而摻質植入製程416所使用的摻質例如是N 9 本紙張尺度迖用中國國家標準（CNS)A4規格（210x297 ) 一 527704 84 31twf. doc/006 五、發明說明（2 ) 型之離子。形成位元線418之步驟例如是以離子植入法植 入摻質後，進行一快速回火製程（Rapid Thermal Anneal， RTA)以修復基底400中受損的晶格結構。 (請先閱讀背面之注意事項再填寫本頁) 接著，請參照第3C圖與第4C圖，於基底400上形成 一層絕緣層420，以塡滿條狀導體層414之間的間隙，此 絕緣層420之材質例如是氧化矽，形成絕緣層420之步驟 例如是先以化學氣相沈積法於記憶胞區402形成一層氧化 矽層，再進行回蝕(Etching Back)製程或化學機械硏磨製程 (Chemical Mechanical Polishing，CMP)直到暴露條狀導體 層414之表面。 經濟部智慧財產局員工消費合作社印製 然後，於基底400上形成另一層導體層(未圖示），導 體層之材質例如是摻雜複晶矽，形成導體層之方法例如是 以臨場摻雜離子之方式，利用化學氣相沈積法於基底400 上形成一層摻雜複晶矽層。接著，利用微影鈾刻製程，圖 案化此導體層以於記憶胞區402行成複數個字元線422， 再繼續定義條狀導體層414而形成多個閘極結構414，並 且於週邊電路區404形成複數個閘極結構424。其中，字 元線422與閘極結構414電性連接，且字元線422橫跨於 位元線418之上，而一閘極結構414與其下之複合介電層 408、上方之字元線422、以及兩側之兩條位元線418則構 成一記憶胞。 接著，請參照第3D圖與第4D圖，進行一摻質植入 步驟，以週邊電路區4〇4之閘極結構424爲罩幕，於閘極 結構424兩側之基底400中植入摻質，以形成一淡摻雜區 10 本紙張尺度適用中國國家標準（CNSM.1規格（210x297公餐) ' 527704 8431twf.doc/006 Λ7 B7 五、發明說明（q ) 426 ° (請先閱讀背面之注意事項再填寫本頁) 然後，於基底400上形成一層介電層（未圖示），此介 電層之材質例如是氧化矽或氮化矽，形成介電層之方法例 如是化學氣相沈積法。接著，移除部分介電層以於週邊電 路區404之閘極結構424之側壁形成間隙壁428。移除部 分介電層之方法例如是非等向性蝕刻法。 之後，在週邊電路區404中，以間隙壁428與閘極結 構424爲罩幕，進行一摻質植入步驟，於週邊電路區404 之閘極結構424兩側之基底400中植入摻質，以形成一濃 摻雜區430。其中淡摻雜區426與濃摻雜區430係作爲源 極/汲極區432。 接著，請參照第3E圖與第4E圖，於基底400上形成 一層材料層434，此材料層434可以防止紫外光穿透而照 射到複合介電層408(電荷陷入層）。此材料層包括一化學 氣相沈積抗反射層（Chemical Vapor Deposition Anti-reflective Coating ， CVDARC) ， 其材質例如是 SixNy(OH)z。 經濟部智慧財產局員工消費合作社印製 然後，於材料層434上形成一層內層介電層436，此 內層介電層436之材質例如是以四乙基矽酸酯（Tetra Ethyl Ortho Silicate ’ TE0S)/臭氧（〇3)爲反應氣體源，並利用電 漿增強化學氣相沈積法（Plasma Enhanced Chemical Vapor Deposition，PECVD)所形成之氧化矽。接著，進行一平坦 化製程而使內層介電層436具有一平坦表面。使內層介電 層436平坦化之方法例如是化學機械硏磨法或回蝕刻法。 接著，請參照第3F圖與第4F圖，利用微影蝕刻技術 π 本紙張尺度適用中國國家標準（CNSM·丨^iiTJlO x 297 t ) 527704 84 31twf. doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（π) 圖案化內層介電層436與材料層434，以於記憶胞區402 之欲編碼記憶胞上形成編碼窗開口 438(Code Window)，並 且於週邊電路區404形成暴露閘極結構424的接觸窗開口 440(Contact Window) ° 然後’以材料層434爲編碼罩幕，利用紫外光照射基 底400以進行編碼製程，使紫外光經由編碼窗開口 438照 射欲編碼之記憶胞，使電子注入記憶胞之複合介電層 408(電荷陷入層）中形成電荷編碼區442,而藉此將預定的 程式碼編入罩幕式唯讀記憶體中。 接著請參照第3G圖與第4G圖，於基底400上形成 一層導體層（未圖示），此導體層塡滿編碼窗開口 438與接 觸窗開口 440 ;然後，移除編碼窗開口 438與接觸窗開口 440以外之多餘的導體層以形成插塞444。之後，於基底400 上形成另一層導體層（未圖示），並圖案化此導體層以形成 與插塞444電性接觸之內連線446。 依上述之製造方法，可形成本發明所提供之罩幕式唯 讀記憶體元件的結構。請參照第4G圖，以明瞭本發明所 揭露之罩幕式唯讀記憶體元件的結構，其包括基底400、 複合介電層408(電荷陷入層）(例如是氧化矽/氮化矽/氧化 矽複合層）、閘極結構414、位元線418、字元線422、可 阻擋紫外光之材料層434(例如是化學氣相沈積抗反射層) 與內層介電層436。其中複合介電層4〇8係位於基底400 上；閘極結構414係位於複合介電層4〇8之上；位元線418 係位於閘極結構414之間的基底400中；字元線422係位 本紙張尺度適用中國國家標準（CNS)A‘l規格（210 X 297公.¾ ) -------------------訂---------線« (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 527704 8431tvf.doc/006 A7 B7 五、發明說明（/1) 於閑極結構414之上’並與聞極結構414電性連接；材料 層434係覆蓋於基底400之上；內層介電層436係位於材 料層434之上；且內層介電層436與材料層434內包括插 塞 444。 依照上述實施例所述，本發明係利用氧化矽/氮化矽/ 執化砂複PJ層（電何陷入層）經過紫外光照射後，會使電荷 會陷入氧化矽/氮化砂/氧化矽複合層（電荷陷入層）中之原 理，以氧化砂/氮化砂/氧化矽複合層（電荷陷入層）作爲罩 幕式唯讀記憶體之編碼區域，然後於記憶胞區上形成一層 能夠防止紫外線穿透之材料層，在進行編碼製程時，於材 料層中形成編碼窗口，直接以材料層作爲編碼罩幕，照射 紫外光以進行學碼製程，藉由記憶胞是否照射到紫外光， 而使電荷會陷入氧化矽/氮化矽/氧化矽複合層(電荷陷入層) 中，來‘儲存二階式位元數據「0」或「1」。 由於’本發明直接以可阻擋紫外光之材料層作爲編碼 罩幕，並將編碼窗口之製程與接觸窗製程整合，因此可以 減少一道光罩，降低生產成本。 而且，由於在可阻擋紫外光之材料層中形成編碼窗口 之製程可以與週邊電路區之接觸窗製程整合在一起，所以 本發明之罩幕式唯讀記憶體之製程可以停在接觸窗製程之 前，等到客戶下單後，同時進行週邊電路區之接觸窗製程 與記憶胞區之編碼製程，可以減少出貨時間。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 13 本紙張尺度適用中國國家標準（CNS)/V1規格（210 X 297公餐） -------------------訂 ------!線||^ <請先閱讀背面之注意事項再填寫本頁) 527704 8431twf.doc/006 A7 __B7__
五、發明說明（丨D 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A‘l規格（210 x 297公餐）
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 527704 A8 B8 一 f.doc/006_g____ 六、申請專利範圍 1. 一種罩幕式唯讀記憶體之製造方法，該方法包括： 於一基底上形成一氧化砂/氮化砂/氧化砂複合層； 於該氧化砂/氮化砂/氧化砂複合層上形成複數個閘極 結構，每一該些閘極結構與該基底之間的該氧化矽/氮化 矽/氧化矽複合層分別作爲一預定編碼區； 於該些閘極結構之間的該基底中形成複數條位元線； 於該基底上形成複數條字元線，且該些字元線與該些 閘極結構電性連接； 於該基底上形成一化學氣相沉積抗反射層； 於該化學氣相沉積抗反射層上形成一內層介電層； 於該內層介電層與該化學氣相沉積抗反射層中形成複 數個編碼窗口]該編碼窗口位於複數個欲寫入之預定編碼 區的上方； 進行一編碼製程，以該化學氣相沉積抗反射層爲編碼 罩幕，利用紫外光照射該基底，以使該些編碼窗口下方之 該些預定編碼區形成複數個編碼區；以及 於每一該些該編碼窗口內形成一^插塞。 2. 如申請專利範圍第1項所述之罩幕式唯讀記憶體之 製造方法’其中該化學氣相沉積抗反射層之材質包括 SixNy(OH)z。 3·如申請專利範圍第1項所述之罩幕式唯讀記憶體之 製造方法’其中於該些閘極結構之間的該基底中形成該些 位元線之步驟之後與於該基底上形成該些字元線步驟之 前’更包括於該些位元線上形成一介電層塡滿該些閘極結 15 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇 X 297公釐） --— — — — — — — II 1 - 111 — — — — ^« — — — — 11! (請先閲讀背面之注意事項再填寫本頁) 527704 A8 B8 C8 D8 8431twf.d〇c/〇〇e 六、申請專利範圍 構之間的間隙。 4.如申請專利範圍第i項所述之罩幕式唯讀記憶體之 製造方法，其中於該基底中形成該些位元線之步驟包括： 進行一摻質植入步驟，於該些閘極結構之間的該基底 中植入一摻質；以及 進行一回火製程。 5· —種罩幕式唯讀記憶體之結構，該結構包括： 一基底； 一氧化矽/氮化矽/氧化矽複•層，該氧化矽/氮化矽/氧 化矽複合層位於該基底上； 複數個閘極，該些閘極位於該氧化矽/氮化矽/氧化矽 複合層之上，且該些閘極與該基底之間的該氧化矽/氮化 -矽/氧化矽複合層係作爲複數個編碼區； 複數條位元線，該些位元線位於該些閘極之間； 一化學氣相沈積抗反射層，該化學氣相沈積抗反射層 覆蓋於該基底之上； 一內層介電層，該內層介電層位於該化學氣相沈積抗 反射層之上；以及 一插塞，該插塞位於該內層介電層與該化學氣相沈積 抗反射層內，且位於一編碼區上方。 6. 如申請專利範圍第5項所述之罩幕式唯讀記憶體之 結構，其中該化學氣相沉積抗反射層之材質包括 SixNy(OH)z。 7. 如申請專利範圍第5項所述之罩幕式唯讀記憶體之 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 527704 84 31twf. doc/Ο06 A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 結構，其中該些閘極之間更包括一絕緣層。 ^種罩幕式唯讀記憶體之製造方法，該方法包括： 於一基底上形成一電荷陷入層； 於該電荷陷入層上形成複數個閘極結構，每一該些閘 結構與_底之間_電·人_作爲—預定編碼 區；=些Μ極結構之間的該基底中形成複數條位元線； 成㈣龄元線，聰鮮__些 止紫形成—材料層，該材料層之材質係能夠防 ^料層上形成—內層介電層； 於故內靥介電層與該材 該編碼窗___賴成複數個編碼窗口， 進行1碼製程，以該=預疋編碼區的上方； 光照射該_，以使該編幕，利用紫外 形成複數個編碼區；狀肖窗口下方之該些預定編碼區 些該編成—醜。 •如申5R專利範圍第8 一 製造方法，其巾_材料罩顆輔記憶體之 層。 增包括一化學氣相沉積抗反射 1〇·如申請專利範圍第9 一 之製造方法，其中於該材料;=之罩幕式唯讀記憶體 η.如申請專利範圍第===括叫(卿。 項所述之罩幕式唯讀記憶體(CNS)A4 規格（2]〇^： ------------餐-------丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) 527704 8431twf.d〇c/〇〇6 A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 之製造方法，其中該電荷陷入層包括一氧化矽/氮化矽/氧 化石夕複合層。 12·如申請專利範圍第8項所述之罩幕式唯讀記憶體 之製造方法，其中於該些閘極結構之間的該基底中形成該 些位元線之步驟之後與於該基底上形成該些字元線步驟之 前’更包括於該些位元線上形成一絕緣層以塡滿該些閘極 結構之間的間隙。 如申請專利範圍第8項所述之罩幕式唯讀記憶體 之製造方法，其中於形成該些位元線之步驟包括： 進行一摻質植入步驟，於該些閘極結構之間的該基底 中植入一摻質；以及 進行一回火製程。 H· —種罩幕式唯讀記憶體之結構，該結構包括： 一基底； 一電荷陷入層，該電荷陷入層位於該基底上； 複數個閘極結構，該些閘極結構位於該電荷陷入層之 上，且該些閘極結構與該基底之間的該電荷陷入層係作爲 複數個編碼區； 複數條位元線，該些位元線位於該些閘極結構之間； 一材料層，其係覆蓋於該基底之上，該材料層之材質 係能夠防止紫外光穿透； 一內層介電層，該內層介電層位於該材料層之上；以 及 插塞’該插塞位於該內層介電層與該材料層內，且 18 -I ϋ n n n «ϋ ·ϋ^eJ 1 n ϋ ϋ (請先閲讀背面之注意事項再填寫本頁) 1 1§ ·1 I 線 0 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） 經濟部智慧財產局員工消費合作社印製 527704 A8 B8 84 31twf. doc/Ο06 C8 D8 六、申請專利範圍 位於一編碼區上方。 15. 如申請專利範圍第14項所述之罩幕式唯讀記憶體 之結構，其中該材料層包括一化學氣相沉積抗反射層 16. 如申請專利範圍第15項所述之罩幕式唯讀記憶體 之結構，其中該化學氣相沉積抗反射層之材質包括 SixNy(OH)z 〇 17. 如申請專利範圍第14項所述之罩幕式唯讀記憶體 之結構，其中該些閘極結構之間更包括一介電層。 18. 如申請專利範圍第14項所述之罩幕式唯讀記憶體 之結構，其中該電荷陷入層包括一氧化矽/氮化矽/氧化矽 複合層。 19 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公餐_) --------^--------- (請先閱讀背面之注意事項再填寫本頁)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091105147A TW527704B (en) | 2002-03-19 | 2002-03-19 | Mask ROM structure and its manufacturing method |
| US10/134,270 US6713315B2 (en) | 2002-03-19 | 2002-04-25 | Mask read-only memory and fabrication thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091105147A TW527704B (en) | 2002-03-19 | 2002-03-19 | Mask ROM structure and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW527704B true TW527704B (en) | 2003-04-11 |
Family
ID=28037864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091105147A TW527704B (en) | 2002-03-19 | 2002-03-19 | Mask ROM structure and its manufacturing method |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6713315B2 (zh) |
| TW (1) | TW527704B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777762B2 (en) * | 2002-11-05 | 2004-08-17 | Macronix International Co., Ltd. | Mask ROM structure having a coding layer between gates and word lines |
| DE10332095B3 (de) * | 2003-07-15 | 2005-01-20 | Infineon Technologies Ag | Halbleiterspeicher mit Charge-trapping-Speicherzellen |
| CN100481395C (zh) * | 2003-12-30 | 2009-04-22 | 中芯国际集成电路制造(上海)有限公司 | Rom存储器及其制造方法 |
| US7608504B2 (en) * | 2006-08-30 | 2009-10-27 | Macronix International Co., Ltd. | Memory and manufacturing method thereof |
| US8101989B2 (en) | 2006-11-20 | 2012-01-24 | Macronix International Co., Ltd. | Charge trapping devices with field distribution layer over tunneling barrier |
| US8987098B2 (en) | 2012-06-19 | 2015-03-24 | Macronix International Co., Ltd. | Damascene word line |
| US9379126B2 (en) | 2013-03-14 | 2016-06-28 | Macronix International Co., Ltd. | Damascene conductor for a 3D device |
| US9099538B2 (en) | 2013-09-17 | 2015-08-04 | Macronix International Co., Ltd. | Conductor with a plurality of vertical extensions for a 3D device |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| CN112922001B (zh) * | 2021-01-25 | 2021-11-02 | 北京市地质工程公司 | 一种基坑降水结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5710067A (en) * | 1995-06-07 | 1998-01-20 | Advanced Micro Devices, Inc. | Silicon oxime film |
| US5977601A (en) * | 1998-07-17 | 1999-11-02 | Advanced Micro Devices, Inc. | Method for etching memory gate stack using thin resist layer |
| US6274445B1 (en) * | 1999-02-03 | 2001-08-14 | Philips Semi-Conductor, Inc. | Method of manufacturing shallow source/drain junctions in a salicide process |
| TW510026B (en) * | 2001-11-23 | 2002-11-11 | Macronix Int Co Ltd | Manufacturing method of memory device with buried source/drain |
-
2002
- 2002-03-19 TW TW091105147A patent/TW527704B/zh not_active IP Right Cessation
- 2002-04-25 US US10/134,270 patent/US6713315B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6713315B2 (en) | 2004-03-30 |
| US20030178687A1 (en) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW494573B (en) | Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure and fabrication method thereof | |
| TW559913B (en) | Method of forming self-aligned contact pad in a damascene gate process | |
| EP1986240B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW508765B (en) | Method of forming a system on chip | |
| TW511249B (en) | Semiconductor memory device and method for manufacturing the same | |
| US6770934B1 (en) | Flash memory device structure and manufacturing method thereof | |
| US8969940B1 (en) | Method of gate strapping in split-gate memory cell with inlaid gate | |
| WO2003032393A2 (en) | Double densed core gates in sonos flash memory | |
| TW527704B (en) | Mask ROM structure and its manufacturing method | |
| US6498064B2 (en) | Flash memory with conformal floating gate and the method of making the same | |
| US7563671B2 (en) | Method for forming trench capacitor and memory cell | |
| TW456039B (en) | Triple polysilicon embedded NVRAM cell and method thereof | |
| US6764904B1 (en) | Trenched gate non-volatile semiconductor method with the source/drain regions spaced from the trench by sidewall dopings | |
| US6440798B1 (en) | Method of forming a mixed-signal circuit embedded NROM memory and MROM memory | |
| KR101486745B1 (ko) | 스페이서가 없는 비휘발성 메모리 장치 및 그 제조방법 | |
| TW556325B (en) | Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory | |
| TW456028B (en) | Semiconductor device and process for manufacturing semiconductor device | |
| US8575673B2 (en) | Electrically erasable programmable memory and its manufacturing method | |
| TW379453B (en) | Method of manufacturing buried gate | |
| KR100546392B1 (ko) | Ｅｐｒｏｍ 소자를 포함하는 반도체 소자와 그 제조 방법 | |
| TW399288B (en) | Structure of flash memory and the manufacturing method thereof | |
| KR100567757B1 (ko) | 반도체 소자의 제조 방법 | |
| TW513805B (en) | Vertical read only memory and the process thereof | |
| TW508764B (en) | Manufacturing method and structure of mask type ROM | |
| JP3283187B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |