TW521331B - Gate pad protection structure for power semiconductor device and the manufacturing method thereof - Google Patents
Gate pad protection structure for power semiconductor device and the manufacturing method thereof Download PDFInfo
- Publication number
- TW521331B TW521331B TW091103066A TW91103066A TW521331B TW 521331 B TW521331 B TW 521331B TW 091103066 A TW091103066 A TW 091103066A TW 91103066 A TW91103066 A TW 91103066A TW 521331 B TW521331 B TW 521331B
- Authority
- TW
- Taiwan
- Prior art keywords
- field
- patent application
- scope
- substrate
- polysilicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000002513 implantation Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005234 chemical deposition Methods 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 3
- 239000013078 crystal Substances 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
521331 五、發明說明（1) 發明領域 本案係有關一種閘極墊保護結構（g a t e p a d protection structure)及其製造方法，尤指一種功率半 導體裝置（power semiconductor device)之閘極墊保護結 構及其製造方法。 發明背景 傳統之功率半導體裝置，例如金氧半場效電晶體 (M0SFET)、絕緣閘雙極電晶體（IGBT)或任何其他具有閘極 墊結構之功率半導體裝置等，其通常都會形成一閘極墊保 護結構以保護與避免其閘氧化層因.電應力而破裂。請參閱 第一圖，其係為一傳統功率半導體裝置之閘極墊保護結構 示意圖。如第一圖所示，首先於一矽基板1 〇上形成一薄閘 極氧化層1 1。接著，於該薄閘極氧化層丨丨上形成一複晶矽 層（polysilicon layer)12 ，該複晶矽層（polysiiicon layer)12係藉由沉積（deposition)方式為之。隨後，藉由 一微影蝕刻程序於一主動區域之該複晶矽層（p〇lysilic〇n layer)上形成複日日碎固（polysilicon window)1101 。接 著’進行光罩與離子佈植程序，以於矽基板1〇上形成場佈 植區域1 0 1。然後，形成一介電層1 3於該複晶矽層 (polysilicon layer)12上。最後，藉由一道微影與蝕刻 程序移除部分.該介電層，然後將第一圖所示之金屬層1 4形 成於該介電層1 3上’以开》成一閘極塾結構。然於高電壓之 應用上’上述之閘極墊結構必須被保護以避免閘極氧化層
521331
五、發明說明（2) 因高電應力而破裂。因此，習知之保護方式係 結構之下直接形成一深P接合，且形成一p—拯丄^閘極墊 '^蟲日日層（epitaxy layer)。此將明顯地降低石夕基材表 與閘氧區域之場應力，然該傳統之方式將須增加1道光^ 步驟形成深P，因此成本較高，並不實際。 由上述說明可知，如何提供一有效之閘極藝保護結 構’與避免製程上增加光罩步驟之困擾，實為本案之一 要研發方向。 、” 發明簡述 二本案之主要目的為提供一種功率半導體裝置之閘極墊 保護結構及其製造方法，以保護與避免閘氧化層因電應力 而破裂。 本案之另一目的為提供一種閘極墊保護結構之製造方 法’其係應用於一功率半導體裝置上，包括步驟a )形成 一閘氧化層於一基材上，（b)形成一複晶矽層 (P〇lysilicon iayer)於該閘氧化層上，（c)於該複晶矽層 (P〇lysilicon iayer)上形成一複晶石夕窗（p〇iysiiic〇n window)與一複晶石夕窗（p〇iysiiic〇n window)陣列，（d)進 行一離子佈植程序以於該基材對應於該複晶矽窗 Cp〇lysilicon winci〇w)之區域形成一場佈植區域與對應於 該複晶矽窗（p p 1 y s i丨i c 〇 n w i n d 〇 w )陣列之區域形成一場佈 植區域單元陣列’（e)形成一介電層於該複晶石夕層 (p〇lysilicon layer)上，並移除部分該介電層，以及（Ο
521331 五、發明說明（3) 形成一金屬層於該介電層上，藉以形成該閘極墊保護結 構。 根據本案之構想，其中該基材為矽基材。 根據本案之構想^其中該半導禮功率裝置係為金氧半 場效電晶體（MOSFET)與絕緣閘雙極電晶體（IGBT)其中之 1 〇 根據本案之構想，其中該步驟（b )係藉由一化學沉積 (deposition)方式為之。 根據本案之構想，其中該步驟（c)係藉由一微影與蝕 刻製程為之。 根據本案之構想，其中該步驟（d )係藉由光罩與離子 佈植程序以同時於該矽基材對應於該複晶矽窗 (polysilicon window)之區域形成該場佈植區域且於對應 於該複晶石夕窗（polysilicon window)陣列之區域形成該場 佈植區域單元陣列。 根據本案之構想，其中該場佈植區域單元陣列具有複 數個場佈植區域單元，而每一該單元與每一鄰接之單元部 分交集以電短路於地端。 根據本案之構想，其中每一該場佈植區域單元之結構 實質上係相同於該場佈植區域。 根據本案之構想，其中該步驟（e )係藉由一微影與蝕 刻製程為之。， 本案之另一目的為提供一種閘極墊保護結構，其係應 用於一功率半導體裝置上，其包括：一基材；一場佈植區
521331 五、發明說明（4) 域，其係位於該基材中；一場佈植區域單元陣列，其係位 於該基材中且具有複數個結構實質上相同於該場佈植區域 之場佈植區域單元，其中該場佈植區域單元陣列與該場佈 植區域係同時形成於該基材中；以及一閘極墊結構，其係 形成於該基材上。藉由該場佈植區域單元陣列，俾以保護 該閘極墊結構。 根據本案之構想’其中該基材為秒基材。 根據本案之構想，其中該半導體功率裝置係為金氧半 場效電晶體（MOSFET)與絕緣閘雙極電晶體（IGBT)其中之 〇 根據本案之構想，其中每一該單元與每一鄰接之單元 部分交集以電短路於地端。 本案得藉由下列圖示及詳細說明，俾得一更深入之瞭 解： 圖示簡單說明 第一圖：其係為一傳統功率半導體裝置之閘極墊保護 結構不意圖。 第二圖：其係為本案較佳實施例之功率半導體裝置閘 極墊保護結構示意圖。 圖示符號說明， 1 0 :矽基板
521331 五、發明說明 (5) 101 場佈植區域 12 複晶發層（polysilicon layer) 13 介電層 14 金屬層 20 矽基板 • 21 閘極氧化層 22 複晶發層（polysilicon layer) 2101 複晶石夕窗（polysilicon window) 2102 複晶石夕窗（polysilicon window) 陣列 23 介電層 24 場佈植區域 25 場佈植區域單元陣列 實施例 說明 請 參閱第二圖，其係為本案 最佳實施 例之功率半導 體 裝置閘 極墊保護結構示意圖。如 第二圖所 示，首先於一 矽 基板20 上形成一薄閘極氧化層2 1 。.接著， 於該薄閘極氧 化 層21上 形成一複晶矽層（ρ ο 1 y s i 1 icon 1 ayer)2 2，該複 晶 石夕層（polysilicon layer)22 係 藉由沉積（deposition) 方 式為之 。隨後，藉由一微影蝕刻 程序於主 動區域之複晶 矽 層（polysilicon layer)上形成 複晶石夕窗（polysilicon window)2101且於非主動區域同〖 涛形成一 複晶矽窗 (polys ilicon window)陣列2102 。接著， ，進行光罩與離子 佈植程 序，以於碎基板20上形成 場佈植區 域24與場佈植 區
521331 五、發明說明（6) 域單元陣列2 5。接著，形成一介電層2 3於該複晶矽層 (polysilicon layer)22上。最後，藉由一道微影與餘刻 程序將部分該介電層22移除，最後，形成如第二圖所示之 金屬層24於該介電層23上，以完成閘極墊結構。 本案與習知技術最大之不同處即在於將如第一圖所示 之P -接合結構以複數個相似於主動區域中之場佈植區域2 4 之場佈植區域單元（c e 1 1 )所形成之單元陣列所取代。而這 些單元之排列方式係將所有鄰近之單元之部分交集連接， 因而電短路於地端。由於這些單元所形成之陣列可以於主 動區域形成時同時形成，因此並不需要增加一道不必要之 光罩，因此使整個製程更為簡化。極具產業之價值。 本案得由熟悉本技藝之人士任施匠思而為諸般修飾， 然皆不脫如附申請專利範圍所欲保護者。
521331 圖式簡單說明 第一圖：其係為一傳統功率半導體裝置之閘極墊保護結構 示意圖。 第二圖：其係為本案較佳實施例之功率半導體裝置閘極墊 保護結構示意圖。 II·!
第10頁
Claims (1)
- 521331係應用於一功率半 1 ayer)於該閘氧化 1 · 一種閘極墊保護結構之製造方 導體裝置上，包括步驟： 电 - (a )形成一閘氧化層於一基材上· (b)形成一複晶矽層（P〇lysilic’on 1 a y e r )上形成一複晶 碎窗（polysilicon (c)於該複晶石夕層（p〇iysUic⑽ 矽窗（polysilicon wind〇w)與— w i n d 〇 w )陣列； 日曰 窗彳I 一離子佈植程序以於該基材對應於該複晶石夕 於該複晶_ ^(°η Γndow)之區域形成一場佈植區域與對應 於a複日曰矽囱（polysilicon win 佈植區域單元陣列； 」丨平幻之k竦形成一 ％ ,一介電層於該複晶矽層（P〇1ysilic〇n layer) 工’亚移除部分該介電層；以及 Υ 斧，以开一金屬層於該介電層上並移除部分該金屬 層 猎以形成該閘極墊保護結構。 2材如申請專利範圍第1項所述之方法，1中該基材為石夕基 3·如申請專利範圍第丨項所述之方法，其中該半導體 裝置係為金氧半場效電晶體（M0SFET)與絕緣閘雙極電曰μ (IGBT)其中之一。 甲」艾徑电日日體 其中該步驟（b )係藉 ) 其中該步驟（c )係藉 4 ·如申請專利範圍第1項所述之方法， 由一化學沉積（deposition)方式為之 5 ·如申請專利範圍第1項所述之方法， 521331 六、申請專利範圍 < 由一微影與蝕刻製程為之。 6 .如申請專利範圍第1項所述之方法，其中該步驟（d )係藉 由光罩與離子佈植程序以同時於該基材對應於該複晶矽窗 (polysilicon window)之區域形成該場佈植區域且於對應 於該複晶石夕窗（polysilicon window)陣列之區域形成該場 佈植區域單元陣列。 7. 如申請專利範圍第6項所述之方法，其中該場佈植區域 單元陣列具有複數個場佈植區域單元，而每一該單元與每 一鄰接之單元部分交集以電短路於地端。8. 如申請專利範圍第7項所述之方法，其中每一該場佈植 區域單元之結構實質上係相同於該場佈植區域。 9. 如申請專利範圍第1項所述之方法，其中該步騾（e )係藉 由一微影與蝕刻製程為之。 1 0 . —種閘極墊保護結構，其係應用於一功率半導體裝置 上，其包括： 一基材； 一場佈植區域，其係位於該基材中；一場佈植區域單元陣列，其係位於該基材中且具有複 數個結構實質上相同於該場佈植區域之場佈植區域單元， 其中該場佈植區域單元陣列與該場佈植區域係同時形成於 該基材中；以及 一閘極墊結構，其係形成於該基材上， 藉由該場佈植區域單元陣列，俾以保護該閘極墊結構.。 1 1 .如申請專利範圍第1 0項所述之閘極塾保護結構，其中第12頁 521331 六、申請專利範圍 該基材為碎基材。 1 2.如申請專利範圍第1 0項所述之閘極墊保護結構，其中 該半導體功率裝置係為金氧半場效電晶體（MOSFET)與絕緣 閘雙極電晶體（IGBT)其中之一。 1 3.如申請專利範圍第1 0項所述之閘極墊保護結構，其中 每一該單元與每一鄰接之單元部分交集以電短路於地端。_第13頁
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091103066A TW521331B (en) | 2002-02-21 | 2002-02-21 | Gate pad protection structure for power semiconductor device and the manufacturing method thereof |
| US10/334,754 US6828177B2 (en) | 2002-02-21 | 2002-12-30 | Gate pad protection structure for power semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091103066A TW521331B (en) | 2002-02-21 | 2002-02-21 | Gate pad protection structure for power semiconductor device and the manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW521331B true TW521331B (en) | 2003-02-21 |
Family
ID=27731881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091103066A TW521331B (en) | 2002-02-21 | 2002-02-21 | Gate pad protection structure for power semiconductor device and the manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6828177B2 (zh) |
| TW (1) | TW521331B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7465986B2 (en) | 2004-08-27 | 2008-12-16 | International Rectifier Corporation | Power semiconductor device including insulated source electrodes inside trenches |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393676A (en) * | 1993-09-22 | 1995-02-28 | Advanced Micro Devices, Inc. | Method of fabricating semiconductor gate electrode with fluorine migration barrier |
| US6187619B1 (en) * | 1998-02-17 | 2001-02-13 | Shye-Lin Wu | Method to fabricate short-channel MOSFETs with an improvement in ESD resistance |
| US6090653A (en) * | 1998-03-30 | 2000-07-18 | Texas Instruments | Method of manufacturing CMOS transistors |
| US6187643B1 (en) * | 1999-06-29 | 2001-02-13 | Varian Semiconductor Equipment Associates, Inc. | Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI) |
| US6258668B1 (en) * | 1999-11-24 | 2001-07-10 | Aplus Flash Technology, Inc. | Array architecture and process flow of nonvolatile memory devices for mass storage applications |
| US20020149067A1 (en) * | 2001-04-12 | 2002-10-17 | Mitros Jozef C. | Isolated high voltage MOS transistor |
-
2002
- 2002-02-21 TW TW091103066A patent/TW521331B/zh not_active IP Right Cessation
- 2002-12-30 US US10/334,754 patent/US6828177B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7465986B2 (en) | 2004-08-27 | 2008-12-16 | International Rectifier Corporation | Power semiconductor device including insulated source electrodes inside trenches |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030157753A1 (en) | 2003-08-21 |
| US6828177B2 (en) | 2004-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1131567C (zh) | 半导体器件 | |
| JP6101689B2 (ja) | ゲート抵抗器とダイオード接続ｍｏｓｆｅｔが統合されたパワーｍｏｓｆｅｔ | |
| JP3361922B2 (ja) | 半導体装置 | |
| TW583748B (en) | The termination structure of DMOS device | |
| TW546845B (en) | Trench DMOS transistor having a zener diode for protection from electro-static discharge | |
| US10361266B2 (en) | Semiconductor device | |
| US8580640B2 (en) | Manufacturing process of a power electronic device integrated in a semiconductor substrate with wide band gap and electronic device thus obtained | |
| US8525253B2 (en) | Double-sided semiconductor structure and method for manufacturing same | |
| JPH0817694A (ja) | 集積回路に適用するための薄膜およびバルク混合半導体基板ならびにその形成方法 | |
| TW200933750A (en) | MOSFET active area and edge termination area charge balance | |
| US8058127B2 (en) | Manufacturing method of semiconductor power devices | |
| CN108400166A (zh) | 在端子降低表面电场区域中具有端子沟槽的功率晶体管 | |
| JP2005142288A (ja) | 半導体装置とその製造方法 | |
| US7560334B2 (en) | Method and system for incorporating high voltage devices in an EEPROM | |
| TW521331B (en) | Gate pad protection structure for power semiconductor device and the manufacturing method thereof | |
| CN102280382A (zh) | 集成在igbt器件中的静电放电保护结构及其制造方法 | |
| JP2003124476A (ja) | 半導体装置及びその製造方法 | |
| JP2011101018A (ja) | トレンチ金属酸化物半導体電界効果トランジスタの製造方法 | |
| TW200418138A (en) | Termination structure of DMOS device | |
| CN111900208A (zh) | 一种集成新型刻蚀工艺jbs的碳化硅umosfet器件及其制备方法 | |
| JPS63237571A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02110976A (ja) | 絶縁ゲート型半導体装置 | |
| CN106298681B (zh) | 一种mosfet器件及其制作方法 | |
| CN110729196A (zh) | 一种降低沟槽型金属氧化物半导体导通电阻的方法 | |
| CN103839803B (zh) | 一种平面型igbt结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |