TW514826B

TW514826B - Data processor and data processing system

Info

Publication number: TW514826B
Application number: TW090103581A
Authority: TW
Inventors: Yasuyuki Murakami; Shigezumi Matsui; Atsushi Kiuchi; Yuichi Takitsune; Kunihiko Nishiyama
Original assignee: Hitachi Ltd; Hitachi Ulsi Sys Co Ltd
Priority date: 2000-02-24
Filing date: 2001-02-16
Publication date: 2002-12-21
Also published as: KR20010085404A; US6434691B2; US6542982B2; US20010018735A1; US20020120829A1

Description

發明背景 4=有I?處理器，尤其是有關自外部記憶體預取處理少的―=更連續性命令位址之執行順序，執行分支支内）。久（本說明書中，跳越的概念亦包含在分針對使^1 料處理器等快速化逐次執行命令的技術，包括：二對-貝：參照在時間上、空間上局部性的命令快取記憶月足，及命令預取緩衝器列如，於特開平6_243036號公報（美國登記號碼5,5ιι，ια) 中揭示的發明為：設計迴路閉鎖，其係以所提取之命令的局部性作為指標，於程式控制轉移至迴路外之前，預先將迴路内的命令列保留在快取記憶體内。特開平4-62637號公報中揭示一種微處理器，其係為提高執行速度，設有命令佇列（命令預取緩衝器）的微處理器，其中令被提取之迴路命令預先保留在先進先出（First-In · First_ Out, FIFO)之緩衝器内。發明概述上述這種經由自命令快取記憶體及命令預取緩衝器排除迴路命令，促使命令逐次執行快速化的技術，雖然在常用迴路命令的處理上有效，但是，在幾乎不存在迴路命令，主要逐次執行線性連續位址之命令的處理時，縱使採用禁止排除迴路命令的構成，仍難獲得預期的效果。經過本發明人的檢討，證實此時就算採用一般的命令快取記憶體，實際上並無意義。 4 本纸張尺度適用中國國家標準(CNS) A4規格(210 X297公釐)

裝訂

線 514826 A7 B7 五、發明説明（2 ) 亦即，本發明人研究行動電話系統中之協定處理或系統控制處理等之次常式程式的執行。由於以上述次常式程式執行上述協定處理或系統控制處理既複雜且程式規模大，實際上無法將其處理程式儲存在資料處理器的内藏r〇m内。另外，外部記憶體的存取速度對應於資料處理器的資料處理速度過慢’為了彌補其差異，可以在資料處理器内採用咋令快取5己ί思體。但是’上述協定處理或系統控制處理常用在幾乎不存在之迴路命令，其主要逐次執行線性連續位址之命令的處理上，結果，縱使採用快取記憶體也無法獲得預期效果。因此，本發明人不採用快取記憶體，而改採構成較為簡單的命令預取來謀求解決。此時，若考慮常用在幾乎不存在迴路命令而主要逐次執行線性連續位址命令之處理上的特質，完全不需要採用禁止排除迴路命令的構成，因而本發明人發現，從費用對效果的觀點而言，有必要將預取之命令與其命令位址的處理方式比以快取記憶體之位址標藏構成的控制機構及以計數器構成的讀/寫指標控制機構更加簡化。再者，經過本發明人所做的研究證實，執行命令預取時，使用固定長度之叢發傳送機構時，由於在分支命令產生命令分支時，也會預取無效的命令，以致產生附加命令（0ver Head)。此外亦證貫’藉由執行分支命令或使位址之低階位元與一般命令提取要求組合來執行命令預取作業時，在全部執行 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公釐) 裝訂

線 514826 A7 ----- -______ B7 五、發明説明（3 ) 所預取I命令後，會造成下一個命令預取作業自外部記憶體提取命令完成前，程式執行中斷的問題。再者，進一步詳細檢討存取至外部記憶體時，雖然命令預取在插入（命令提取）命令碼上有效，但是，在插入（資料提 =)作為運算TL所記述之資料時，有時仍會產生向外部記憶 to存取，此時，證實會造成自外部記憶體提取資料完成前，程式執行中斷的問題。因此，本發明人也針對這些命令預取謀求解決而新發現的問4 ,藉由探討命令預取的方法來謀求解決。本發明人發 ^從費用對效果的觀點而言，比以快取記憶體之位址標戴，成的控制機構及以計數器構成的讀/寫指標控制機構更加簡化之將預取之命令與其命令位址的處理方式的。 #j發明又其他目的在提供一種資料處理器，可以藉由比較簡單的構成執行自外部命令預取，提升命令的執行效率。本發明之其他目的在提供一種資料處理系統，可以藉由資 $理器中構成較簡單之命令預取機構，自外部記憶體提 =幾乎不存在迴路命令，其係主要為線性連續位址的命令’達成逐次執行處理的快速化。本發明之另外目的在以較低成本提高資料處理系統之資料處理效率’其係變更連續性命令位址之執行順序，執行分支處理少的次常式程式。 =發明之上述目的、其他目的與新特徵，可自本說明書之内谷及附圖中瞭解。 -6 -

514826

本專利申請所揭示之主要發明概要，簡單說明如下：亦即，貝料處理器具有··命令執行手段，其係提取命令，解讀所提取之命令，並執行命令；及匯流排控制器，其係桉照上述命令執行手段的指示，控制外部匯流排存取。上述匯流排控制器具備：數個命令緩衝器、各命令緩衝器上固有的旗“及緩衝担制電路。此時，上述緩衝控制電路將命令位址（低階數個位元取得之特徵值分配至上述各個命令、k衝器内，以特定之命令提取位址的後續位址作為基點，預取命令至對應於上述低階數個位元之位址順序的命令緩衝器内，將對應旗標控制在有效狀態下，回應命令的預取，將對應旗標控制在無效狀態，回應命令緩衝器内所預取之命令的輸出。於上述手段’只要上述命令位址之低階數個位元的值為其中一個特定值時向命令緩衝器執行預取即可。例如，若考慮命令預取控制的簡化，有對上述低階數個位元之起始值的命令位址提取命令時，只需自其後續位址至上述低階數個位元之最後位址，預取命令至對應於位址順序的命令緩衝器内即可。再者，若考慮以分支命令變更命令位址系列的可能性，有以分支命令提取分支終端的命令（分歧先命令）時’只需自該命令提取位址之後續位址至上述低階數個位元之最後位址’預取命令至對應於位址順序的命令緩衝器内即可。上述所採用資料處理器的資料處理系統具有記憶體，其係在資料處理器的外部儲存上述資料處理器的操作程式，作 -7- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公爱)

裝訂

線 514826

為上述匯流排控制器之外部匯流排存取的對象。、上述記憶體具有程式，其係幾乎不存在迴路命令，常用於王要逐次執行線性連續位址之命令的處理。執行此種程式時，縱使在資料處理器内採用快取記憶體，仍無法獲得預期的效果。此時，若採用上述手段之資料處理器，由於係以其命令位址之特疋低階數個位元的值來決定一個用於預取而將自外部碩取足命令作為何種命令緩衝器的緩衝器入口較為適苴，因此，預取控制簡單。用於該命令預取的構成可以達到比以快取记憶體之位址標籤構成之控制機構及以FlF〇緩衝器之計數器構成之讀/寫指標控制機構更加簡化。此外’如上所述，回應所分配之命令位址的命令預取，將對應旗標控制在有效狀態，回應預取之緩衝器入口的輸出，將對應旗標控制在無效狀態。藉此，可以由旗標的有效狀態來辨識緩衝器入口有效，可以提取，並可以由旗標的供效狀態來辨識命令緩衝器的緩衝入口無效，可以載入新的緩衝器入口。上述緩衝控制電路若利用上述辨識時，只要使對應於上述命令執行手段所應提取之命令位址之上述低階數個位元的值’所分配之命令緩衝器的旗標為有效狀態的條件下，將對應之命令缓衝器擁有的命令，向上述命令執行手段輸出即可。此外’只要上述緩衝控制電路能向上述旗標為無效狀態的條件下所對應之命令緩衝器預取命令即可。若考慮變更連續性命令位址之執行順序的分支處理之發 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X 297公爱)

裝訂

514826 A7 B7 五、發明説明（6 ) 生，只要上述緩衝控制電路回應藉由上述命令執行手段之連續性命令位址之執行順序變更的指示，將全部的上述旗標初始化成無效狀態即可。以上述命令執行手段提取命令單位的位元數構成上述命令緩衝器時，容易控制自命令執行手段的命令緩衝器提取命令0 在上述命令緩衝器内執行命令預取時，並非預取至命令位址之低階數個位元的最後位址，而係藉由設定在暫存器等内的資訊來決定預取之最後位址，或按照分支命令等的出現頻率來決定預取之最後位址，縱使以分支命令預取，也可以控制無效命令的數量。‘ 再者，除了以分支命令分支之外，也可以在發生插入處理的同時，停止命令預取。發生插入處理時，因有時需要中斷程式的執行，來執行插入處理程式，因此，被預取之命令為無效命令。以上述數個命令緩衝器做為一單位，使具有至少兩單位分的命令緩衝器。此時，於藉由上述命令執行手段執行預取至上述第一單位之各個命令緩衝器（第一緩衝器（Buffer Table)的命令緩衝器）内之命令的期間，上述緩衝控制電路也可以將繼上述第一單位之命令緩衝器最後命令位址之後之命令位址的命令預取至第二單位之各個命令緩衝器（第二緩衝器的命令缓衝器）内。藉此，控制於藉由上述命令執行手段將全部預取至上述第一單位之命令緩衝器内的全部命令執行完成後，再執行預取至上述第二單位之命令緩衝器 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 514826 A7 B7五、發明説明（7 ) 内的命令，自外部記憶體預取命令至命令緩衝器的執行期間，程式執行不致中斷，可以執行命令。也可以使上述命令緩衝器或上述緩衝控制電路内具備命令解碼功能，將預取至命令緩衝器内的命令加以解碼。藉此，分辨預取至命令緩衝器内的命令是否為分支命令，預取之命令為分支命令時，藉停止以後命令的預取，可以控制預取無效命令的數量。再者，令上述命令緩衝器或上述緩衝控制電路内具備位址計算功能，以位址計算判明以分支命令分支之終端命令位址時，預取分支之終端命令，於重新自外部記憶體預取命令至命令緩衝器的期間，可以不中斷程式來執行命令。再者，預先具備至少兩單位的命令緩衝器，預取與分支命令之命令位址連續位址的命令及分支之終端命令，分別於以分支命令分支時與不分支時，在重新自外部記憶體預取命令至命令緩衝器的時間，可以不中斷程式來執行命令。使上述命令緩衝器或上述緩衝控制電路内具備命令解碼功能及運算元緩衝器，預取具有運算元之命令時，也可以預取該運算元。運算元為經過位址修飾之立即資料等時，因提取上述立即資料，而造成向外部記憶體存取，於命令預取時，同時預取上述立即資料，可以不中斷程式來執行命〇使上述資料處理器再具有快取記憶體，對已經執行之位址分支及迴路處理，甚或執行本身之協定處理時，可以再利用部分或全部之儲存於快取記憶體内的程式，可以減少因 -10 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐）

裝訂

線 A7

1部記憶體耗造成程式執行的中斷。料動^說明本發明。行動電話具有資接。以及與上述資料處理裝置及記憶體連统於制^1、上述1己憶體中至少儲存有用於協定控制或系式。上述資料處理裝置具有··命令執行部，其 :：v ’解謂提取之命令，並執行命令；&匯流排控，’=、、係具有數個命令緩衝器，其具有以上述命令執行部ί疋取p 7單位的位I數，對應於各個命令緩衝器的旗擇及緩衝控制電路，按照上述命令執行部的信號，經由匯流排控制向記憶體存取。上述緩衝控制電路將命令位址之低階數個位元取得之特徵值分配至上述各個命令緩衝器内。該緩衝控制電路向命令位址提取命令時，該命令位址相當於以命令位址之低階數個位S表達之最小值，自該命令: 址的下一個命令位址，至以該低階數個位元表達之最後命令位址的命令儲存在對應於上述數個命令緩衝器之命令位 =的各個命令緩衝器内，以對應於各命令緩衝器之各個旗標作為第一狀態。此外，當緩衝控制電路因應上述命令執行部之提取命令的要求，對應於命令緩衝器的旗標為第一狀態時，該命令緩衝器係對應於應該提取上述命令執行部輸出之命令之命令位址的低階數個位元，儲存在該命令緩衝器内之命令輸出至上述命令執行部，將該旗標作為第二狀態。當對應於命令緩衝器的旗標為第二狀態時，該命令緩衝器係對應於所應命令提取之上述命令執行部輸出之命令位址 -11 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) A7 B7 五、發明説明（9 ) 的低階數個位元，也可以將自該命令位址的下一個命令位址，以該低階數個位元表達之最後命令位址的命令，儲存到對應於上述數個命令緩衝器之命令位址的各個命令緩衝恭内，以對應於各命令緩衝器之各個旗標作第一狀態為佳0 上述所應提取之上述命令執行部輸出命令之命令位址内，相當於以命令位址之上述低階數個位元表達之最小值之命 7位址的叩令，或以命令位址之上述低階數個位元表達之值的對應叩令緩衝器旗標為第二狀態之命令位址的命令，自記憶體讀取後，不儲存在命令緩衝器内，而直接提供至上述命令執行部為佳。上述命令執行部因應所提取之命令的種類輸出特定信號。上:^爰衝k制％路也可以因應上述命令執行部所輸出的第 ,^號’將所有分別對應於上述數個命令緩衝器的旗標作為第二狀態。上述命令執行部輸出上述第—信號的命令，如分支命令。圖式之簡要說明圖1為同時顯示本發明之一種資料處理系統及資料處理器圖2為内藏於資料處理圖3為與圖4共同顯示制程序的流程圖。器内之中央處理單元的位址圖。以：貝料處理器提取及預取命令之控以資料處理器提取及預取命令之控圖4為與圖3共同顯示制程序的流程圖。 -12- 10 ) 五、發明説明（圖5為採用具有頁面時，以該頁面模式記情^ A "己憶體作為外部記憶體圖6為採用具有叢發^作操作的計時圖。該叢發/讀取操作的計時：广SDRAM作為外部記憶體時，圖7為適用圖丨之資料處圖贈顯示本發明之仃動電話系統的方塊圖。方塊圖。月<—㈣料處理m資料處理器的的方塊圖。設定叢發傳輸長圖9為顯示—種圖8之叢發傳輸長度設定部圖10為顯示以圖9之叢發傳輸長度設定部程序的流程圖。叢發傳輸長圖u為以圖8之叢發傳輸長度設定部所設定之度一種變化的說明圖。示以資料處理器提取及預取命令之圖12為與圖13共同顯控制程序的流程圖。圖13為與圖12共同顯示以資料處理器提取及預取命令之控制程序的流程圖。加® 1 4為IS] 顯τ本發明之_種資料處理系統及資料處理器的方塊圖。圖1 5為同時顯7Γ:本發明之—種資料處理系統及資料處理器的方塊圖。 ”圖^ 1 6為顯示具有圖15之數個預取緩衝器時，以資料處理器提取命令及儲存在命令緩衝器内之命令及向外部記憶體儲存的計時圖^ 圖1 7為分別顯示分支命令與非分支命令狀沉下之命令緩 -13- 本紙張巧斤中國國家標準(CNS) Μ規^χ 2ϋ釐)_ 五、發明説明（11 ) 衝器操作的流程圖。圖1 8為同時顯示本發明之— 器的方塊圖。種貝科處理系統及資料處理圖19為顯示具有圖18之命測之以資料處理器提取命二=二包含分支命令檢及向外部記憶體存取的計時圖及儲存於命令緩衝器内之命令圖20為同時顯示本發明器的方塊圖。種資料處理系統及資料處理圖21為顯示具有圖20之位址計算機時，包本分支… 測之以資料處理器提取命 p 7私 ^ , AL . P v 倚存於命令緩衝器内之命人及向外邵記憶體存取的計時圖。 v 圖2 2為同時顯示本發明一器的方_。種4處理系統及資料處理 /23為顯示具有圖22之運算元提取功能時，包含運算; 才疋取命令檢測，其以資料處詻彳疋取命令及儲存於命令名衝内令及向外部記憶體存取的計時圖。圖24為同時顯示本發明之_種資料器的方塊圖。貝种處ί：較佳之具體實施例詳述本發明資料處理系統之—例。該圖中主要顯 π絮料處理器1及外部記憶體2。主要顯示以資料處理器丨為代表之中央處理單元（CPU 及匯说排控制器(Bsc)4。上述CPU3構成命令執行手段，其係提取命令，解讀所提取之命令，並執行命令。上述匯流排控制器4係按照上述CPU3的指示，控制對外部記情體】等的外部匯流排存取。 " 上述CPU3具有：以算數邏輯演算器（ALU)為主的演算部 1〇、一般暫存器11、程式計數器12、命令解碼器13及記憶體存取命令產生部Μ。上述程式計數器12具有以下所應執行的命令位址。上述記憶體存取命令產生部14，係自^令解碼器13輸入用於記憶體存取操作的控制資訊，於提取命令時’與自私式計數器1 2輸出命令位址至内部位址匯流排 16同步，並於資料存取時，與自一般暫存器u輸出資料位址至内部位址匯流排1 6同步，將記憶體存取命令1 8輸出至圮憶體存取命令匯流排1 7 ^上述記憶體存取命令丨8顯示下列資訊包含··讀/寫操作種類的資訊、存取資料寬度（並列資料位元數）的資訊、屬命令提取週期的資訊及強制命令提取或一般命令提取的資訊。所謂強制命令提取，係指將命令執行順序自線性位址列改成其他位址列之以分支命令分支之終端命令提取。所謂一般命令提取，係指相對上次命令提取位址此次之命令提取位址為線性位址列上連續性位址的命令提取。以記憶體存取命令指示的存取，若為命令提取時，則經由匯流排控制器4所讀取的命令經由内部資料匯流排丨5插入命令解碼器13内。命令解碼器13隨即解讀該命令，按照解讀結果，自外部記憶體2將運算元載入一般暫存器丨丨内，在演算部10内演算運算元，控制演算結果儲存在外部記憶體2内的處理等，來執行該命令。 -15- 514826 A7 B7

按照上述記憶體存取命令所指示的存取，若為資料疒時，則經由匯流排控制器4所讀取的資科，經由内：資：流排B插入一般暫存器，或自_般暫存器" * 部資料匯流排15的寫入資料，經由匯流排控制器二部記憶體2内。如圖2所示，上述cpu 1的位址圖中， ITOFFFFFFF為外部記憶體空間， Η 丨 0〇〇〇〇〇〇〇〜 Η* 1〇〇〇〇〇〇〇〜 h’ffffffff為内藏記憶體及周邊模組空間等。外部記憶體空間的特定容量依次各為CSG〜CS3空間。可以連接外^ 1己憶體空間CS0〜C S3之記憶體裝置的種類，宜自唯讀記憶體（Read Only Memory, R0M)、靜態隨機存取記憶體（stati: Random Access Memory，SRAM)、叢發唯讀記憶體、動態隨機存取記憶體（Dynamic Rand〇m Access Mem〇ry， DRAM)、同步動態隨機存取記憶體（Synchr〇n〇us dram)預先選擇的數種中決定，不過並無特別限定。上述外部記憶體2係由配置在這些外部記憶體空間c s 〇〜c s 3内的記憶體裝置構成。所謂外部記憶體2，係指配置在四個記憶體空間 C S 0〜C S 3内之記憶體裝置的總稱。外部程式記憶體區域係自記憶體空間C S 0的起始分配於特定區域，不過並無特別限定。

裝訂

線上述匯流排控制器4控制外部記憶體2之各記憶體空間-C S 0〜C S 3的存取。外部記憶體存取控制部2 〇在各位址空間内生成各個記憶體空間C s 〇〜C S 3之記憶體晶片的存取控制上所需的存取控制信號2 5。例如，以配置有DRAM之記憶 -16-本紙張尺度適用中國國家標準(CNS) A4規格(210X297公袭：) 514826 A7 ____B7五、發明説明（14 ) . ~" 體空間C S 2作為存取對象時，外部記憶體存取控制部2 〇則輸出列位址選通信號、行位址選通信號及寫入賦能信號等。以配置有SRAM之記憶體空間C S 3作為存取對象時，外部$己fe體存取控制部2 0則輸出晶片賦能信號及讀/寫信號等。 ) 分配何種記憶體裝置至何記憶體空間内，係以外部記憶體存取設定暫存器2 1的設定值來決定。例如，在各記憶體空間内設置有顯示記憶體裝置的特性（必要之空週期（Wasted Cycle)數量、並列輸入輸出資料位元數等）之控制碼資訊（記 f思aa裝置控制碼）2 6的设定區域，所設定之記憶體裝置控制碼2 6提供至外部記憶體存取控制部2 〇。存取對象為何種記憶體2間，係藉由以記憶體存取位址解碼詻2 2解讀内部位址匯流排丨6上的位址，將該解讀結果提供至外部記憶體存取控制部20來判別。來自CPU3之存取要求咒竟為資料存取、命令提取、讀取操作、或寫入操作等，係以記憶體存取命令解碼器2 3解讀記憶體存取命令匯流排1 7上的記憶體存取命令，並將其結果提供至外部記憶體存取控制部2 0。外部记憶體存取控制部2 0參照這些輸入資訊，將晶片選擇等之存取控制資訊提供至外部記憶體2的存取對象記憶體裝置内，經由位址/資料輸入輸出控制部24，提供位址信號及控制資料的輸入輸出。資料存取時，讀取資料及寫入資料通過資料路徑27。為預取命令，匯流排控制器4具備··三個命令緩衝器Buf4, -17-

裝訂

線 A7 _________B7^ 五、發明説明（15 ) BUf8, BufC ;各個命令緩衝器上固有之旗標Flg4, Flg8, FlgC ,、、爰衝控制器3 〇 ;輸入段選擇器3 1及輸出段選擇器 32。上述輸入段選擇器31以丨：4執行輸出選擇，輸出段選擇器則以4 : 1執行輸入選擇。輸入段選擇器31之輸出與輸出段選擇器之輸入中間，並列配置直通路徑3 3、及命令緩衝為 Buf4，Buf8，BufC。 CPU3的命令集具有16位元的固定長度，不過並無特別限定，CPU3以兩個命令單位（32位元單位）執行命令提取。此外，CPU 3輸出的位址信號係以位元組（8位元）為最小單位的位元組位址。因而，上述命令緩衝器Buf4, Buf8,匕扣分別為3 2位元。若著眼於上述位元組位址之位址信號的低階4 位元，可以管理連續之16位元組長度的命令。因而，命令緩衝器Buf4係分配在低階4位元為h，4( = B，0100)之命令位址的預取區域内，命令緩衝器Buf8係分配在低階4位元為 Η 8( - B 1〇〇〇)之命令位址的預取區域内，命令緩衝器 BufC係分配在低階4位元為H，C( = B，1 100)之命令位址的預取區域内。在緩衝控制器3 〇内形成該命令緩衝器的位址分配邏輯。當以上述記憶體存取命令解碼器2 3檢測出命令提取的指示時，上述緩衝控制器3 0係按照上述記憶體存取命令解碼器2 3的解碼輸出，判定該命令提取的指示為上述一般命令提取或強制命令提取。此外，緩衝控制器3 0則由輸入内部位址匯流排1 6的低階4位元，來判定該值。緩衝控制器3 0判定命令提取的指示為一般命令提取時， -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) — ^14826 A7

五、發明説明（16 ) 且為對命令位址之上述低階4位元之起始值（H，〇 )的命令位址提取命令時，控制自該起始之命令位址自外部記憶體2提取命令’與向其後續位址之命令緩衝器Buf4, Buf8, BufC預取命令。亦即，緩衝控制器3 〇係在上述外部記憶體存取控制部2 0内’經由位址/資料輸入輸出控-制部2 4，自記憶體空間CSO讀取32位元命令，向輸入段選擇器31輸出所讀取之命令。緩衝控制器30可以將提供至輸入段選擇器31的命令導入直通路徑3 3，以輸出段選擇器3 2選擇直通路徑，將該命令輸出至内部資料匯流排1 5，插入命令解碼器1 3内。之後’緩衝控制器3 0對該命令提取位址，將低階4位元依次改成H’4，H’8，H’C，並依次將各個命令位址儲存於命令緩衝器Buf4，Buf8，BufC内。此時對外部記憶體2的存取控制，在CPU3未要求外部記憶體存取時，緩衝控制器3〇係經由外部記憶體存取控制部2 0做指示。緩衝控制器3 〇分別於命令緩衝器Buf4，Buf8，BufC内儲存於入口（Entry)時，將對應之旗標Flg4, Flg8, FlgC處於有效狀態（設定狀態）。上述緩衝控制器30在命令提取指示為一般命令提取，且命令位址之上述低階4位元的值為h，4、H，8或H'C之任一時，將不實施自外部記憶體2提取命令，可以自輸出段選擇器32中已經預取之命令緩衝器Buf4, Buf8, BufC選擇對應命令緩衝器的輪出’將命令提取所需的命令輸出至内部資料 S流排1 5，插入命令解碼器1 3内。緩衝控制器3〇將對應於所輸出緩衝入口之命令緩衝器的旗標處於無效狀態（重設狀態）。 •19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

裝訂

線 514826 A7 B7

緩衝控制器30於命令提取的指示為強制命令提取時，首先，強制令旗標Flg4, Flg8, FlgC處於無效狀態。其次，不論其命令位址之上述低階4位元的值為何，控制對該命人位址之外部記憶體2提取命令，與控制對其後續位址之命:緩衝器預取命令。亦即，緩衝控制器3 〇經由位址/資料輸入輪出控制部24，因應記憶體空間C S 〇之強制命令提取的命令讀取至上述外部記憶體存取控制部2 〇内，將所讀取之命人輸出至輸入段選擇器31内。緩衝控制器3〇可以將提供至輸入段選擇器31内之命令導入直通路徑33内，以輸出段選擇器32選擇直通路徑33，將該命令輸出至内部資料匯流排 15，插入命令解碼器13内。之後，緩衝控制器3〇對該強制命令提取的位址，變更低階4位元至H，C，將各個命令位址儲存到對應之命令緩衝器内。強制命令提取位址的低階4位元為H’4時’命令位址的低階4位元依次改成h，8、H，c，在命令緩衝器Buf8、BufC内實施預取。此時對外部記憶體2 的存取控制，當CPU3未要求外部記憶體存取時，緩衝控制器30將經由外部記憶體存取控制部2〇做指示。同上述，儲存有緩衝入口之命令緩衝器所對應的旗標處於有效狀態（設定狀態）。〜圖3及圖4係以資料處理器丨提取及預取命令之控制程序的範例。對外部β憶體2之存取要求為資料存取時，將對輸出之位址實施讀/寫操作（S 1 )。非資料存取時，若判定存取要求為強制命令提取（S2)， -20- 本纸張尺度適用t @國家標準(CNS) A4規格(21GX297公爱) 514826 A7 B7 五、發明説明（18) 而強制命令提取時，旗標Flg4, Flg8, FlgC處於重設狀態 (s 3 )。並判定此時之提取位址之低階4位元的值（S 4〜S 7 )。例如，強制命令提取的命令位址為1 6 n + 0號（低階4位元= 化0)時，該命令位址1 6 n + 0號之命令自外部記憶體2傳送至命令解碼器13 (S 8)。藉此，CPU3可以執行解讀提取之命令。另外，匯流排控制器4，隨後於非以CPU3存取外部記憶體2時，自後續之命令位址i6n + 4號（低階4位元= H，4)、 1 6n+8號（低階4位元=H’8)、友16n + C號（低階4位元= HX)預取命令至對應之命令緩衝器Buf4, Buf8, BufC内，令旗標Flg4，Fig8，FlgC處於設定狀態（S 9〜S 1 4 )。強制命令提取的命令位址為16n + 4號、16n+8號時，也將該號的命令提供至解碼器（S15，S20)，自後續之命令位址預取命令至命令緩衝器，並設定對應之旗標（S16〜A19, S 2 1〜S 2 2 )。強制命令提取的命令位址為1 6 n + C號時，提取該號之命令至解碼器（S23)，而不向命令緩衝器預取命令。如圖4所示，當步驟S 2的判定結果為一般命令提取時，判定為提取位址之低階4位元的值（S 3 0〜S 3 3 )。例如，一般命令提取的命令位址為16η + 0號（低階4位元==η，〇)時，該命令位址1 6η + 0號的命令自外部記憶體2傳送至命令解碼器 1 3 ( S 3 4 )。藉此，CPU 3可以執行解讀所提取之命令。另夕卜，匯流排控制器4隨後於非以CPU 3存取外部記憶體2時，自後續之命令位址16n + 4號（低階4位元= h，4)、i6n + 8號 (低階4位元= H’8)、16n + C號（低階4位元= h，C)預取命令至對應之命令緩衝器Buf4，Buf8，BufC内，令旗標Flg4 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 514826 A7 B7 五、發明説明（19 )

Flg8, FlgC處於設定狀態（S34〜S40)。一般命令提取的命令位址為16n + 4號、16n+8號及16n + C號時，待對應於該命令號之低階4位元之值的旗標Flg4, Flg8, FlgC處於設定狀態 (S4 1〜S43)，自對應之命令緩衝器BuW，Buf8, BufC將命令提供至解碼器1 3(S44〜S46)，之後，將重設對應之旗標 (S47〜A49)。圖5為配置在外部記憶體2之記憶體空間c S 0内之記憶體裝置的操作計時範例。該圖中所示之操作計時，顯示如具有頁面模式之快閃$己憶體以頁面模:式執行記憶/讀取操作。快閃記憶體係將具有源極、沒極、浮閘及控制閘之記憶單元電晶體作為$己憶元件之可電力改寫的半導體記惊裝置。圖5中位址Α[19 ·· 3]顯示記憶體之17位元的頁面位址信號。依次切換、存取3位元的頁面内位址信號a [ 2 : q ]時，可以快速在同一頁面内存取。此外，若考慮幾乎不存在分支命令’在線性上執行命令之程式的特性時，藉由輸出儲存於BufC内之命令，輸出CE或下一個命令的頁面位址等，可以縮短讀取資料的時間。若考慮命令預取時，若在儲存程式之上述記憶體空間CS0的記憶體裝置内採用附頁面模式的快閃記憶體，則可促使以CPU3執行外部記憶體存取之閒置期間必須執行的命令預取快速化。另外，圖5中的C它為指示晶片選擇的晶片賦能信號，0E為指示輸出操作的輸出賦能信號，WE為指示寫入操作的寫入賦能信號。 ] 圖6為配置在外部記憶體2之記憶體空間cs〇内之其他吒憶體裝置的操作計時範例。該圖中所示的操作計時，顯厂、 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公楚) 514826 A7 ______B7 五、發明説明（20 ) 以S DRAM的叢發操作來執行記憶/讀取操作。s dram具有數個兄憶庫，其係分別具有由選擇電晶體與儲存容量所構成的動態型記憶單元，按照與時鐘信號同步賦予的命令，與時鐘同步操作。叢發操作的叢發長度（連續性輸出資料數）及CAS潛伏（Latency)(從行系列之操作開始至資料輸出的時鐘週期數）預先設定在S DRAM的控制暫存器内。 SDRAM可以藉由晶片選擇信號/cs的低電平輸入命令或資料。可選擇以晶片信號/c S輸入命令時，按照列位址選通 /[吕號/RAS、行位址選通信號/CAS及寫入賦能信號/WE的信號狀態指定記憶庫現行命令（Bank Active Command)，藉由與其同時輸入的位址信號來指定記憶庫及列位址，並執行藉由列位址之字元線選擇操作。其次，可選擇以晶片信號/CS輸入命令時，按照列位址選通信號/Ra s、行位址選通信號/CAS及寫入賦能信號/WE的信號狀態指定記憶庫讀取命令（Bank Read Command)，藉由與其同時輸入的位址信號來指定行位址，並執行字元線選擇等行系列操作，藉此，其所讀取之資料D 1與CAS潛伏所指定之時鐘信號週期同步輸出至外部。圖6中的CAS潛伏為2。之後，因應所指定之叢發長度的次數，以内部位址計數器依次更新行位址，並反覆實施行系列操作，例如，叢發長度為4時，繼資料D1之後，與時鐘信號CLK之時鐘週期同步輸出資料〇2、 D3、D4。若考慮命令預取，於儲存程式之上述記憶體空間 C S0的記憶體裝置内採用可以叢發操作之圖6的sdrAM 時，將可促使以CPU3執行外部記憶體存取之閒置期間必須 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A7 B7 21 五、發明説明（執行的命令預取快速化。、此外，若考慮幾乎不存在分支命令等，在線性上執行命令之程式的特性時，於輸出儲存於Bufc内之命令後，執行字疋線選擇搡作，可以縮短讀取資料的時間。 ^7為適用圖丨資料處理器之行動電話系統的方塊圖。行動电活系統大體上分成類比部4 〇與數位部4 1。類比部4 〇中，^線42連接有作為雙工器的天線開關43，天線42所接收的高頻信號以低噪音放大器（LNA)44除去高頻噪音，以檢波/解碼電路（DEM)45將檢波之信號解碼，以a/d轉換器 46轉換成數位資料，提供至數位部41。由數位部41所提供的數位傳送資料以GMSK(Gaussian Minimum 3随

Keying)調製電路47調製，以D/A轉換電路“轉換成類比信號，不過並無特別限定。所轉換之類比信號以編碼電路 (MOD^49編碼，經過編碼的信號以高頻放大器（HpA)切放大成高頻信號，自天線42傳送。編碼電路（M〇D)49及檢波 /解碼電路（DEM)45與以PLL電路51生成之時鐘信號同步操作。數位部41具有數位信號數理部（Dsp)53、時分多重存取控制部（TDMA)54、上述資料處理器2及上述外部記憶體 2，不過並無特別限定。數位信號處理部53藉由省略圖式的積和演算電路及其操作程式等，構成等化器55、Channel C〇dec56、語音壓縮伸長部57、維特比（Viterbi)處理部58 及密碼化處理部59。等化器55係將上述A/D轉換器46的輸出等化，經過等化之資料以維特比處理部58判定其邏輯 -24- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 514826 五、發明説明（22 ) 值，將判定結果提供至Channel Codec56，#換成特定的格式，再以語音壓縮伸長部57伸長。經過伸長之資料經 D/A轉換器60自揚聲器61播音。輸入至麥克風62的語音以 A/D轉換器63轉換成數位語音資料，再以語音壓縮伸長部 5 7壓縮，經由（：11奶1^1〇：0(1“56轉換成特定的袼式，提供: 上述GMSK調製電路47。 ’、土上逑資料處理器1於通話中將上述類比部4〇及數位部的操作控制在及時（ReaMhne)。再者，資料處理器1更執行移動體通信特有的協定控制處理或系統控制處理。協定控制處理係於通話中及等待接收來話中，判定本身行動電話系統屬於何種通話範圍，或處理管轄通話範圍之基地=的變更等。系統控制處理檢測因應行動電話系統之操作按紐變化的指示，控制螢幕顯示。上述協定控制處理及系統控制處理不嚴格要求即時，且程式容量亦大。因而，用於上述即時控制的操作程式係儲存在資料處理器丨的内藏化〇“内，而用於協定控制處理或系統控制處理的操作程式則儲存於外部記憶體2内。用於上述協定控制處理及系統控制處理的操作程式形成幾 2不存在迴路命令，主要常用於逐次執行線性連續位址之命令的處理。執行此種程式時，縱使在資料處理器】内採用 f夬取-己隐月a，仍供法獲得預期的效果，此外，將快取記憶體設置在資料處理器上時’因資料處理器的電晶體規模增加’而造成處理器成本提高，又，所佔用的面積亦變大。此時，右知用上述之具有命令預取功能的資料處理器丨，由 -25- &張^国冢標準(CNS) A4規格(210 X 297公爱） 514826 A7 __________B7 五、發明説明（23 ) 於係以其命令位址之特定低階4位元的值來決定一個用於預取而將自外部讀取之命令作為何種命令緩衝器Buf4, Buf8, BufC的緩衝器入口較為適宜，因此預取控制簡單。用於該命令預取的構成可以達到比以快取記憶體之位址旗標構成之控制機構或以FIF0緩衝器之計數器構成之讀/寫指標控制機構更加簡化。因此，可以降低行動電話系統的成本及促使其小型化。尤其是，只要上述命令位址之低階4位元的值為其中一個特定值時向命令緩衝器執行預取即可，例如，若考慮命令預取控制的簡化，有對上述低階4位元之起始值（H，〇)之命令位址提取命令時，亦可自其後續位址至上述低階4位元之取後位址（H C)，在對應於位址順序的命令緩衝器内執行命令預取。再者，若考慮命令位址系列變更後之命令提取的效率化’當以分支命令變更命令位址系列，有提取以分支命令分支之終端命令時，亦可自該命令提取位址的後續位址至上述低階4位元之最後位址，在對應於位址順序的命令緩衝器内執行命令預取。圖8為關於本發明之資料處理系統的其他範例。圖8所示的資料處理系統採用傳輸控制部211來取代圖1所示之外部記憶體存取設定暫存器21，於資料處理器1〇〇的外部連接有外郜記憶體200，其係包含附加可以叢發傳輸之頁面模式功能的外部記憶體。因應以上述傳輸控制部211所決定之叢發傳輸長度，以緩衝控制器30控制自外部記憶體2〇〇可以向命令緩衝器傳輸最大η命令。 -26- 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇χ 297公釐) A7

發明説明上述附加頁面模式功能的外部記憶體（C S 0空間）内，儲存斤依序執行叩令的程式，而如行動電話之系統協定處理等之分支或迴路較少。、圖9為上述傳輸控制部211之叢發傳輸長度之設定部的万塊圖，圖10為叢發傳輸長度的設定控制流程；圖11為可逆计數為253與叢發語長設定暫存器254的類似範例。上述叢發傳輸長度设定部250系統計分支命令與分支命令之間所執行足非分支命令的數量並加以控制，若截至分支命令的出現：所執行的非分支命令數量多時，延長叢發傳輸長度，右所執行的非分支命令數量少時，縮短叢發傳輸長度。作為初始值所設定之叢發傳輸長度雖然並無特別限定，但以四個命令部分為宜。圖9的设定部中，對叢發語長設定暫存器254的設定雖是在刀支命令出現時設足，不過也可以在可逆計數器253於每次特定值時設定。圖12及圖13顯示以資料處理器1〇〇提取與預取命令的控制程序。圖12及圖13所示的控制程序相較於圖3及圖4所示的控制程序，除因命令緩衝器數量增加而儲存命令數量也增加（§ » )之外，並無特別差異。圖14為關於本發明之資料處理系統的其他範例。圖14所示的資料處理系統為cpU3因某種原因需要執行插入處理之情況。執行插入處理時，與以分支命令執行分支同樣，CPU3執行的命令位址不連續。 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A7 B7 五、發明説明（25 ) 入控制部171基於各種原因受理插入，並將插入要求内 ;、U 3叩令解碼器10 5針對插入控制部17 1的插入通、，行插入處理程式時，通知匯流排控制器4(1 53)。緩衝控制益30因應上述通知進行與以分支命令執行分支時做同樣的處理。圖1 5為關於本發明之資料處理系統的其他範例。即圖15所示的資料處理系統具有兩個（162, 163)預取緩衝器八係包含n個命令緩衝器。緩衝控制器3 〇係CPU 3於使用預取緩衝器162的期間，控制自外部記憶體2〇〇執行命令才疋取，並儲存在預取緩衝器163之命令緩衝器内。具體而言’ CPU3全部提取儲存在預取緩衝器ι62之命令緩衝器 (191，157，159)内的命令後，下一個命令提取則以預取緩衝器163之命令緩衝器執行將自外部記憶體2〇〇所提取的命令’儲存到預取緩衝器162的命令緩衝器中。當CPU 3¾全提取儲存在預取緩衝器163之命令緩衝器内的命令時，將執行反向切換控制。圖16為關於預取緩衝器切換之計時圖。於時間t丨中，執行分支命令的命令提取後，有關分支終端的命令位址，係匯流排控制器4對外部記憶體200執行存取，自時間抖至“將向外部記憶體200所提供的命令儲存在預取緩衝器162(預取緩衝器A)的命令緩衝器内。於時間18中，提取儲存於預取緩衝器A之最後命令緩衝器a 3内的命令後，有關後續命令位址’係自時間19至112，將由外部記憶體2〇〇所提供的命令儲存在預取緩衝器163(預取緩衝器B)的命令緩衝器内。藉 -28 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 514826 A7 _____B7 Z、發明説明（26 ) " "~ 此’於時間110中，對輸出之命令提取，可以提供儲存在預取緩衝器Β之命令緩衝器ΒΟ内的命令，不需要等待自外部記憶體200提供命令。以下說明為求自外部記憶體2〇〇讀取命令，輸出至外部記憶體之位址匯流排内的位址：分支命令在時間tl提取命令時，應該接收提供之命令的位址，係使用CPU3輸出至内部匯流排的資訊，生成匯流排控制器4 ’輸出至外部記憶體的位址匯流排内。另外，提取時間t8非分支命令之後的命令時，按照緩衝控制器3〇的内部資訊可以計算後續命令的位址，因此，在輸出至内部匯流排之資訊輸出前，可以先行輸出應該接收提供之命令的位址0 圖17顯示使用數個預取緩衝器時的操作。自cpU3輸出有以分支命令提取命令時（圖17(A))，對外部記憶體執行讀取操作，於自外部記憶體提取之命令寫入命令緩衝器内的同時，執行CPU 3的命令提取。此時，向預取緩衝器的寫入，雖然並無特別限定，不過將命令儲存在最近未使用的預取緩衝器内為宜。 ' 另外，以非分支命令執行命令提取時（圖17(Β)),等待以命令位址之低階位元所示之命令緩衝器所對應的旗標成為有㈣態，執行CPU3的命令提取，令旗標處於無效狀態。繼續在存在全部命令已經提取(亦即閒置）的預取緩衝器時，不論是否自CPU3輸出有命令提取，對連續最後執行之命令提取的位址，執行對外部記憶體的讀取操作，將自外部 -29-

A7 B7

記憶體提取的命令儲存在閒置之預取緩衝器的命令。内’令對應之旗標處於有效狀態。洛圖18為關於本發明之資料處理系統的其他範例。圖18顯示之資料處理系統具有命令解碼器17〇,其係心自外部記憶體200讀取之命令為分支命令或非分支命令1 據上述命令解碼器17()欺自外部記憶體讀取之命令: 分支命令或非分支命令，若為分支命令時中斷該分支命令後續命令的提取。圖19顯示以命令解碼器，17〇執行分支命令判定時的計圖。 ^ 自時間t3開始自外部記憶體2〇〇讀取命令中，在時間口判定所喂取的up令為分支命令時，中斷自外部記憶體之讀取(叢發傳輸)命令，在時間tl0判明分支命令之分支終端位址的階段’開始（112)讀取下一個命令。中斷自外部記憶體200讀取命令，並不限於以命令解碼器 170所作分支命令之檢測，也可以檢測插人原因。檢測出插入的原因時，如圖14所說明，與以分支命令分支同樣，係因CPU3執行之命令位址不連續。圖20為關於本發明之資料處理系統的其他範例。圖20所示的資料處理系統具有命令解碼器17〇，其係判定自外部記憶體200讀取之命令為分支命令或非分支命令；及_ 位址计算機172，其係計算以分支命令分支之分支終端位址0 圖21顯示以命令解碼器17〇執行分支命令判定，以位址計 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 裴訂

線 514826 A7 B7五、發明説明（28 ) 算機172執行位址計算時的計時圖。自時間t3開始自外部記憶體200讀取命令中，在時間17判定所讀取的命令為分支命令時，將中斷自外部記憶體200讀取（叢發傳輸）的命令，至於以位址計算機172計算之分支終端位址，則係自時間110起以外部記憶體200讀取命令。藉此，縱使檢測出分支命令時，不中斷用於讀取分支終端位址之命令之CPU3的命令執行。以命令解碼器170判定為分支命令時，也可以判定該分支命令屬單方向分支命令或兩方向分支命令。為單方向分支命令時，一定對分支終端位址產生分支，若為兩方向分支命令時，將執行向分支終端位址分支，或是不分支繼續執行命令位址的任一之命令操作。當所檢測出的分支命令為單方向分支命令時，中斷自該分支命令的後續命令讀取，若為兩方向分支命令時，只需控制分別將該分支命令之後序命令與以該分支命令分支之分支終端位址的命令，儲存在預取緩衝器内即可。藉此，不論是否以兩方向分支命令來分支，由於CPU 3執行的命令係儲存在預取緩衝器内，因此，不需要花費用於自外部記憶體200讀取命令的時間。故儲存於未執行端之預取緩衝器内的命令，只需在確認於未執行的階段，處於無效狀態即 "5J* 〇於兩方向分支命令時，該分支命令之後續命令與分支終端位址的命令中應該預取哪個命令部分雖無特別限定，不過分別預取兩個部分的命令為宜。檢測分支命令後，於讀取 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

裝訂

線分支'令後續之兩個命令部分的同時，中斷自外部記憶體 200(項取，繼續讀取兩個命令部分的分支終端位址。讀ς 兩個命令部分時，於執行命令確定的階段，縱使開始自外部记憶體200讀取新的命令，也來得及執行命令。具體而。-要考慮以CPU3執行命令所花費的時間與自外部記體200讀取命令所需的時間來決定即可。〜圖22為關於本發明之資料處理系統的其他範例。圖22所示的資料處理裝置具有預取緩衝器及運算元緩 (176, 177) 〇 ° 圖23為具有運算元緩衝器（176, 177)時的計時圖。以命令解碼器所檢測出（t6)有關運算元上所示之位址需要自外部記憶體200讀取的命令時，以位址計算機172計算運算兀上所示的位址，在外部記憶體内執行運算元資料的讀取（t9)，將自外部記憶體2〇〇讀取之資料儲存到運算元緩衝器（ 176, 177)内。藉此，等待自cpU3提取運算元（t8)，相較於存取到外部记憶體2〇〇時，CPU 3的執行中斷時間變短。運算兀資料讀取完成後，有關後續之命令，只需繼續讀取命令即可。圖2 4為關於本發明之資料處理系統的其他範例。圖24所示的資料處理系統除預取緩衝器之外，更具有快取記憶體。由於協定處理時，分支或迴路處理較少，僅以快取記憶體不易提高處理效率，因此，採用預取緩衝器較為有效。但是，僅靠預取緩衝器，縱使已對所執行之位址實施分支及迴路處理，仍需要向外部記憶體2〇〇存取，此 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A7

則需要用到快取記憶體。再者，不僅是協定處理内的 /刀支或迴路處理，連協定處理程式本身也以特定的時間間 =多次執行’雖然實際上無法將全部的程式儲存在快取，士 .把内不過’縱使—部分程式儲存在快取記憶體内， k部分不需要存取到外部記憶體200内，仍可以加以利 ::因而，儲存至快取記憶體内的命令，只要自快取記憶骨“買取該命令即可；未儲存在快取記憶體内的命令，只要採用預取緩衝器，先行自外部記憶體讀取命令即可。再者/預取緩衝器内具有圖20所示的命令解碼器170及位址計异機172，只需執行分支命令的檢測及分支終端位址的計异即可。分支終端位址分支到比目前正執行中之命令位址小的位址内時，由於合古山、田万、刀支終觸位址的命令極可能儲存在

快取§己憶體内，因此 φ齡A U此中斷命令預取，並以快取記憶控制器184來檢測快取記憶體内是否儲存該命令，^有，口需自快取記憶體讀取所儲存的命令即可^另外，#分支終端位址大於目前正執行中之命令位址時，或快取記憶體中並未儲存該命令時’該分支终端位址，只需執行命令預取即可。以上係利用實施形態具體說明本發明人之發明，不過，本發明並不限定於此，口 I Λ p ，、要不脫離其要旨的範圍，當然可以做各種改變。例如，資料處理器當然可以具備如同cpu等的命令執行手段及也適用於區流排控制器以外的電路模組。例如，也可以視！！内藏記憶體管理單元…浮動小數點演算單元、積和肩算單兀、貝料用快取記憶體、直接記憶存取控制器及裝訂

線 -33-

514826 A7 B7五、發明説明（31 ) 計時器/計數器等。此外，以分支命令提取分支終端命令時，也可以採用不執行預取的構成。此外，從簡化命令預取及命令提取控制的觀點，宜使記憶體緩衝器的尺寸與命令提取之單位的命令尺寸相等，不過，本發明並不限定於此，也可以採用具有命令提取單位之命令尺寸整數倍容量的命令緩衝器。以上之說明，主要係將本發明人之發明應用在以行動電話系統為利用範圍之背景來加以說明，不過本發明並不限定於此，也可以廣泛適用於其他通信終端或行動資訊終端等資料處理系統上。本專利申請所揭示之發明中，以主要之元件所獲得的效果簡單說明如下：亦即，可以比較簡單的構成自外部執行命令預取，形成可以提高命令執行效率的資料處理器。此外，藉由資料處理器中構成比較簡單的命令預取機構，可以達到幾乎不存在迴路命令，主要自外部記憶體提取線性連續位址之命令來逐次執行之處理的快速化。再者，可以較低的成本提高資料處理系統的資料處理效率，該資料處理系統係執行次常式程式，其變更連續性命令位址之執行順序的分支處理少。裝訂

線 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims

514826 A8 B8 C8

•一種資料處理器，其特徵為具有：命令執行手段★其係提取命令，解讀所提取之命令，並執行命令；及匯流排控制器’其係按照上述命令執行手段的指示，控制外部匯流排存取； " 上述匯流排控制器具有：數個命令緩衝器、各個命令緩衝器上固有的旗標及緩衝控制電路；上述緩衝控制電路將命令位址之低階數個位元所取得之特徵值分配至上述各個命令緩衝器内，以特定之命令提取位址之後續位址為基點，預取命令至對應於上述低階數個位元之位址順序的命令緩衝器内，回應命令預取，將對應旗標控制在有效狀態下，回應被預取之命令的輸出，將對應旗標控制在無效狀態下。 2·如申請專利範圍第丨項之資料處理器，其中上述緩衝控制電路，係對應於上述命令執行手段應該提取之命令位址之上述低階數個位元的值，在所分配之命令緩衝器的旗標為有效狀態的條件下，將對應之命令緩衝器所擁有的命令輸出至上述命令執行手段。 3 ·如申請專利範圍第2項之資料處理器，其中上述緩衝控制電路，係可以在上述旗標為無效狀態的條件下向對應之命令緩衝器提取命令。 4 ·如申請專利範圍第3項之資料處理器，其中上述緩衝器控制電路，係回應依上述今令執行手段，連續性命令位址之執行順序變更的指示，將全部的上述旗標初始化成無效狀態。 -35 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)

裝 η A8 B8 C8

5 ·如申凊專利範圍第丨至4項中任一項之資料處理器，其中上述命令緩衝器，係依上述命令執行手段具有提取命令早位的位元數者。 6 · —種資料處理器，其特徵為具有：命令執行手段，其係才疋取命令，解謂所提取之命令，並執行命令；及匯流排控制器，其係按照上述命令執行手段的指示，控制外部匯流排存取；上述匯流排控制器具有：數個命令緩衝器，其具有以上述命令執行手段提取命令單位的位元數；各個命令緩衝器上固有的旗標；及緩衝控制電路；上述緩衝控制電路將命令位址之低階數個位元所取得之特徵值分配至上述各個命令緩衝器内，當由上述低階數個位元對起始值之命令位址提取命令時，自其後續位址至上述低階數個位元之最後位址，預取命令至對應於位址順序的命令緩衝器内；當由分支命令提取分支終端的命令時，自該命令提取位址之後續位址至上述低階數個位元之最後位址，預取命令至對應於位址順序的命令緩衝器内’回應命令預取，將對應旗標控制在有效狀態下’對應於上述命令執行手段所應提取之命令位址之上述低階數個位元的值，在所分配之命令緩衝器的旗標為有效狀態的條件下，將對應之命令緩衝器所擁有的命令輸出至上述命令執行手段。 7 ·如申請專利範圍第6項之資料處理器，其中上述緩衝控制電路，回應預取至命令緩衝器内之命令的輸出，將對 -36- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 514826 A8 B8 C8

應旗標控制在無效狀態，上述旗標為無效狀態的條件下’可以向命令緩衝器預取命令；回應分支命令指示的命令提取，將全部的上述旗標初始化成無效狀態。 8. —種資料處理系統，其特徵為具有·，形成在一個半導體晶片上的資料處理器’其具有命令執行手段，其係心命令’解讀所提取的命令，並執行命令；及匯流排控制器，其係按照上述命令執行手段的指示控制外部匯流排位址，上述命令執行手段具備：數個命令緩衝器、各個命令緩衝器上固有的旗標及緩衝控制電路；及記憶體，其係儲存上述資料處理器的操作程式，作為上述匯流排控制器之外部匯流排存取的對象；且上述緩衝控制電路，將命令位址之低階數個位元所取得之特徵值分配至上述各個命令緩衝器内，當由上述低階數個位元對起始值之命令位址提取命令時，自其後續位址至上述低階數個位元之最後位址，預取命令至對應於位址順序的命令緩衝器内；當以分支命令提取分支終端的命令時，自該命令提取位址之後續位址至上述低階數個位元之最後位址，預取命令至對應於位址順序的命令緩衝器内；回應命令預取，將對應旗標控制在有效狀態下；對應於上述命令執行手段所應提取之命令位址之上述低階數個位元的值，在所分配之命令緩衝器的旗標為有效狀態的條件下，將對應之命令緩衝器所擁有的命令輸出至上述命令執行手段。 9. 種^料處理系統’其特徵為具有·形成在一個半導體 -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 514826 A8 B8 C8 D8 六、申請專利範圍晶片上的資料處理器，其具有命令執行手段，其係提取命令，解讀所提取的命令，並執行命令；及匯流排控制器，其係按照上述命令執行手段的指示控制外部匯流排位址，上述命令執行手段具備：數個命令緩衝器、各個命令緩衝器上固有的旗標及緩衝控制電路；及記憶體，其係儲存上述資料處理器的操作程式，作為上述匯流排控制器之外部匯流排存取的對象；且上述緩衝控制電路，將命令位址之低階數個位元所取得之特徵值分配至上述各個命令緩衝器内，當由上述低階數個位元對起始值之命令位址提取命令時，自其後續位址至上述低階數個位元之最後位址，預取命令至對應於位址順序的命令緩衝器内；當以分支命令提取分支終端的命令時，自該命令提取位址之後續位址至上述低階數個位元之最後位址，預取命令至對應於位址順序的命令緩衝器内，回應命令預取，將對應旗標控制在有效狀態下；對應於上述命令執行手段所應提取之命令位址之上述低階數個位元的值，在所分配之命令緩衝器的旗標為有效狀態的條件下，將對應之命令緩衝器所擁有的命令輸出至上述命令執行手段，回應預取至命令緩衝器之命令的輸出，將對應旗標控制在無效狀態下，上述旗標為無效狀態的條件下，可以向對應之命令緩衝器預取命令，回應以分支命令提取命令的指示，將全部之上述旗標初始化成無效狀態。 10. —種行動電話，其特徵為具有：資料處理裝置、記憶體 -38- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

裝訂 514826 A8 B8 C8 D8 六申請專利範圍以及與上述資料處理裝置及記憶體連接的匯流排，上述記憶體中至少儲存有用於協定控制或系統控制的程式，上述資料處理裝置具有：命令執行部，其係提取命令，解讀提取之命令，並執行命令；及匯流排控制器，其係具有數個包含由上述命令執行部提取命令單位的位元數之命令緩衝器，對應於各個命令緩衝器的旗標及緩衝控制電路，按照上述命令執行部的信號，經由匯流排控制向記憶體存取，且上述緩衝控制電路將命令位址之低階數個位元所取得之特徵值分配至上述各個命令緩衝器内，向命令位址提取命令時，該命令位址相當於以命令位址之低階數個位元表達之最小值，自該命令位址的下一個命令位址，至以該低階數個位元所表達之最後命令位址的命令儲存在對應於上述數個命令緩衝器之命令位址的各個命令緩衝器内，以對應於各命令緩衝器之各個旗標作為第一狀態，因應上述命令執行部之提取命令的要求，若對應於命令緩衝器的旗標為第一狀態時，該命令緩衝器係對應於所應提取上述命令執行部輸出之命令位址的低階數個位元，將儲存在該命令緩衝器内之命令輸出至上述命令執行部，將該旗標作為第二狀態。 •如申請專利範圍第1 0項之行'動電話，其中對應於命令緩衝器的旗標為第二狀態時，該命令緩衝器係對應於所應 -39· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝訂提取上述命令執行部輸出之命令位址的低階數個位元，將自孩命令，址的下—個命令位址，至以該低階數個位 =所表達（取後命令位址的命令儲存在對應於上述數個叩令緩衝器之命令位址的各個命令缓衝器内，以對應於各命令緩衝器之各個旗標作為第一狀態。址之上述低階數個位元所表達之最小值之命令位址的命令，或以命令位址之上述低階數個位元表達之值的對應命令緩衝器旗標為第二狀態之命令位址的命令，自記憶體讀取後，直接提供至上述命令執行部。 13·如申請專利範圍第丨2項之行動電話，其中上述命令執行部因應所提取命令的種類輸出特定信號，上述緩衝控制電路因應上述命令執行部所輸出的第一 12·如申請專利範圍第㈣之行動電話，μ所應提取上述命令執行部輸出之命令位址的命令内，才目當於以命令位信號，將所有分別對應於上述數個命令緩衝器的旗標作為第二狀態。 14.如申請專利範圍第1 3項之行動電話，其中上述命令執行部輸出上述第一信號的命令為分支命令。 15· —種資料處理器，其特徵為具有：命令執行手段，其係提取命令，解讀所提取之命令，並執行命令；及匿流排控制器，其係按照上述命令執行手段的指示，控制外部匯流排存取；上述匯流排控制器包含··數個命令緩衝器、各個命令緩衝器上固有的旗標及緩衝控制電路； -40- A8 B8 C8 申請專利範圍上述緩衝控制電路，係將命令位址之低階數個位元所取得之特徵值分配至上述各個命令緩衝器内，以特定之命令提取位址之後續位址為基點，預取命令至對應於上述低階數個位元位址順序的命令緩衝器内；回應命令預取，將對應旗標控制在有效狀態下，回應被預取之命令的輸出，將對應旗標控制在無效狀態下；可以變更上述數個命令緩衝器中，預取命令之命令緩衝器的數量。 16.如申巧專利範圍第丨$項之資料處理器，其中預取上述命令的命令緩衝器數量，係以設定在特定暫存器内之資訊來決定。 Π·如申請專利範圍第15項之資料處理器，其中預取上述命令的命令緩衝器數量，係以執行分支命令前所執行之非分支命令之數量來決定。 18· —種資料處理器，其特徵為具有：命令執行手段，其係提取命令，解讀所提取之命令，並執行命令；匯流排控制器’其係按照上述命令執行手段的指示，控制外部匯流排存取；及插入控制電路；上述匯流排控制器係包含：數個命令緩衝器、各個命令緩衝器上固有的旗標及緩衝控制電路；上述緩衝控制電路將命令位址之低階數個位元所取得之特徵值分配至上述各個命令緩衝器内，以特定之命令提取位址之後續位址為基點，預取命令至對應於上述低階數個位元之位址順序的命令緩衝器内，回應命令預取，將對應旗標控制在有效狀態下，回應所預取命令的 -41 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝

輪出，將對應旗標控制在無效狀態下；對上述命令緩衝器的命令預取將中斷，因應插入控制電路之受理插入。 19·如申請專利範圍第丨8項之資料處理器，上述插入控制電路文理插入後，上述命令執行手段因應向插入處理之命令位址分支，來中斷對上述命令缓衝器的命令預取。 2〇. 一種資料處理器，其特徵為具有：命令執行手段，其係提取命令，解讀所提取之命令，並執行命令；及匯流排控制器，其係按照上述命令執行手段的指示，控制外部匯流排存取；上述匯流排控制器具有：第一緩衝器、第二緩衝器及緩衝控制電路；各個緩衝器具有：數個命令緩衝器及各個命令緩衝器上固有的旗標；上述緩衝控制電路係將命令位址之低階數個位元所取得之特徵值分配至上述各個緩衝器内所包含之上述各個命令緩衝器内，以特定之命令提取位址之後續位址為基點，預取命令至對應於上述低階數個位元之位址順序的命令緩衝器内，回應命令預取，將對應旗標控制在有效狀悲下’回應所預取之命令的輸出，將對應旗標控制在無效狀態下，因應預取上述第一緩衝器内所包含之全部命令緩衝器内命令的輸出’將預取命令輸出至上述第二緩衝器内所包含的命令緩衝器内。 21·如申請專利範圍第20項之資料處理器，其中上述緩衝控 -42« 制電路按照屬於第一命令之種類以上述命令執行手段所解讀之命令，中斷向上述第一緩衝器預取命令；以上述命令執行手段所提供之命令位址為基點，預取命令至上述第二緩衝器内包含之命令緩衝器内。 22·種^料處理器，其特徵為具有：命令執行手段，其係長:取命令，解碩所提取之命令，並執行命令；及匯流排控制器，其係按照上述命令執行手段的指示，控制外部匯流排存取；上述匯流排控制器具有：數個命令緩衝器、各個命令緩衝器上固有的旗標、緩衝控制電路及命令解讀部；上述緩衝控制電路將命令位址之低階數個位元所取得之特徵值分配至上述各個命令緩衝器内，以特定之命令提取位址之後續位址為基點，預取命令至對應於上述低階數個位元之位址順序的命令緩衝器内，將對應旗標控制在有效狀態下回應命令預取，將對應旗標控制在無效狀態下回應被預取之命令的輸出，以上述命令解讀部解讀儲存於上述命令緩衝器内的命令，經解讀之命令屬於第一之命令種類時，自上述命令緩衝器輸出該命令前之命令預取將中斷。 23·如申請專利範圍第22項之資料處理器，其中上述第一之命令種類為分支命令。 24·如申請專利範圍第23項之資料處理器，其中上述匯流排控制器還具有位址計算部，· 上述位址計算部係計算以上述分支命令分支的分支終 -43- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 、申請專利範圍端位址以上述分支終端位址為基點執行命令預取。緩衝器及第二緩衝器， 25.如申請士利範圍第24項之資料處理器，其中上述令緩衝器及各個♦令緩衝器上固有的旗標分類成第一 ^於上述分支命令前，在第一緩衝器内包含之命令緩衝器内預取，以上述分支終端位址為基點，在上述第二緩衝器内包含之命令緩衝器内預取。爱 26.如申請專利範圍第2 5項之資料處理器，其中上述第一緩衝器内包含之命令緩衝器内，預取至接續上述分支命= 之後特定位址的命令；上述第二緩衝器内，預取至以二述分支終端位址為基點之特定位址的命令。 27· —種資料處理器，其特徵為具有：命令執行手段，其係提取命令，解讀所提取之命令，並執行命令；及匯流排控制器，其係按照上述命令執行手段的指示，控制外部匯流排存取；上述匯流排控制器具有：數個命令緩衝器、各命令緩衝器上固有的旗標、一個以上的資料緩衝器、資料緩衝器上固有的旗標 '命令解讀部、位址計算部及緩衝控制電路；上述緩衝控制電路將命令位址之低階數個位元所取得之特徵值分配至上述各命令緩衝器内，以特定之命令提取位址之後續位址為基點，預取命令至對應於上述低階數個位元之位址順序的命令緩衝器内，將對應旗標控制 -44- 七、申請專利範園 f有效狀許回應命令财，將Μ旗標_在無效狀怨下回應被預取之命令的輸出；以上述命令解讀部解讀儲存於上述命令緩衝器内的命令，孩命令屬於需要儲存於特定位址内之資訊之第二種類I命令時’上述位址計算部計算上述特定的位址將上述料位址内儲存之資料#存在上述料緩料内，將對應之时旗標㈣在有效狀態下，回應儲存之資科的輸出，將固有旗標控制在無效狀態下。 28. -種資料處理器’其特徵為具有：命令執行手段，其係提取命令’解制提取之命令，並執行命令；匯流排控制器，其係按照上述命令執行手段的指示，控制外部匯流排存取；及快取記憶體；上述匯流排控制器係包含數個命令緩衝器及緩衝控制電路，上述緩衝控制電路以特定命令提取位址之後續位址為基點’預取命令至上述命令緩衝器内，上述預取之命令也提供至上述快取記憶體内。况如申請專利範圍第28項之資料處理器，其中上述匯流排技制器，當命令提取位址之命令儲存在上述快取記憶體内時，不執行命令預取’而將儲存於上述絲記憶體内之命令提供至上述命令執行手段。 3〇·如申請專利範圍第29項之資料處理器，其中上述匯流排控制器還具有各個命令緩衝器上固有的旗標，上述緩衝控制電路將命令位址之低階數個位元所取得 -45-

514826 ABCD 六、申請專利範圍之特徵值分配至上述各個命令緩衝器内，以特定之命令提取位址之後續位址為基點，預取命令至對應於上述低階數個位元之位址順序的命令緩衝器内，將對應旗標控制在有效狀態下回應命令預取，將對應旗標控制在無效狀態下回應被預取之命令的輸出。 31. 如申請專利範圍第28項之資料處理器，其中上述匯流排控制器還具有命令解讀部及位址計算部，上述命令解讀部係解讀預取之命令，當該命令為分支命令時，以上述位址計算部計算分支終端位址；當上述分支終端位址分支至比由上述命令執行手段執行之命令位址小的位址時，將中斷命令預取；當上述分支終端位址分支至比由上述命令執行手段執行之命令位址大的位址時，將執行上述分支終端位址的命令預取。 32. 如申請專利範圍第3 1項之資料處理器，當上述分支終端位址分支至比由上述命令執行手段執行之命令位址小的位址時，且分支終端位址之命令儲存在上述快取記憶體内時，將儲存於上述快取記憶體内之命令提供至上述命令執行手段；當分支終端位址之命令未儲存在上述快取記憶體内時，預取命令至上述命令緩衝器内。 -46- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）