TW507296B - Method of improving integrity and reliability of gate oxide layer - Google Patents

Method of improving integrity and reliability of gate oxide layer Download PDF

Info

Publication number
TW507296B
TW507296B TW90117001A TW90117001A TW507296B TW 507296 B TW507296 B TW 507296B TW 90117001 A TW90117001 A TW 90117001A TW 90117001 A TW90117001 A TW 90117001A TW 507296 B TW507296 B TW 507296B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
scope
oxide layer
item
Prior art date
Application number
TW90117001A
Other languages
English (en)
Inventor
Jiun-Yi Jeng
Yu-Bin Huang
Yu-Hua Li
Ching-Shiung He
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW90117001A priority Critical patent/TW507296B/zh
Application granted granted Critical
Publication of TW507296B publication Critical patent/TW507296B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

507296 五、發明說明(1) 發明領域: 本發明與一種增進閘極氧化層完整性與可靠度之製程 有關,特別是一種利用乾式潔淨程序來增進閘極氧化層完 整性與可靠度的方法。 發明背景: 隨著半導體技術的進步,當半導體元件及積體電路之 尺寸降至0 . 2 5微米以下時,閘極氧化層之厚度亦隨之變薄 (約小於5 0埃),而厚度如此薄的閘極氧化層,其品質將 變得越來越重要。由於半導體元件之多晶矽閘極製作,通 常需利用諸如稀氫氟酸來進行濕蝕刻步驟,然而在濕蝕刻 步驟結束後,多晶矽閘極常會被部份蝕去及穿透,因而造 成後續形成閘極結構之自對準金屬石夕化物(S e 1 f - a 1 i g n e d s i 1 i c i d e,S a 1 i c i d e)時,閘極氧化層遭到攻擊而導致閘 極氧化層功能失效。因此,半導體元件將變得難以去控制 且易於崩潰或漏電。 今以一傳統多晶矽閘極製作之實施例,說明形成閘極 結構之自對準金屬矽化物時,多晶矽閘極受到濕蝕刻攻擊 所造成的閘極氧化層功能失效之問題如下:
第4頁 507296 五、發明說明(2) 請參閱圖一,首先利用已知技術,在一已完成主動區 域製作之半導體基底1 〇上依序形成一閘極氧化層12、一多 晶矽層1 4、一氧化層1 6、光阻層1 8。然後利用習知之微影 製程,除去部份光阻層1 8 ’以定義出閘極區域(亦即定義 出金屬矽化物區域)1 9。 其中閘極氧化層1 2之形成方法包含乾式氧化法。多晶 矽層1 4之形成方法包含低壓化學氣相沈積法(Low Pressure Chemical Vapor Deposition; LPCVD)。至於氧 化層1 6 ’其形成方法包含化學氣相沈積法(例如··低壓化 學氣相沈積法、電漿增強式(plasma enhanced)化學氣 相沈積法等等)。 清茶閱圖二, 如濕蝕刻法,除去 1 4 ’其中濕蝕刻法 去光阻層1 8。接著 1 6之上。 以剩餘的部份光阻層 部份氧化層1 6,以暴 所使用的蝕刻劑包含 沈積一金屬層2 2於多 1 8為罩幕,利用諸 路出部份多晶石夕層 稀氫氟酸。然後除 晶矽層1 4與氧化層 在此值得注意 缺陷或損壞孔洞時 被部份蝕去及穿透 2 2將會填充於此凹 的是,當所形成的多 ,濕蝕刻製程結束後 ’而形成一凹洞21。 洞2 1中。 晶矽層1 4具有局部 的多晶矽層丨4常會 故所沈積的金屬層
第5頁 507296 五、發明說明(3) 屬成利的 金形後用 份而然使 部因。所 使,内法 4 以物1刻 ,化層姓 2碎碎濕 層屬晶中 金成於, 4 2 此應 2 2 火反層層 回屬 熱的d金 速遭 C去。 快周11除酸 I 1丄 ,其 S ,氟 三與{法氫 圖屬物刻稀 閱金化姓含 參的碎濕包 請中屬如劑 2 2金諸刻 層一用# 在此值得注意的是,由於上述所沈積的金屬層2 2會填 充於凹洞2 1中,而若凹洞2 1與半導體基底1 0間的距離越小 且閘極氧化層1 2厚度越薄,則所形成的金屬矽化物 (s i 1 i c i d e)層2 4與半導體基底1 0間的距離將越小,甚至 嚴重者,凹洞2 1若洞穿多晶矽層1 4而抵達閘極氧化層1 2之 内部,則將破壞了閘極氧化層1 2之完整性並降低了閘極氧 化層1 2之可靠度;甚者,凹洞2 1若洞穿閘極氧化層1 2,則 將會使得部份金屬層2 2中的金屬與半導體基底1 0中的矽反 應成金屬矽化物,因而形成一金屬矽化物(s i 1 i c i de)層 2 4於半導體基底1 0内。如此一來,因閘極氧化層1 2遭到攻 擊而導致閘極氧化層1 2功能失效,故半導體元件將變得難 以去控制且易於崩潰或漏電。 因此,如何強化閘極氧化層完整性,以避免上述之問 題,因而增進元件之性能及可靠度,將變得很重要。 發明目的及概述:
第6頁 507296 五、發明說明(4) 本發明之一目的在於提供一種增進閘極氧化層完整性 與可靠度之製程,以避免閘極氧化層發生漏電的現象。 本發明之另一目的在於提供一種增進閘極氧化層完整 性與可靠度之製程,以增進半導體元件及電路之良率。 依據本發明之一實施例,所提出的增進閘極氧化層完 整性與可靠度的方法包括下列步驟: 首先依序形成閘極氧化層、多晶石夕層、氧化層、光阻 層於一半導體基底之上。然後除去部份光阻層,以定義出 閘極區域。接著乾式潔淨位於閘極區域的部份多晶矽層, 以避免形成孔洞於多晶矽層中。隨後以剩餘的部份光阻層 為罩幕,除去部份氧化層,以暴露出部份多晶矽層。然後 除去光阻層。接著形成金屬層於多晶矽層與氧化層之上。 最後快速熱回火金屬層,以使部份多晶矽層中的矽與金屬 層中的金屬反應成金屬石夕化物,而形成一金屬石夕化物層於 多晶矽層内。 其中上述氧化層之形成方法包含低壓化學氣相沈積法 (Low Pressure Chemical Vapor Deposition; LPCVD)、 電漿增強式化學氣相沈積法(Plasma Enhanced CVD; PECVD)或化學氣相沈積法(CVD)。而乾式潔淨包含利用諸
第7頁 507296 五、發明說明(5) 如氧氣、氮氣、氫氣或氟氣等之電漿或氣體來進行。又, 除去部份氧化層之方法包含濕蝕刻法,其中濕蝕刻法所使 用的#刻劑包含稀氫氟酸。而金屬層之材質包含Ti、Ni、 C 〇等,至於其形成方法包含濺鍍法。而快速熱回火施行的 溫度約為攝氏4 0 0〜1 0 0 0度,至於其施行的時間約為5〜3 0 此外,上述方法在快速熱回火金屬層之後,更包含除 去金屬層之步驟,而此除去金屬層之方法包含濕蝕刻法, 至於濕蝕刻法所使用的蝕刻劑包含稀氫氟酸。 發明詳細說明: 本發明之一目的在於提供一種增進閘極氧化層完整性 與可靠度之製程,以避免閘極氧化層發生漏電的現象。 本發明之另一目的在於提供一種增進閘極氧化層完整 性與可靠度之製程,以增進半導體元件及電路之良率。 本發明係提供一種增進閘極氧化層完整性與可靠度之 製程,今以一較佳實施例,詳述本發明如下: 請參閱圖四,首先提供一半導體基底40,其中半導體
507296 五、發明說明(6). -- 基底40可為一已完成主動區域製作的<1〇〇>或<m>晶向之 早晶矽或是位於絕緣層上之矽基底(sUic〇n⑽ ^sulator,SOI)等。然後利用已知技術,在半導體基底 上依序形成一閘極氧化層4 2、一多晶矽層4 4、一氧化層 =6光阻=4 8。然後利用習知之微影製程,除去部份光阻 : 以定義出閘極區域(亦即定義出金屬矽化物區域) 其中閘極氧化層4 2之形成方法包含乾式氧化法,而厚 ^ ^為2 0埃至5 〇埃。多晶矽層4 4之形成方法包含低壓化學 氣相、、少接 ' ^ (Low Pressure Chemical Vapor Deposition; 7 、D)’而厚度約為100 0埃至300 0埃。至於氧化層46,其 开乂成方法包含化學氣相沈積法(例如:低壓化學氣相沈積 ^ 、電漿增強式(plasma enhanced)化學氣相沈積法等 等)’而厚度約為1 〇 〇埃至1 〇 〇 〇埃。 ^ 晴參閱圖五,對位於閘極區域4 9的部份多晶矽層4 4進 行乾式潔淨5 0,以潔淨位於閘極區域4 9的部份多晶矽層 4 4 ’因而消除來自微影製程時的殘餘化學物以及避免多晶 f,44中形成孔洞,其中乾式潔淨5 0包含利用諸如氧氣、 氣氣 氫氣或氟氣等之電漿或氣體來進行。如此一來,就 不會發生凹洞洞穿多晶矽層4 4而抵達閘極氧化層4 2之内部 的膏幵^ ’也就不會有閘極氧化層4 2之完整性遭破壞或閘極 氧化層4 2之可靠度降低的問題,故將可大幅增進閘極氧化
第9頁 507296 五、發明說明σ) 層4 2完整性與可靠度。 請參閱圖六,以剩餘的部份光阻層4 8為罩幕,利用諸 如濕蝕刻法,除去部份氧化層4 6,以暴露出部份多晶矽層 4 4,其中濕蝕刻法所使用的蝕刻劑包含稀氫氟酸。然後除 去光阻層48。接著沈積一金屬層5 2於多晶石夕層4 4與氧化層 4 6之上。其中金屬層5 2之材質包含Ti、Ni、Co等等,而其 沈積方法包含濺鍍法,至於其厚度約為5 0〜1 5 0埃。 在此值得注意的是,由於經過上述乾式潔淨5 0製程 後,所形成的多晶矽層4 4不會具有局部缺陷或損壞孔洞, 故濕蝕刻製程結束後的多晶矽層4 4並不會被部份蝕去及穿 透,也就不會形成凹洞。 請參閱圖七,快速熱回火此金屬層5 2,以使部份金屬 層52中的金屬與其周遭的石夕反應成金屬石夕化物,因而形成 一金屬石夕化物(silicide)層5 4於多晶石夕層4 4内。然後利 用諸如濕蝕刻法,除去金屬層5 2,其中濕蝕刻法所使用的 餘刻劑包含稀氫氟酸。其中上述之快速熱回火施行的溫度 約為攝氏4 0 0〜1 0 0 0度,而施行的時間約為5〜3 0秒。 在此值得注意的是,由於上述多晶矽層4 4中並沒有形 成凹洞,故不會產生凹洞洞穿多晶矽層4 4而抵達閘極氧化 層4 2之内部或凹洞洞穿閘極氧化層4 2的情形,也就不會有
第10頁 507296 五、發明說明(8) 閘極氧化層4 2之完整性遭破壞或閘極氧化層4 2之可靠度降 低的問題,故將可大幅增進閘極氧化層4 2完整性與可靠 度。如此一來,閘極氧化層4 2不致於遭到攻擊而導致閘極 氧化層4 2功能失效,故無半導體元件難以控制且易於崩潰 或漏電之問題。 以上所述僅為本發明之較佳實施例而已,並非用以限 定本發明之申請專利範圍;凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾者,均應視為本發明之保 護範疇。本發明之專利保護範圍更當視後附之申請專利範 圍及其等同領域而定。
507296 圖式簡單說明 半光 在、 術層 技化 統氧 傳 、 據層 根矽 示晶 顯多 5 、 圖層 面化 截氧 之極 片閘 晶成 體形 導序 半依 為上 一 底 圖基 體 導 以 層 阻 光 份 β, it口 去 除 圖 面 截 之 片 晶 體 導 半 後為 然二 層 阻 圖 •, 剩 驟以 步術 的技 域統 區傳 極據 閘根 出示 義顯 定, 份 RT it口 出·, 露驟 暴步 以之 , 層 層屬 化金 氧積 份沈 部再 去層 除阻 ,光 幕去 罩除 為先 層後 阻然 光, 份層 部碎 的晶 餘多 半層 為屬 三金 圖火 回 熱 顯 圖 面 截 之 片 晶 體 導 物 化 矽 屬 金 1 成 形 以 速然 快, 術内 技層 統矽 傳晶 據多 根於 示層 屬為 金四 去圖 除 後 -s' 驟 步 之 層 實一 之 明 發 本 據 根 示 顯 圖 面 截 之 片 晶 體 導 半 氧域 、 區 層極 矽閘 晶出 多義 、 定 層以 化 , 氧層 極阻 閘光 成份 形部 序去 依除 上後 底然 基, 體層 導阻 半光 在、 例層 施化 驟 步 的 實 一 步 之的 明淨 發潔 本式 據乾 根行 示進 顯層 ,矽 圖晶 面多 截份 之部 片的 晶域 體區 導極 半閘 為於 五位 圖對 例 施 驟 實一 之 明 發 本 據 根 示 顯 圖 面 截 之 片 晶 體 導 半 為 六 圖 暴步 以之 , 層 層屬 化金 氧積 份沈 部再 去層 除阻 ,光 幕去 罩除 為先 層後 阻然 光, 份層 部矽 的晶 餘多 剩份 Λ β, ]^立口 例出 施露 驟 實 1 之 明 發 本 據 根 示 顯 圖 面 截 之 片 晶 體 導 半 為 七 圖 晶 多 於 層 物 化 矽 屬 金一 成。 形驟 以步 ,之 層層 屬屬 金金 火去 回除 熱後 速然 快, ,内 例層 施矽
第12頁 507296 底層 基化 體氧 導極 半閘 圖式簡單說明 圖號部分: 多晶石夕層14、44; 氧化層1 6、4 6 ; 光阻層1 8、4 8 ; 閘極區域1 9、49 ; 凹洞2 1 ; 乾式潔淨5 0 ; 金屬層2 2、5 2 ; 金屬石夕化物層2 4、5 4。
第13頁

Claims (1)

  1. 507296 六、申請專利範圍 1. 一種增進閘極氧化層完整性與可靠度的方法,該方法 至少包括下列步驟: 形成閘極氧化層於一半導體基底之上; 形成多晶矽層於該閘極氧化層之上; 形成氧化層於該多晶矽層之上; 形成光阻層於該氧化層之上; 除去部份該光阻層,以定義出閘極區域; 乾式潔淨位於該閘極區域的部份該多晶矽層,以避免 形成孔洞於該多晶矽層中;
    以剩餘的部份該光阻層為罩幕,除去部份該氧化層, 以暴露出部份該多晶矽層; 除去該光阻層; 形成金屬層於該多晶矽層與該氧化層之上;以及 快速熱回火該金屬層,以使部份該多晶矽層中的矽與 該金屬層中的金屬反應成金屬矽化物,而形成一金屬矽化 物層於該多晶矽層内。
    2. 如申請專利範圍第1項之方法,其中上述氧化層之形成 方法包含低壓化學氣相沈積法(Low Pressure Chemical Vapor Deposition; LPCVD)、電漿增強式化學氣相沈積法 (Plasma Enhanced CVD; PECVD)或化學氣相沈積法 (CVD)。 3. 如申請專利範圍第1項之方法,其中上述乾式潔淨包含
    第14頁 507296 六、申請專利範圍 利用諸如氧氣、氮氣、氫氣或氟氣等之電漿或氣體來進 行。 4. 如申請專利範圍第1項之方法,其中上述除去部份該氧 化層之方法包含濕姓刻法。 % 5. 如申請專利範圍第1項之方法,其中上述金屬層之材質 包含Ti、Ni、Co等。 6. 如申請專利範圍第1項之方法,其中上述金屬層之形成 方法包含濺鍍法。 7. 如申請專利範圍第1項之方法,其中上述快速熱回火施 行的溫度約為攝氏4 0 0〜1 0 0 0度。 8. 如申請專利範圍第1項之方法,其中上述快速熱回火施 行的時間約為5〜3 0秒。 9. 如申請專利範圍第1項之方法,其中上述方法在快速熱 回火該金屬層之後,更包含除去該金屬層之步驟。 1 0.如申請專利範圍第4項之方法,其中上述濕蝕刻法所 使用的#刻劑包含稀氫氟酸。
    第15頁 507296 六、申請專利範圍 1 1.如申請專利範圍第9項之方法,其中上述除去該金屬 層之方法包含濕#刻法。 所 法 刻 0 濕 述 上 其 法 方 之。 項酸 11 1—•氣 氮 圍稀 範含 利包 專劑 請刻 如的 •用 2 一—· 使 法 方 該 法 方 的 度 靠 可 與 性 整 完 層 化 氧: 極驟 閘步 進列 增下 種括 一包 •少 3 -—"•至 於 層 化 氧 該 於 層 矽 極‘畢化 閑多氧 成成成 形形形 上 ·, 之上 底之 基層 豐匕 ^"/i 導氧 半極一閘 上 之 層 晶 多 該 於 層 上 之 層 化 氧 該 於 層 阻 域 區 極 閘 出 義 定 以 層 阻 光 亥 士 Φ 份 光部 成去 形除 免如 避諸 以用 ,利 層含 碎包 晶淨 多潔 該式 份乾 部該 的中 域其 區, 極中 閘層 該碎 於晶 位多 淨該 潔於 式洞 乾孔 成 形 層 化 •,片乳 行該 進份 來部 體去 氣除 或, 漿幕 電罩 之為 等層 氣阻 氟光 或該 氣份 氫部 、的 氣餘 氮剩 、以 氣 氧 出去 露除 暴 以 層 矽 晶 多 該 份 部 層 阻 光 該 與化 的屬 中金 •,層 一 上矽成 之晶形 層多而 化該, 氧份物 該部化 與使矽 層以屬 碎,金 晶層成 多屬應 該金反 於該屬 層火金 屬回的 金熱中 成速層 形快層 金 亥 =° 及 以 内。 層層 碎屬 晶金 多該 該去 於除 層 物
    第16頁 507296 六、申請專利範圍 1 4.如申請專利範圍第1 3項之方法,其中上述氧化層之形 成方法包含低壓化學氣相沈積法(Low Pressure Chemical Vapor Deposition; LPCVD)、電漿增強式化學氣相沈積法 (Plasma Enhanced CVD; PECVD)或化學氣相沈積法 (CVD)。 1 5 .如申請專利範圍第1 3項之方法,其中上述除去部份該 氧化層之方法包含濕姓刻法。 1 6 .如申請專利範圍第1 3項之方法,其中上述金屬層之材 質包含Ti、Ni、Co等。 1 7.如申請專利範圍第1 3項之方法,其中上述金屬層之形 成方法包含濺鍍法。 1 8.如申請專利範圍第1 3項之方法,其中上述快速熱回火 施行的溫度約為攝氏4 0 0〜1 0 0 0度,而施行的時間約為5〜3 0 秒。 1 9.如申請專利範圍第1 3項之方法,其中上述除去該金屬 層之方法包含濕姓刻法。 2 0 .如申請專利範圍第1 5項或第1 9項之方法,其中上述濕
    第17頁 507296 六、申請專利範圍 姓刻法所使用的#刻劑包含稀氫氣酸 ιΒη 第18頁
TW90117001A 2001-07-11 2001-07-11 Method of improving integrity and reliability of gate oxide layer TW507296B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW90117001A TW507296B (en) 2001-07-11 2001-07-11 Method of improving integrity and reliability of gate oxide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW90117001A TW507296B (en) 2001-07-11 2001-07-11 Method of improving integrity and reliability of gate oxide layer

Publications (1)

Publication Number Publication Date
TW507296B true TW507296B (en) 2002-10-21

Family

ID=27621871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90117001A TW507296B (en) 2001-07-11 2001-07-11 Method of improving integrity and reliability of gate oxide layer

Country Status (1)

Country Link
TW (1) TW507296B (zh)

Similar Documents

Publication Publication Date Title
TWI288432B (en) Semiconductor device and method for manufacturing the same
TW548788B (en) Self-aligned contact with improved isolation and method forming
JPH0817930A (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
TW589708B (en) Method for defining deep trench in substrate and multi-layer hard mask structure for defining the same
TW201030835A (en) Conformal etch material and process
TWI316737B (en) Method for manufacturting gate electrode for use in semiconductor device
TW535264B (en) Method for increase the trench capacitance
TW507296B (en) Method of improving integrity and reliability of gate oxide layer
JP2004128314A (ja) 半導体装置の製造方法
JP2002252348A (ja) 半導体装置の製造方法
TW200402099A (en) Method of etching a dielectric material in the presence of polysilicon
US7166526B2 (en) Method for forming silicide film in semiconductor device
JPH04106954A (ja) 液相cvd法を用いた半導体装置の製造方法
US6908793B2 (en) Method for fabricating a semiconductor device
TWI281202B (en) Method of removing photoresist and fabricating semiconductor devices
KR100286773B1 (ko) 반도체 소자의 제조방법
TW200845298A (en) Semiconductor device and method of manufacturing the same
JP2005517285A (ja) 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
TW530353B (en) PMOS process
TWI336924B (en) Nitride read only memory device with buried diffusion spacers and method for making the same
TW449811B (en) Manufacturing method of spacer-type gate
KR100997432B1 (ko) 반도체 소자의 제조방법
KR100779394B1 (ko) 반도체 소자 제조 방법
TW591704B (en) Forming method of gate structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees