TW507280B - Selective and damage free Cu cleaning process for pre-deposition, post etch CMP - Google Patents

Selective and damage free Cu cleaning process for pre-deposition, post etch CMP Download PDF

Info

Publication number
TW507280B
TW507280B TW88117372A TW88117372A TW507280B TW 507280 B TW507280 B TW 507280B TW 88117372 A TW88117372 A TW 88117372A TW 88117372 A TW88117372 A TW 88117372A TW 507280 B TW507280 B TW 507280B
Authority
TW
Taiwan
Prior art keywords
copper
layer
microelectronic
manufacturing
patent application
Prior art date
Application number
TW88117372A
Other languages
English (en)
Inventor
Mei Sheng Zhou
Simon Chooi
Guo Qin Xu
Original Assignee
Chartered Semicoductor Manufat
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semicoductor Manufat filed Critical Chartered Semicoductor Manufat
Priority to TW88117372A priority Critical patent/TW507280B/zh
Application granted granted Critical
Publication of TW507280B publication Critical patent/TW507280B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

507280 五、發明說明(1) 【發明背景】 1. 發明領域 本發明大致上指微電子製造範疇内,用於製造微電子 層之方法。更特別指製造不含殘留物之微電子結構之方法 ,包含微電子製造範疇内之含鋼微電子層。 2. 相關技術說明 隨著先進微電子製造上,微電子裝置之尺寸持續地下 降,使得連接及内接微電子裝置之導體層及内接層之尺寸 也必須跟著減低。特別是直接接觸微電子裝置之導體層及 内接層之尺寸,典型上下降最大,如此使得先進微電子製 造上所有導體層及内接層之尺寸中,該直接接觸微電子裝 置之導體層及内接層之尺寸變的最小。 這些最窄的導體層及内接層,典型上包含第一導體層 或内接層,可接觸一微電子裝置。以往最常見的是,第一 導體層傳統上由金屬鋁或鋁合金形成,而第一内接層(亦 即第一導電性接觸短柱層)由鎢形成。 當微電子裝置之尺寸下降,而必須維持或增進微電子 裝置之性能的同時,對於微電子製造範疇内之導體層及内 接層而言,能夠呈現高度的導電性亦顯得越來越重要,但 卻受限於電飄移之退化現象。電飄移現象為導體層及内接 層部位在高電流密度的情況下所產生的物理性移動。在極 端高電流密度的情況下,電飄移可能會使一導體層或一内 接層之一部位完全的分離,造成一電路上的開路。電飄移 為金屬鋁與合金鋁導體層及内接層上最常見的物理現象。
第5頁 507280 五、發明說明(2) 雖然典型上電飄移並不發生於由鎢所形成的内接層上,但 典型上卻不幸地,鎢内接層的導電性大致上比金屬鋁或合 金鋁内接層的導電性還低。
為了能夠於先進的微電子製造範疇内,同時提供導體 層及内接層所希望的高電導性及低電飄移容許值,近來在 先進微電子製造上,已開始演進使用金屬銅或銅合金所形 成的導體層及内接層。雖然金屬銅及銅合金於先進微電子 製造之導體層及内接層中,具有高導電性及低電飄移容許 值,但在先進微電子製造上,將金屬銅及銅合金製作於導 體層及内接層的方法,很不幸地,在微電子製造技術上並 非完全無問題存在。特別是在微電子製造上,已知伴隨製 造含銅導體層及含銅内接層所形成之殘留銅,為截至目前 為止最不希望發生的現象,因為在微電子製造上,常見銅 殘留物會有效地與鄰接的氧化矽介電材料内部擴散,在形 成銅殘留物的微電子製造中,此舉會危害微電子製造之性 因此,利用含銅導體層或含銅内接層,而不形成這些 微電子製造内之含銅殘留層,為微電子製造之一大目標, 亦為本發明所努力的方向。
在微電子製造上,形成微電子層(最好為無殘留微電 子層)的各種不同方法及材料已經揭露於微電子製造技術 範疇内。 舉例來說,Ward等人於美國專利號碼5, 70 9, 7 56中, 揭露一種基本的氣提及清洗混合物,於微電子製造的範疇
第6頁 507280 五、發明說明(3) 内’可用於自各種不同的微電子製造結構及微電子製造層 中移除各種不同的殘留層,包括無機殘留層及有機殘留 層。該基本的氣提及清洗混合物包含一羥胺(hydroxylam ine)及氟化銨(amm〇niuffl fiu〇ride)之水溶液,並可選 擇性地添加二甲亞楓(dimethylsulfoxide)。 此外’ Zhou等人於美國專利號碼5, 780, 358及美國專 利號碼5,863,30 7中,揭露一種化學機械研磨拋光(CMP ) 平面化方法,及一種用於微電子製造範疇内,化學機械研 磨拋光(CMP)平面化含銅導體層之化學機械研磨拋光(CMP) 研磨漿混合物。該化學機械研磨拋光(CMP )平面化方法及 化學機械研磨拋光(CMP )研磨漿混合物係利用一非水性調 理溶劑及一由素自由基產生物種。 最後,Givens等人於美國專利號碼5, 807,467中,揭 露一種連續式方法,用於一微電子製造中,於沉積一導體 層之前清洗一基材。該連續式方法包含一連續式賤鍍餘刻 方法,此連續式濺鍍蝕刻係利用一物理氣相沉積(PVD )反 應腔’並於其中形成一對準器,當濺鍍姓刻利用一離子化 惰性濺鍍氣體清洗該基材時,該對準器比基材有較高的偏 壓。 在微電子製造技術上,一直希望能夠有額外的方法與 材料’可用於製造具有含銅層之微電子結構,並能夠減低 含鋼殘留層之形成。 前述目標亦是本發明所努力前進的目標。 【發明概述】
507280 五、發明說明 本發 造中形成 本發 (4) 明第一 一包含 明之第 種方法,其中 之外, 明之第 了含銅層 本發 二個目標 依據 提供一 本發明 微電子 成一含銅 提供一基材。接 該結構包含一含 成於一含銅殘留 氣提該含鋼殘留 劑及一鹵素自由 個目標 含銅層 二個目 談微電 並不形 二個目 種方法 以上之 結構。 著於該 銅層及 物上。 物,該 基產生 該非水性溶劑中之非水 本發明提供 種方 一包含含銅 結構之一部 。本發明藉 層氣提該含 形成 電子 留物 含銅 物包含一非水性 為提供 之微電 標為依 子結構 成一含 標為依 ,其中 目標, 為了實 基材上 不含銅 最後, 氣提劑 物種。 性_化 法,於 電子結 種方法,可於一微電子製 本發明容易 用 般已知 明利 既然在微電子製 層之微 位,除了含銅 由利用一氣提 銅殘留物,實 調理溶劑及一 商業化實行。 的材料,但並 造上,材料及 子結構 據本發 於微電 銅殘留 據本發 該方法 本發明 際運用 形成一 層,其 利用一 混合物 此外, 銅4匕合 一微電 構’其 層之外 劑,自 踐前述 鹵素自 在微電 非必須 其用途 明之 子結 物。 明之 容易 提供 本發 含銅 中該 氣提 包含 溶解 物中 子製 中該 ,並 該微 目標 由基 子製 習慣 為特 第一個目標提供 構之一部位,除 第一個 商業化 一種方 明之方 之微電 不含銅 劑自該 一非水 之銅可 回收。 造範疇 微電子 不形成 電子結 ’該氣 產生物 造技術 性地加 定的組 目標與第 實行。 法,可形 法,首先 子結構, 層已經形 不含銅層 性調理溶 由溶解於 内,用以 結構於微 一含銅殘 構内之不 提劑混合 種。 上,本發 以混合。 成,而非
第8頁 507280 五、發明說明(5) 個別材料的存在,則至少在某種程度上足以支撐本發明, 而非支撐本發明之材料之存在,使本發明容易商業化實行 〇 【圖式簡單說明】 本發明之之目的、特徵與優點,將從下列即將開始之 較佳實例說明之本文中加以了解。較佳實例說明可藉由伴 隨附圖之内容加以了解,形成本發明之實質部分,其中: 第1圖、第2圖、第3圖、第4圖及第5圖顯示一系列之 示意斷面圖,圖解形成一微電子製造過程中,連續不同階 段的結果。依據本發明之一較佳實例,該微電子製程中, 會形成一微電子結構,並具有一含銅導體層。 第6圖、第7圖、第8圖、第9圖、第10圖、第11圖、第 12圖、第13圖與第14圖顯示一系列之示意斷面圖,圖解形 成一微電子製造的結果。依據本發明另一較佳實例,該微 電子製程中,會形成一微電子結構,該微電子結構並形成 一對含銅導體層。 【圖號簡單說明】 12 第一含銅導體層 12’ 電漿蝕刻第一含銅導體層 14 毯覆式第一阻障層 16 毯覆式第一保護性介電層 16a 圖案成形第一保護性介電層 16b 圖案成形第一保護性介電層 18 毯覆式蝕刻終止層
第9頁 507280
五、發明說明 (6) 18a 圖 案 成 形 钱 刻 終 止 層 18b 圖 案 成 形 钱 刻 終 止 層 20 毯 覆 式 第 二 保 護 性 介 電 層 20a 圖 案 成 形 第 二 保 護 性 介 電 層 20b 圖 案 成 形 第 二 保 護 性 介 電 層 20c 圖 案 成 形 第 二 保 護 性 介 電 層 20d 圖 案 成 形 第 二 保 護 性 介 電 層 22a 圖 案 成 形 第 ·—丨丨丨丨_ 光 阻 層 22b 圖 案 成 形 第 一 光 阻 層 22c 圖 案 成 形 第 一 光 阻 層 22d 圖 案 成 形 第 一 光 阻 層 23J 通 道 23, ’ 通 道 23… 通 道 24 第 刻 電 漿 25 形 成 定 義 溝 渠 26 第 二 刻 電 漿 28a 第 一 含 鋼 殘 留 層 28b 第 一 含 銅 殘 留 層 30a 圖 案 成 形 第 二 光 阻 層 30b 圖 案 成 形 第 二 光 阻 層 32 毯 覆 式 第 二 阻 障 層 32a 圖 案 成 形 第 二 阻 障 層 34 毯 覆 式 第 二 含 銅 導 體 層 507280 五、發明說明(7) 34a 圖案成形第二含銅導體層 36a 第二含銅殘留層 36b 第二含銅殘留層 【較佳實例之詳細說明】
本發明提供一種方法’於一微電子製造範脅内’用以 形成一包含含銅層之微電子結構,其中該微電子結構於微 電子結構之一部位,除了含銅層之外,並不形成一含銅殘 留物。本發明藉由利用一氣提劑,自該微電子結構内之不 含銅層氣提該含銅殘留物,實踐前述目標,該氣提劑混合 物包含一非水性調理溶劑及一鹵素自由基產生物種。 本發明可用於形成一包含含銅層之一微電子結構’於 一微電子製造範疇内,該微電子結構除了含銅層之外,並 不形成一含銅殘留物,該微電子製造包括積體電路微電子 製造、陶瓷基材微電子製造、太陽能電池光電微電子製造 、感測器影像陣列光電微電子製造,以及顯示影像光電微 電子製造,但並非僅限於此。
雖然本發明較佳實例之内容,僅描述至少部分地從微 電子製造之保護性介電層中,氣提含銅殘留層,但是本發 明亦可用於從下列微電子層中氣提含銅殘留層,包括微電 子導體層、微電子半導體層及微電子介電層,但並不僅限 於此。 接著參照第1圖至第5圖,為依據本發明之一較佳實例 ,顯示一系列之示意斷面圖,圖解一微電子製造範疇中, 形成一包含一含銅導體層之微電子結構之成果。第1圖為
第11頁 507280 五、發明說明(8) 依據本發明之該較佳實例,顯示微電子製造於一初期階段 時之示意斷面視圖。 第1圖顯示一第一含銅導體層12,其中該第一含銅導 體層12上方,已經形成一毯覆式第一阻障層14,該毯覆式 第一阻障層1 4上方,依次地形成一毯覆式第一保護性介電 層1 6,該毯覆式第一保護性介電層1 6上方,依次地形成一 毯覆式蝕刻終止層1 8,該毯覆式蝕刻終止層1 8上方,依次 地形成一毯覆式第二保護性介電層2 0,該毯覆式第二保護 性介電層2 0上方,最後依次地形成一對圖案成形之光阻層 22a及2 2b。在本發明之較佳實例中,每一個前述之第一含 銅導體層12、毯覆式第一阻障層14、該毯覆式第一保護性 介電層1 6、毯覆式蝕刻終止層1 8、毯覆式第二保護性介電 層20以及一對圖案成形之光阻層22a及22b,皆可用習用於 微電子製造之方法與材料加以進行。 同樣地,雖然並未特別地圖解於第1圖之示意斷面視 圖,但是連續之前述各層典型上最好形成於一基材上,其 中該基材於微電子製造中,可用於下列製程,包括積體電 路微電子製造、陶瓷基材微電子製造、太陽能電池光電微 電子製造、感測器影像陣列光電微電子製造,以及顯示影 像光電微電子製造,但並非僅限於此。 然而同樣地,雖然並未特別地圖解於第1圖之示意斷 面視圖,此一基材可能僅單一地用於一微電子製造中,或 另外一種方式,該基材可能用於微電子製造中,而於該基 材之上方及基材之間,插入任一數種額外之微電子層,如
第12頁 507280 五、發明說明(9) 常用於微電子製造並且會用到基材之微電子層。類似基材 本身,此類額外之微電子層可獨立地由微電子材料所形 成,包括微電子導體材料、微電子半導體材料與微電子介 電材料,但並非僅限於此。 同時,雖然並未特別地圖解於第1圖之示意斷面視 圖,該基材已經於其間且/或上方,及合併於其間,形成 任一數種微電子裝置,如有利用該基材之微電子製造中習 用之微電子裝置,特別是當該基材包含一可用於一半導體 積體電路微電子製造之半導體基材時,但非僅限於此。此 類半導體裝置可能包括電阻、電晶體、二極體及電容,但 並不僅限於此。 在本發明較隹實例中,對於該第一含銅導體層1 2而言 ,雖然該第一含銅導體層12可用下列並非限定於任一範圍 之方法加以形成,如化學氣相沉積(CVD )法、物理氣相沉 積(PVD )法及電化學平面法,但是該第一含銅導體層12典 型上最好由一物理氣相沉積(P V D )_鑛法所形成,如習用 於微電子製造之技術所示。典型上,該第一含銅導體層12 最好具有一厚度約2000埃至20000埃,若該第一含銅導體 層為一圖案成形後之含銅導體層,則線寬約為0. 1微米至 1 0 0微米。典型上,該第一含鋼導體層1 2最好為純銅所形 成。 在本發明較佳實例中,對於該毯覆式第一阻障層1 4及 毯覆式蝕刻終止層1 8而言,雖然利用下列已知但非限定於 任一範圍之技術可形成阻障層及蝕刻終止層,如化學氣相
507280 五、發明說明(10) 沉積(CVD)法、電漿強化化學氣相沉積(pecvd)法 理氣相沉積(PVD)濺鍍法,以形成阻障層,非限定於= 之=障材料包括導體阻障材料、半導體阻障材料盥 :材料;同時,亦用以形成蝕刻終止層,非 :::圍之敍刻非完全終止材料包括導體蚀刻終止材料: 2體㈣終止材料與介電性㈣終止㈣,但是,對於 本發明之較佳實例而言,該毯覆式第一阻障層Η及毯式 ==層18典型上最好利用一電焚強化化學氣相… 終止材;沉氮…電… 阻陸择u ζ ”中.(1)如此成形之該毯覆式第一 任一ί η 2 ^於該毯覆式第一保護性介電層16由非限定於 氧化i 二電材才斗’如無摻質氧切介電材料、氟摻質 材料所i点料,與大致上無機及有機之低介電常數介電 兮Ϊ ΪΪ,並形成於毯覆式第—阻障層14上方時,阻礙 内^;=導體層12與該毯覆式第一保護性介電㈣間之 覆·ί 1L及(2 ),在本發明之較佳實例中為選擇性之毯 ,層18,於針對該毯覆式第-保護性介電層16 蝕刻:刻毯覆式第二保護性介電層2〇時,可作為- 式二、判玖ζ。典型上,該每一毯覆式第一阻障層u及毯覆 ^ 層18最好具有一厚度約5〇〇埃至5〇㈣埃。 層ΐβίϊί,較佳實例中,關於該毯覆式第一保護性介電 ,該毯霜第二保護性介電層20方面,如同前面所建議 声2^0血Ϊ ί ί 一保護性介電層16及毯覆式第二保護性介電 曰^ ^上最好由一介電材料所形成,該介電材料可為非
第14頁 507280 五、發明說明(11) 摻質氧化矽介電材料、氟摻質氧化矽介電材料,以及其他 大致上可被沉積之無機與有機低介電常數介電材料,但可 有其他選擇,並不僅限於此,該沉積的方法可為化學氣相 沉積(CVD )法、電漿強化化學氣相沉積(PECVD )法、物 理氣相沉積(PVD )濺鍍法,以及旋塗法,但亦可有其他選 擇。典型上每一層毯覆式第一保護性介電層16及毯覆式第 二保護性介電層2 0之厚度,若為一電漿強化化學氣相沉積 (PECVD )法製成之氧化矽介電材料,則最好約為2 0 0 0埃至 2 0 0 0 0 埃。 最後,在本發明之較佳實例中,關於該對圖案成形之 光阻層22a及22b方面,該對圖案成形之光阻層22a及22b可 利用微電子製造所習用之光阻材料形成,包括正光阻材料 及負光阻材料,但亦可有其他選擇,並不限於一般之光阻 材料。在該對圖案成形之光阻層22a及22b内之每一個光阻 層22a或22b,典型上最好具有一厚度約4000埃至20000埃 〇 接著參照第2圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第1圖。 第2圖顯示一微電子製造之示意斷面圖,同等於第1圖 所示之示意斷面圖所代表之微電子製造,但其中該毯覆式 第二保護性介電層20、毯覆式蝕刻終止層18與毯覆式第一 保護性介電層16,已經利用該圖案成形之光阻層22a及22b 作為一光阻餘刻罩幕層及並用一第一 ϋ刻電漿2 4,連續地
507280 五、發明說明(12) 經過圖案成形’以形成一對應之圖案成形第二保護性介電 層20a與20b、一對應之圖案成形蝕刻終止層18&與186,以 及一對應之圖案成形第一保護性介電層16&與i6b,總稱為 通道23^典型上,毯覆式第二保護性介電層2〇、毯覆式蝕 刻終止曰8與毯覆式第一保護性介電層丨6最好經過 “安士之〃圖案成形蝕刻終止層18&與18b,以及該對 應之圖?、| Φ形第一保護性介電層16a與16b,該触刻俜X利用 第一蝕刻電漿24為之,並利^ ^ ^ 鄉J係利用 合物,該材料可形成兮一適於該材料之蝕刻氣體混 覆式蝕it止層18及該毯覆式第一保護性介電層16 t 發明佳實例中,⑴該毯覆式第-保護性;電芦, 毯覆式第保護性介電層2〇典型上最好由一 二u及 ,包括::質氧化硬介電材料、氟摻質 =形成 以及其他大致上無機與有機之低介電常數介電材2材料, 有其他選擇,並不僅限於此;與(2 )該毯覆式二,但可 14及該毯覆式蝕刻終止層18最好由一氮化矽介二阻障層 ,該第一蝕刻電漿24典型上最好利用一蝕刻^ ^料形成 並藉由電漿活化形成一活性之含氟蝕刻劑化學::合物, 由電漿活化形成一活性含氟蝕刻劑化學物種 。該鵪 合物,典型上最好至少包含一全氟碳化物,含^個1^氣體渑 以上,或氫氟礙化物,含4個碳原子以上, 及原子 選擇之濺鍍氣體成分與一可選擇之稀釋氣體,、,用〜可 供一穩定之第一蝕刻電漿24。在本發明之較佳實=:望^ 第16頁 507280 五、發明說明(13) 第一餘刻電漿2 4典型上最好利用一蝕刻氣體混合物,包括 四氟化碳、三氟甲烷及氬氣。 當於八吋直徑之基材上蝕刻該毯覆式第二保護性介電 層2 0、該毯覆式蝕刻終止層丨8與該毯覆式第一保護性介電 層1 6 ’以形成該對應之圖案成形第二保護性介電層2 0 a與 2 0 b、該對應之圖案成形蝕刻終止層1 8 a與丨8 b,以及該對 應之圖案成形第一保護性介電層1 6 a與丨6b時,該第一蝕刻 電漿24典型上最好亦利用:(1) 一反應腔壓力約〇1至1〇〇〇 笔托耳;(2 ) —無線電頻率源功率約5 〇 〇至3 〇 〇 〇瓦特,且該 頻率為13.56百萬赫玆;(3) 一基材溫度約攝氏5〇至3〇〇度 ;(4)四I化碳流率約1至2〇〇標準立方公分每分鐘(sccm) ;以及(6 )氬氣流率約1 0 〇至丨〇 〇 〇標準立方公分每分鐘 (seem) ° 接著參照第3圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第2圖。 第3圖顯示一微電子製造之示意斷面圖,同等於第2圖 所示之示意斷面圖所代表之微電子製造,但其中自該對圖 案成形第二保護性介電層2〇a與20b氣提該對應之圖案成形 光阻層2 2 a及2 2 b。在本發明之較佳實例中,該對圖案成形 光阻層22a及22b可自該圖案成形第二保護性介電層20a與 2 Ob加以氣提,將第2圖示意斷面圖所示之微電子製造,形 成為第3圖示意斷面圖所示之微電子製造,此過程係利用 習用於微電子製造技術之光阻氣提法為之,該法並適於第
507280 五、發明說明(14) 2圖示意斷面圖所示之該微電子製造。此類光阻氣提法包 括濕式化學光阻氣提法、乾式電漿光阻氣提法,與同時使 用濕式化學光阻氣提法及乾式電漿光阻氣提法之結合式光 阻氣提法,但可有其他選擇,並不僅限於此。 接著參照第4圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第3圖。 第4圖顯示一微電子製造之示意斷面圖,同等於第3圖 所示之示意斷面圖所代表之微電子製造,但其中該毯覆式 第一阻障層1 4已經藉由一第二蝕刻電漿2 6内之蝕刻加以圖 案成形,以形成一對圖案成形第一阻障層14a與14b,因此 而由通道23變成通道23’。在毯覆式第一阻障層14及毯覆 式蝕刻終止層1 8使用一類似或相等的材料之下,該第二蝕 刻電漿2 6典型上最好使用類似或相等於該第一蝕刻電漿2 4 中所使用之方法與材料。 第4圖亦顯示,由該對圖案成形第二保護性介電層2 0 a 與2 0b、該對圖案成形蝕刻終止層18a與18b、該對圖案成 形第一保護性介電層1 6 a與1 6 b,以及該對圖案成形第一阻 障層14a與14b所定義之通道23’之侧壁上,為一對第一含 銅殘留層28a與28b。在無該圖案成形光阻層22a及22b的情 況之下,該對第一含銅殘留層28a與28b典型上係利用該圖 案成形第一阻障層14之第二蝕刻電漿26内之完全蝕刻所產 生,以形成該圖案成形第一阻障層14a與14b,值此同時, 亦過度蝕刻進入該第一含銅導體層1 2,以形成一電漿蝕刻
507280 五、發明說明(15) 第~含鋼導體層12,,此部份亦如第4圖之示意斷面圖所 示。該第一含銅殘留層28a與2 8b典型上由一氟化銅且/或 氧化鋼且/或可能含某一重量百分比之銅材料所組成。 第5圖顯示一示意斷面圖,解釋該微電子製造進一步 處理之結果,該微電子製造程序之示意斷面圖已圖解於第 4圖。第5圖顯示一微電子製造之示意斷面圖,同等於第4 圖所示之示意斷面圖所代表之微電子製造,但其中該對第 一含銅殘留層28a與28b已經從該微電子製造中氣提出來。 在本發明之較佳實例中,關於氣提該對第一含銅殘留 層28a與28b方面,該對第一含銅殘留層28a與28b係利用一 氣提劑混合物加以氣提,該氣提劑混合物包含一非水性調 理溶劑及一鹵素自由基產生物種。此種混合物組成於稀薄 狀態下已經被證明有助於金屬銅的快速溶解。舉例來說, 此現象可參考Hu i-Qing等人於1 992年新加坡科學研究會議 論文集中第8卜8 6頁所提之”利用二甲亞楓與四氯化碳混合 物進行金屬銅氧化反應"一文("Copper Metal Oxidation by a Dime thy 1 su 1 foxide-Carbon Tetrachloride Mixture” , Proceedings, Science Research Congress 1 9 92,Singapore,pp81 -86 ),如原始引用於 Zh〇u等人之 美國專利號碼5,7 8 0,3 5 8及美國專利號碼5,8 6 3,3 0 7 一般, 該文之内容在此亦完全合併為參考文獻’另外於相關技術 說明中所引用之内容,亦全部合併為參考文獻。 可用於本發明氣提劑混合物内之非水性調理溶劑可有 數種選擇。非水性調理溶劑可為單一調理或複合調理。此
507280 五、發明說明(16) 外,該非水性調理溶劑内之調理原子可能包括氧調理原子 、氮調理原子與硫調理原子,但可有其他選擇,並不僅限 於此。本發明氣提劑混合物内之該非水性調理溶劑最妤為 氰甲烷(CH3CN)、四氫夫喃(THF)及二甲亞楓(DMS0)三者其 中之一。本發明氣提劑混合物内之該非水性調理溶劑最好 為二甲亞楓(DMS0)。 在本發明之氣提劑混合物中,於非水性調理溶劑内可 以產生鹵素自由基之不同含鹵素化學物種,在此技術中已 經廣為熟知。在該非水性調理溶劑内可以產生鹵素自由基 之典型含鹵素化學物種,包括C1-C2全氯、氯氫、全溴與 溴氳化合物,但可有其他選擇,並不僅限於此。本發明之 該鹵素自由基產生物種最好為一氯自由基產生物種,包括 C1-C2全氯、氯氫化合物,但可有其他選擇,並不僅限於 此。該鹵素自由基產生物種最好為氯自由基產生物種四氯 化碳(CC 1 4)。本發明之氣提劑混合物最好以二甲亞楓(DM SO )為該非水性調理溶劑,四氯化碳(CC 1 4 )為該鹵素自由 基產生物種,而DMSO : CC14之體積比約為100 : 1至0· 01 : 1 ° 在本發明之較佳實例中,該對第一含銅殘留層28a與 2 8b之氣提程序,為浸於該包含非水性調理溶劑及鹵素自 由基產生物種之氣提劑混合物中,或利用該包含非水性調 理溶劑及鹵素自由基產生物種之氣提劑混合物喷灑,以任 一種方式為之,時間約0. 1至6 0分鐘,雖然在某些環境下 需要腐蝕或活化,但對該對第一含銅殘留層28a與28b而言
第20頁 507280 五、發明說明(17) ,並不特別需要額外的腐蝕或活化使氣提效應有效。 接著參照第6圖至第1 4圖,顯示一系列之示意斷面圖 ,解釋本發明另一較佳實例中,形成内含一對含銅導體層 微電子結構之微電子製造中,連續不同階段之結果。第6 圖為依據本發明之該另一較佳實例,顯示該微電子製造於 製造初階段之示意斷面圖。 第6圖顯示一微電子製造之示意斷面圖,同等於第1圖 所示之示意斷面圖所代表之微電子製造,但其中:(1 )在 本發明之該另一較佳實例中,該毯覆式蝕刻終止層1 8不再 是選擇性的,而為必須的,與(2 )如第1圖之示意斷面圖 所示之該圖案成形第一光阻層22a與22b,由一對圖案成形 第一光阻層22c與22d所取代,其中如第6圖之示意斷面圖 所示之該對圖案成形第一光阻層22c與22d,比第1圖之示 意斷面圖所示之該圖案成形第一光阻層22a與22b,具有一 較大的分隔距離(亦即縫隙寬度)。在其他方面,第6圖所 顯示之本發明該另一較佳實例中,圖中每一層之形成方法 、材料及尺寸,皆類似或相等於第1圖所顯示之示意斷面 圖所代表之本發明較佳實例之微電子製造内,各不同對應 層之形成方法、材料及尺寸。 接著參照第7圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第6圖。 第7圖顯示一微電子製造之示意斷面圖,同等於第6圖 所示之示意斷面圖所代表之微電子製造,但其中該毯覆式
507280 五、發明說明(18) 第二保護性介電層2 0首先經過圖案成形,以形成定義溝渠 25之一對圖案成形第二保護性介電層2〇c與20d。如第6圖 之示意斷面圖所示之該毯覆式第二保護性介電層2〇,可以 經過圖案成形,以形成定義該溝渠2 5之該對圖案成形第二 保護性介電層20a與20b,如第7圖之示意斷面圖所示。以 上所述之程序,可以利用一電漿蝕刻法來完成,如第2圖 之示意斷面圖所示,利用該第一餘刻電漿24之第一電漿# 刻法為之。 此外,比對第7圖與第6圖之示意斷面圖,顯示第7圖 中缺少該對圖案成形第一光阻層22c及22d,該對圖案成形 第一光阻層22c及22d可作為一蝕刻罩幕層,以自該毯覆式 第二保護性介電層2 0形成該對圖案成形第二保護性介電層 20c與20d。該對圖案成形第二保護性介電層2〇c與2〇d可以 經由第6圖之示意斷面圖所顯示之微電子製造中氣提出來 ’以部分地提供第7圖之示意斷面圖所顯示之微電子製造 。以上所述之光阻氣提法如同稍早所揭露,為微電子製造 中之習知技術。 接著參照第8圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第7圖。 第8圖顯示一微電子製造之示意斷面圖,同等於第7圖 所示之示意斷面圖所代表之微電子製造,但其中包覆該對 圖案成形第二保護性介電層2〇c與20d,可形成一對圖案成 形第一光阻層30a與30b’該圖案成形第二光阻層3〇a與30b
第22頁 507280 五、發明說明(19) 定義一通道的位置,該通道由該毯覆式蝕刻終止層18、毯 覆式第一保護性介電層1 6與毯覆式第一阻障層1 4所形成。 另一方面,該對圖案成形第二光阻層30a與30b之形成方法 ,可用類似或相等於形成該對圖案成形第一光阻層22c及 2 2d之方法與材料為之,如第6圖之示意斷面圖所示,或者 是利用類似或相等於形成該對圖案成形第一光阻層2 2 a及 2 2b之方法與材料為之,如第1圖之示意斷面圖所示。同樣 地,該對圖案成形第二光阻層30a與30b具有一分隔距離, 類似或相等於形成該對圖案成形第一光阻層22a及22b所需 之分隔距離,如第1圖之示意斷面圖所示。 接著參照第9圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第8圖。 第9圖顯示一微電子製造之示意斷面圖,同等於第8圖 所示之示意斷面圖所代表之微電子製造,但其中首先通過 該毯覆式蝕刻終止層1 8及毯覆式第一保護性介電層1 6形成 一通道23’ ’,鄰接該溝渠25,並同時形成一對圖案成形蝕 刻終止層1 8a與1 8b,及一對圖案成形第一保護性介電層 16a與16b。如第8圖之示意斷面圖所示,該對毯覆式蝕刻 終止層18及該對毯覆式第一保護性介電層16,可經過圖案 成形,以形成該圖案成形蝕刻終止層18a與18b,及圖案成 形第一保護性介電層1 6 a與1 6 b,如第9圖之示意斷面圖所 示。以上所述之程序,可以利用一電漿蝕刻法為之,類似 或相等於第2圖之示意斷面圖所示,該微電子製造内用以
第23頁 507280 五、發明說明(20) 形成該通道2 3之電漿蚀刻法。 此外’比對第9圖與第8圖之示意斷面圖,顯示第9圖 中缺少該對圖案成形第二光阻層3〇&及3〇1)。該對圖案成形 第二光阻層30a與30b可由第8圖之示意斷面圖所示之微電 子製造中加以氣提,以部分地提供第9圖之示意斷面圖所 顯示之微電子製造。以上所述之光阻氣提法為微電子製造 中之習知技術。 接著參照第1 0圖,顯示—示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第9圖。 第10圖顯示一微電子製造之示意斷面圖,同等於第9 圖所示之示意斷面圖所代表之微電子製造,但其中該毯覆 式第一阻障層1 4已經經過蝕刻,以形成一對圖案成形第一 阻障層14a與14b,並同時於該對圖案成形第一阻障層14a 與14b、圖案成形第一保護性介電層16&與16b、圖案成形 蝕刻終止層18a與18b,以及圖案成形第二保護性介電層 20a與20b上,形成一對第一含銅殘留層28c與28d。該對圖 案成形第一阻障層1 4a與1 4b、圖案成形第一保護性介電層 16a與16b、圖案成形蝕刻終止層18a與18b,以及圖案成形 第二保護性介電層2〇a與20b,部分地定義一通道23’’’, 該通道23’ ’’與該溝渠25鄰接。在本發明之另一較佳實例 中,該對圖案成形第一阻障層14a與14b,以及該對第一含 銅殘留層28c與28d,可利用類似或相等於第4圖之示意斷 面圖所示,本發明較佳實例中形成該對圖案成形第一阻障
第24頁 507280 五、發明說明(21) 層14a與14b’以及該對第一含銅殘留層28a與28b之方法與 材料形成之。 如同一熟悉本技術之人所了解,類似或相等於第丨〇圖 之示意斷面圖所示之一微電子製造,在本發明之較佳實例 中,可用入射光對該圖案成形第二保護性介電層2 〇a與2 〇b 進一步圖案成形,來加以形成,如第4圖之示意斷面圖所 示。以上所述之程序,可用一對圖案成形第二光阻層為之 ,該對圖案成形第二光阻層之分隔距離(亦即縫隙寬度), 與第6圖之示意斷面圖所示之該對圖案成形第一光阻層22c 及22d之分隔距離相等。 接著參照第1 1圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第1 0圖。 第11圖顯示一微電子製造之示意斷面圖,同等於第10 圖所示之示意斷面圖所代表之微電子製造,但其中該對第 一含銅殘留層28c與28d氣提自該微電子製造中。該對第一 含銅殘留層28c與28d,可氣提自第10圖之示意斷面圖所示 之微電子製造,以提供第11圖之示意斷面圖所示之微電子 製造。以上所述之程序,可以利用第4圖之示意斷面圖所 示,自該微電子製造中氣提該第一含銅殘留層28a與28b, 以形成第5圖之示意斷面圖所示之微電子製造之方法與材 料為之。特別是,該對第一含銅殘留層28c與28d,係氣提 自第10圖之示意斷面圖所示之微電子製造,以提供第11圖 之示意斷面圖所示之微電子製造。以上所述之程序,可用
第25頁 507280 五、發明說明(22) 一包含非水性調理溶劑及鹵素自由基產生物種之氣提劑混 合物為之。 雖然並未特別地圖解於第11圖或第5圖之示意斷面圖 中,但為了完全地去除該第一含銅殘留層28c與28d,或該 第一含銅殘留層28a與28b,可能會於進行第11圖或第5圖 之示意斷面圖所示之微電子製造前,利用額外揮發性乾燥 溶劑,進行多次非水性調理溶劑的沖洗。舉例來說,可利 用一異丙醇溶劑乾燥法完成前述程序。 接著參照第1 2圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第1 1圖。 第12圖顯示一微電子製造之示意斷面圖,同等於第11 圖所示之示意斷面圖所代表之微電子製造,但其中一毯覆 式第二阻障層32已經形成於該基材上方,並進入溝渠25及 通遒23’ ’’中。該溝渠25由該對圖案成形第二保護性介電 層2 0 c與2 0 d所定義。該通道2 3 ’’’由該對圖案成形蝕刻終 止層18a與18b、該對圖案成形第一保護性介電層16a與16b ,以及該對圖案成形第一阻障層1 4 a與1 4b所定義。在該毯 覆式第二阻障層32上方,具有一毯覆式第二含銅導體層34 ,並且該毯覆式第二阻障層32接觸該經過電漿蝕刻之第一 含銅導體層12’。 在本發明之較佳實例中,關於該毯覆式第二阻障層32 方面,對照第1圖之示意斷面圖及第6圖之示意斷面圖所示 之該毯覆式第一阻障層14,該毯覆式第二阻障層32典型上
507280 五、發明說明(23) 最好由一導體阻障材料形成,可阻止該毯覆式第二含銅導 體層34及該圖案成形第二保護性介電層20c與20d間之内部 擴散。此類導體阻障材料可為氮化鈦導體阻障材料、氮化 鈕導體阻障材料,及其混合物,但可有其他選擇,並不僅 限於此。該毯覆式第二阻障層3 2最好由一氮化鈕導體阻障 材料形成。以上所述之程序,可利用一沉積方法為之,該 沉積方法包含化學氣相沉積(CVD )法、電漿強化化學氣相 沉積(PECVD )法及物理氣相沉積(PVD )沉積法。 在本發明之較佳實例中,關於該毯覆式第二含銅導體 層34方面,該毯覆式第二含銅導體層34典型上最好利用含 銅導體材料及沉積方法加以形成。該含銅導體材料及沉積 方法類似或相等於第1圖之示意斷面圖及第6圖之示意斷面 圖所示,形成該第一含銅導體層12之含銅導體材料及沉積 方法。該毯覆式第二含銅導體層34典型上最好具有一厚度 ,多於完全地填滿該通道23’’’及該溝渠25之高度,如第 12圖之示意斷面圖所示。 接著參照第1 3圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第12圖。 第13圖顯示一微電子製造之示意斷面圖,同等於第12 圖所示之示意斷面圖所代表之微電子製造,但其中該毯覆 式第二含銅導體層34與該毯覆式第二阻障層32已經經過平 面化,以形成一對應之圖案成形第二阻障層32a,並於其 上具有一圖案成形第二含銅導體層3 4a。雖然在微電子製
507280 五、發明說明(24) 造技術中,已知毯覆層大致上可藉由反應性離子蝕刻(R j E )回蝕平面化方法及化學機械研磨拋光(CMp )平面化方法等 適於本發明較佳實例之平面化方法加以平面化,以形成圖 案成形層,但是該毯覆式第二含鋼導體層34及毯覆式第二 阻障層32,最好利用微電子製造技術中習用之化學機械研 磨抛光(CMP )平面化方法,平面化形成該對應之圖案成形 第二含銅導體層34a,該圖案成形第二含鋼導體層34a並形 成於該圖案成形第二阻障層32a上方。 如第13圖之示意斷面圖所示,當化學機械研磨拋光( CMP)平面化該毯覆式第二含銅導體層34及毯覆式第二阻障 層32,以形成位於該圖案成形第二阻障層32a上方之圖案 成形第二含鋼導體層34a時,一對第二含鋼殘留層36a與 3 61)形成於圖案成形第二保護性介電層2〇(:與2〇(1上方。該 對第二含銅殘留層36a與36b,典型上來自於該毯覆式第二 含鋼導體層34及毯覆式第二阻障層32之研磨污潰,進入該 對應圖案成形苐二保護性介電層20c與20d内之不均勻退化 所致。化學機械研磨拋光(CMP)將平面化該毯覆式第二含 鋼導體層34及毯覆式第二阻障層32,以形成該對應之圖案 成形第二含銅導體層3 4a及圖案成形第二阻障層32a。因此 ,雖然該對第二含銅殘留層36a與3 6b之形成方式,類似該 對第一含銅殘留層28a與28b,或該對第一含銅殘留層28c 與28d,兩者其中之一,並且亦位於該毯覆式第二保護性 介電層20上方,但是該對第二含銅殘留層368與36b之化學 組成,姐不可能等於該對第一含鋼殘留層283與28b,或該
第28頁 507280 五、發明說明(25) 對第一含銅殘留層28c與28d,任何一方之化學組成。 接著參照第1 4圖,顯示一示意斷面圖,解釋該微電子 製造進一步處理之結果,該微電子製造程序之示意斷面圖 已圖解於第13圖。 第14圖顯示一微電子製造之示意斷面圖,同等於第13 圖所示之示意斷面圖所代表之微電子製造,但其中該對第 二含銅殘留層36a與36b可氣提自該對圖案成形第二保護性 介電層2 0 c與2 0 d。在本發明之較佳實例中,利用類似或相 等於自第4圖之示意斷面圖所示之微電子製造,氣提該對 第一含銅殘留層28a與28b,以形成第5圖之示意斷面圖所 示之微電子製造之方法及材料,或者,利用類似或相等於 自第10圖之示意斷面圖所示之微電子製造,氣提該對第一 含銅殘留層28c與28d,以形成第11圖之示意斷面圖所示之 微電子製造之方法及材料,可自該對應之圖案成形第二保 護性介電層20c與20d中氣提該對第二含銅殘留層36a與36b 。更特別是,如第13圖之示意斷面圖所示之該微電子製造 内之該對第二含銅殘留層36a與36b,可被氣提出來,以產 生如第14圖之示意斷面圖所示之微電子製造。以上所述之 程序,可利用一氣提劑混合物為之。該氣提劑混合物包含 一非水性調理溶劑及一鹵素自由基產生物種,並且最好選 擇性地接著進行額外之非水性調理溶劑沖洗及揮發性溶劑 乾燥程序。 於形成第14圖之示意斷面圖所示之微電子製造,或第 5圖之示意斷面圖所示之微電子製造時,會於其中形成一
第29頁 507280 五、發明說明(26) 微電子結構,包含至少一含銅導體層及眾多不含銅層,在 任何一個不含銅層之微電子結構中,並不包含一含銅殘留 層。該含銅殘留層可利用一包含非水性調理溶劑與i素自 由基產生物種之氣提劑混合物加以去除。 如同一熟悉本技術之人所了解,依據本發明之較佳實 例,利用該包含非水性調理溶劑與鹵素自由基產生物種之 氣提劑混合物,移除含銅殘留層,如此可於微電子製造内 之含銅導體層形成接觸端時,例如本發明較佳實例及本發 明另一較佳實例中,連至該第一含銅導體層1 2之接觸端一 般,避免該含銅導體層之預濺鍍程序。此一預濺鍍典型上 可用於移除含銅導體層之氧化銅表層。此一預濺鍍可以避 免,因為本發明包含非水調理溶劑與鹵素自由基產生物種 之氣提劑混合物,除了可以移除微電子製造内含銅殘留層 之外,亦可移除氧化銅表層。同樣為熟悉本技術之人所了 解,吾人並不希望進行該微電子製造内含銅導體層之預濺 鍍,因為截至目前為止所了解,該預濺鍍:(1 )不足以移 除氧化銅表層;(2)於通道側壁進行含銅導體層濺鍍;且 /或(3)減低預濺鍍工具之使用壽命。 本發明除了提供一種形成微電子製造之方法,使含銅 層及不含銅層中不含含銅殘留層之外,本發明亦提供一種 可以回收銅的有效方法,不論該銅是來自本發明微電子製 造姓刻中,該含銅殘留層或含鋼導體層。在這方面,如下 方之方程式1所示,相信此一化學方程式可控制二甲亞楓 (DMS0)非水性調理溶劑與四氯化碳鹵素自由基產生物種内
第30頁 507280 五、發明說明(27) 之銅的溶解。類似的化學方程式亦可用於非二甲亞楓 (DMS0 )之非水性調理溶劑與非四氣化碳之鹵素自由基產 生物種中。
Cu + CC 14+ (CH3)2SO — CuC 12( (CH3)2SO)x+CO + CH3C 1 + (CH3)2S (!)
在方程式1中’並未滿足質量平衡,但卻指出反應物 及反應產物’必須注意的是,除了該二甲亞楓(DMS0)氣化 銅化合物之外,所有反應產物皆為可揮發之反應產物,容 易從四乳化石反/ 一甲亞楓(D M S 0)溶劑混合物中排出。在四 氯化石反/ «—甲亞楓(D M S 0 )溶劑混合物中,該二甲亞楓 (DMS0)氯化鋼化合物,即反應產物CuCl2( (CH3)2S0)x,可以 被再結晶並回收,可能可視為一未溶解之加成物。 另一種方式為,該四氣化碳/二甲亞楓(DMS〇 )溶劑 混合物可利用水加以淬取,水會淬取該二甲亞楓(DMS0 ) 氯化銅複合物中之氯化鋼部分,使之變成水相,接著可能 給予電鍵’並回收成為一金屬銅沉積物,此例僅用以說明 ,並非為一種限制。
如同一熟悉本技術之人所了解,本發明之較佳實例僅 圖解本發明,並非本發明之限制。雖然本發明較佳實例中 ,微電子製造所使用的方法、材料、結構及尺寸,可加以 校疋與修正’但仍然依據本發明及申請專利範圍提出微電 子製造。
第31頁

Claims (1)

  1. 507280 六、申請專利範圍 1 · 一種用以形成一含銅微電子結構之方法包含: 提供一基材; 於該基材上,形成一含銅微電子結構,該含銅微電子 結構包含一含銅層及一不含銅層,其中該不含銅層 上方已經形成一含銅殘留物;及 藉由一氣提劑混合物,自該不含銅層氣提該含銅殘留 物,該氣提劑混合物包含一非水性調理溶劑與一鹵 素自由基產生物種。 2 ·如申請專利範圍第1項之方法,其中該基材用於一微 電子製造中,該微電子製造包括積體電路微電子製造 、陶瓷基材微電子製造、太陽能電池光電微電子製造 、感測器影像陣列光電微電子製造,以及顯示影像陣 列光電微電子製造。 3 *如申請專利範圍第1項之方法,其中該含銅層包含重 量約100%之銅。 4 ·如申請專利範圍第1項之方法,其中該不含銅層可從 該組不含銅層中加以選擇,該組不含銅層包括不含銅 導體層、不含銅半導體層及不含銅介電層。 5 ·如申請專利範圍第1之方法,其中該鹵素自由基產生 物種為一氯自由基產生物種。 6 ·如申請專利範圍第5項之方法,其中該氯自由基產生 物種可從該組氯自由基產生物種中加以選擇,該組氣 自由基產生物種包括CH-C2全氯與氯氫氯自由基產生 物種。
    507280 六、申請專利範圍 7 ·如申請專利範圍第5項之方法,其中該氯自由基產生 物種為四氯化破(CC 1 4 )。 8 ·如申請專利範圍第1項之方法,其中該非水性調理溶 劑可從該組非水性調理溶劑中加以選擇,該組非水性 調理溶劑包括氰甲烷(CH3CN )、四氫夫喃(THF )及 二甲亞楓(DMS0 )。 9 ·如申請專利範圍第1項之方法,其中該非水性調理溶 劑為二甲亞楓(DMS0 )。 I 0 · —種用以形成一含銅微電子結構之方法包含: 提供一基材; 於該基材上,形成一含銅微電子結構,該含銅微電子 結構包含一不含銅層,該不含銅層至少與一含銅層 或一含銅殘留物相鄰接;及 藉由一包含非水性調理溶劑與鹵素自由基產生物種之 氣提劑混合物,餘刻至少該含銅層或該含銅殘留物 ,以形成一受蝕刻之微電子結構,以及溶解於該非 水性調理溶劑内之一非水性溶解齒化銅化合物。 II ·如申請專利範圍第1 〇項之方法,其中該基材用於一微 電子製造中,該微電子製造包括積體電路微電子製造 、陶瓷基材微電子製造、太陽能電池光電微電子製造 、感測器影像陣列光電微電子製造,以及顯示影像陣 列光電微電子製造。 12·如申請專利範圍第10項之方法,其中該含銅層包含重 量約100%之銅。
    507280 六、申請專利範圍 1 3 ·如申請專利範圍第1 0項之方法,其中該不含銅層可從 該組不含銅層中加以選擇,該組不含銅層包括不含銅 導體層、不含銅半導體層及不含銅介電層。 14 ·如申請專利範圍第1 0項之方法,其中該鹵素自由基產 生物種為一氯自由基產生物種。 1 5 ·如申請專利範圍第1 4項之方法,其中該氯自由基產生 物種可從該組氯自由基產生物種中加以選擇,該組氯 自由基產生物種包括(H-C2全氯與氯氫氯自由基產生 物種。 1 6 ·如申請專利範圍第1 4項之方法,其中該氯自由基產生 物種為四氯化碳(CC14 )。 1 7 ·如申請專利範圍第1 0項之方法,其中該非水性調理溶 劑可從該組非水性調理溶劑中加以選擇,該組非水性 調理溶劑包括氰甲烷(CH3CN )、四氳夫喃(THF )及 二甲亞楓(DMS0)。 1 8 ·如申請專利範圍第1 0項之方法,其中該非水性調理溶 劑為二甲亞楓(DMS0 )。 1 9 ·如申請專利範圍第1 0項之方法,進一步包含自該鹵化 鋼化合物中回收該銅。 2 〇 ·如申請專利範圍第1 9項之方法,其中自該非水性溶劑 中,結晶一非水性溶解i化銅化合物,並藉此回收該 銅。 2 1 ·如申請專利範圍第1 9項之方法,其中藉由淬取至少該 鹵化銅化合物之一部位進入一水性溶劑,並從其中電
    第34頁 507280 六、申請專利範圍 沉積一銅沉積物,以此方式回收該銅 ΙΒΒ 第35頁
TW88117372A 1999-10-08 1999-10-08 Selective and damage free Cu cleaning process for pre-deposition, post etch CMP TW507280B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW88117372A TW507280B (en) 1999-10-08 1999-10-08 Selective and damage free Cu cleaning process for pre-deposition, post etch CMP

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW88117372A TW507280B (en) 1999-10-08 1999-10-08 Selective and damage free Cu cleaning process for pre-deposition, post etch CMP

Publications (1)

Publication Number Publication Date
TW507280B true TW507280B (en) 2002-10-21

Family

ID=27621605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW88117372A TW507280B (en) 1999-10-08 1999-10-08 Selective and damage free Cu cleaning process for pre-deposition, post etch CMP

Country Status (1)

Country Link
TW (1) TW507280B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685870B2 (en) 2017-08-30 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11335589B2 (en) 2017-08-30 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685870B2 (en) 2017-08-30 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11335589B2 (en) 2017-08-30 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Similar Documents

Publication Publication Date Title
TWI672740B (zh) 用於圖案化的遮罩蝕刻
TWI375268B (en) Selective etching of carbon-doped low-k dielectrics
JP3378869B2 (ja) 選択的にエッチングする方法
KR100371591B1 (ko) 금속화후 화학적 기계적 폴리싱 유전체 에칭
US6331380B1 (en) Method of pattern etching a low K dielectric layer
US4713141A (en) Anisotropic plasma etching of tungsten
US6143476A (en) Method for high temperature etching of patterned layers using an organic mask stack
US6008140A (en) Copper etch using HCI and HBr chemistry
TWI251275B (en) A method of in-situ damage removal-post O2 dry process
US6265319B1 (en) Dual damascene method employing spin-on polymer (SOP) etch stop layer
EP3049244B1 (en) Interconnects with fully clad lines
US4472237A (en) Reactive ion etching of tantalum and silicon
US20040180551A1 (en) Carbon hard mask for aluminum interconnect fabrication
US7323408B2 (en) Metal barrier cap fabrication by polymer lift-off
JPH08172077A (ja) ビアのプラズマエッチング改良方法
JP2002507059A (ja) 銅のエッチバックプロセス
WO1999009587A9 (en) Method of etching copper for semiconductor devices
US7022582B2 (en) Microelectronic process and structure
US6693038B1 (en) Method for forming electrical contacts through multi-level dielectric layers by high density plasma etching
US6271115B1 (en) Post metal etch photoresist strip method
US7985603B2 (en) Ferroelectric capacitor manufacturing process
TW507280B (en) Selective and damage free Cu cleaning process for pre-deposition, post etch CMP
US4937643A (en) Devices having tantalum silicide structures
US20030196989A1 (en) Selective & damage free Cu cleaning process for pre-dep, post etch/CMP
JP2022511650A (ja) 超伝導体配線製造のためのプレクリーンおよび誘電体堆積方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent