TW502322B - Process of forming double metal gates - Google Patents
Process of forming double metal gates Download PDFInfo
- Publication number
- TW502322B TW502322B TW90121379A TW90121379A TW502322B TW 502322 B TW502322 B TW 502322B TW 90121379 A TW90121379 A TW 90121379A TW 90121379 A TW90121379 A TW 90121379A TW 502322 B TW502322 B TW 502322B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor substrate
- patent application
- silicon
- silicon oxide
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
502322 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 發明領域: 本發明係有關於一種半導體製程方法,且特別是有關 於一種在半導體基底上製作雙重金屬閘極的製程方法,可 同時製作出兩種具有不同操作電壓之金屬閘極。 發明背景: 在一個極大型積體電路(ULSI)中,一般均包含數百萬 個以上的電晶體,以執行電子元件的各種功能。在積體電 路中之電曰曰體所執行的功说並不盡相同,例如,在輸出/輸 入區域的電晶體,所有訊號均需經過此區,會有較高的電 流流通’因此需要較咼的臨界電壓(threshold voltage)來減 少漏電流。相對地,在核心區域通常為記憶區域,用來儲 存電子訊號’需要較快的開關速度,所以在此區的電晶體 一般會設計較低的臨界電壓,來加快電晶體的開關速度。 傳統上係利用形成不同厚度的閘極氧化矽層來提供兩 種不同的臨界電壓。但隨著積體電路的積集度不斷提高, 每個電晶體的尺寸不斷地縮小,而需使用更薄的閘極氧化 矽層,致使具有低介電常數的氧化矽層(介電常數約4·0-4.3) 已逐漸不敷使用,必須提供更高介電常數的介電層,來維 持電晶體擁有良好的電性。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------1---.----裝--- <請先閱讀背面之注意事項本頁) 訂· .線.w 502322 A7 B7 五、發明說明( 發明目的及概述: (請先閱讀背面之注意事項本頁) 鑒於上述之發明月景中,傳統氧化石夕層無法滿足小尺 寸電晶體的需求。因此,本發明提供一種形成雙重金屬閘 極的製程方法,在低溫條件下,形成不同厚度的氮化矽層, 作為閘極介電層,以提供兩種不同臨界電壓之金屬閘極, 且不會影響到週邊已經形成的源極/汲極區。 本發明提供一種形成雙重金屬閘極的製程方法,適用 於一半導體基底,在半導體基底上形成有一第一介電層, 且第一介電層中具有一第一開口與一第二開口’分別暴露 出半導體基底,該製程方法至少包括下列步驟。首先在第 二開口底部之半導體基底上形成一氧化矽層。接著在第一 開口底部之半導體基底上形成一第一氮化矽層’同時轉換 第二開口底部之氧化矽層成為一第二氮化矽層,而且第二 氮化矽層之厚度大於第一氮化石夕層之厚度。然後在第一與 第二開口之内壁形成一共形.的第二介電層,之後再於第一 與第二開口内填滿一導電層。 經濟部智慧財產局員工消費合作社印製 圖式簡單說明: 本發明的較佳實施例將於往後之說明文字中輔以下列 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f 502322 A7 _____B7______五、發明說明() 圖形做更詳細的闡述,其中: 第1 A-1 G圖是繪示本發明之一較佳實施例之製程剖面 示意圖。 圖號對照說明: 100 半導體基底 102 絕緣結構 104 源極/;及極區 106 輕摻雜源極/汲極區 108 矽化金屬層 110 間隙壁 112 介電層 114、 Π 6 閘極開α 120 氧化矽層 122 罩幕層 124、 126 氮化矽層 128 介電層 130 阻障層 132、 132a、132b 導電層 200 核心區域 300 輸出/輸入區域 (請先閱讀背面之注意事項* 裝—— -寫本頁) 經濟部智慧財產局員工消費合作社印製 發明詳細說明: 本發明提供一種形成雙重金屬閘極的製程方法,在低 溫條件下,利用去耦電蒙氮化(Decouple Plasma Nitridation,DPN)技術或遠距電漿氮化(Remote Plasma Nitridation,RPN),形成不同厚度的氮化矽層,作為金屬 閘極之閘極介電層,藉此可同時製作出具有不同臨界電壓 之金屬閘極。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 502322 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 第1 A-1 G圖是繪示本發明之一較佳實施例之製程剖面 示意圖。請參照第1 A圖,首先提供一半導體基底1 0 0 ’例 如是具有<100>晶格結構之P型矽基底。在基底100上規劃 出至少兩個區域,包含核心區域(Core region)200與輸出/ 輸入區域(I/O region)300,核心區域200比如是記憶陣列 區。 接著,先在基底100中製作隔離結構,包括淺溝渠隔 離(STI)或是場氧化層(FOX)。然後在基底100上製作一電 晶體,其中閘極導電層之部份使用一罩幕層替代,藉以在 後續製程中形成閘極開口,此罩幕層之材質例如是複晶矽 或是氮化矽等。此電晶體除了閘極導電層以罩幕層替代之 外,其他部分如同傳統的金氧半(M0S)電晶體,例如包括 源極/汲極區104、輕摻雜源極/汲極區(Ldd)1〇6、位在源極 /汲極區104上的矽化金屬層1〇8,以及在罩幕層兩側之閘 極間隙壁1 1 0。由於此電晶體之製作過程皆為熟習該項技 藝者所熟知之技術,因此不再贅述。之後,再於基底1〇〇 上覆蓋一層介電層112,比如是氧化矽層或是低介電常數 材料層,作為金屬間介電層(IMD)。 然後去除先前替代閘極導電層的罩幕層,在核心區域 200之閘極位置形成第一問極開口 114,同時在輸出/輸入 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公_^ -----li——^——·裝· (請先閱讀背面之注意事項寫本頁) έί· 502322 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 區域之閘極位置形成第二閘極開口 1丨6,藉以在後續製程 中製作金屬閘極。形成第一與第二閘極開口丨丨4的方法, 例如是在介電層1 1 2上形成一層圖案化的光阻層,開口對 準罩幕層,接著利甩非等向性乾蝕刻去除罩幕層。或是’ 利用化學機械研磨(CMP)法平坦化介電層1 12 ,直到暴露出 罩幕層,然後利用濕式蝕刻去除罩幕層。 接著在第一與第二閘極開口 1 1 4、1 1 6底部形成一層薄 的氧化矽層1 2 0。此氧化矽層1 2 0較佳是利用快速熱氧化 (RTO)技術所形成的氧化矽層,可避免周圍的源極/汲極區 104、LDD 106與矽化金屬層1〇8產生熱擴散現象,而影響 到電晶體之操作特性。 請參照第1Β圖,接著在輸出/輸入區域3〇〇上覆蓋一 層罩幕層1 2 2,例如是光阻層,並且填入開口 1 1 6 ^然後以 濕式浸潰蝕刻的方式,使用稀釋氫氟酸(DHF)或是缓衝蝕刻 劑(ΒΟΕ)等為蝕刻劑,去除在核心區域2〇〇之閘極開口 1 14 底部的氧化矽層120,直到暴露出基底ι〇〇。之後去除罩幕 層122,在輸出/輸入區域300之閘極開口丨16底部留下氧 化矽層120 ,如第1C圖所示。 請參照第1D圖’接著利用去耦電漿氮化(DpN)或遠距 電漿氮化(RPN)技術’在閘極開口 1丨4底部形成第一氮化石夕 本紙張又度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----ii l· ——T----裝.II (請先閱讀背面之注意事項寫本頁) 訂·- _線 502322 A7 B7 五、發明說明() 層124,同時將在閘極開口 ι16底部之氧化矽層12〇轉化 成第二氮化矽層126,而且第二氮化矽層126之厚度大於 第一氮化矽層124的厚度。DPN技術所使用之裝置例如可 參照台灣應用材料公司之Centura產品中的DPN反應室, 在此僅作舉例,然並非用以限定本發明,在不脫離本發明 精神的情況下,亦可應用於其他同系列的產品。 利用DPN技術在低溫與低壓的條件下,施加射頻(rf) 電壓’例如在源極施加〇 - 2 0 0 0 W的1 2 · 5 6 Μ Η z射頻電壓, 並且在偏極施加0-500W的13·56ΜΗζ射頻電壓,將閘極開 口 114底部暴露之基底1〇〇表面的石夕層氮化形成第一氮化 矽層124,同時將氧化矽層120轉化成氮化矽層,並且繼 續氮化底下的矽層,而形成第二氮化矽層1 2 6。在此條件 下,所形成的第二氮化矽層126的厚度d2會大於第一氮化 矽層124的厚度dl。其中,第一氮化矽層124與第二氮化 石夕層126的厚度差(d2-dl)係由先前形成的氧化矽層12〇所 控制。 氮化矽比氧化矽具有更高的介電常數,約6-9之間, 因此對於小尺寸的電晶體可以提供更好的電性操作特性。 並且,由於所形成之第一與第二氮化矽層124、126係在低 ijcL條件下進行’其溫度約在2 5 - 4 0 0 C之間,所以不會對周 圍的源極/汲極區104、LDD 106與矽化金屬層1〇8造成熱 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1丨!h——·----裝-I (請先閱讀背面之注意事項寫本頁) 訂· 經濟部智慧財產局員工消費合作社印製 502322 A7 '------------ —____ B7 _ 五、發明說明() 擴散現象,而且可以大幅地降低熱預算(ihermal budget)。 請參照1E圖,接著可以選擇性地在基底ι〇〇表面共形 地形成一層高介電常數(high k)介電層128,例如是氮化矽 (SiN)層或是氧化钽(ThO5)層等,增加閘極介電層的厚度。 阿介電常數介電層128可以利用化學氣相沉積法(CVD)形 成。因為第二氮化矽層126的厚度大於第一氮化矽層124 的厚度,所以在輸出/輸入區域3⑽之閘極介電層(包括第二 氮化矽層126與介電層128)的等效氧化矽層厚度(E〇T)會 大於核心區域200之閘極介電層(包括第一氮化矽層124與 介電層12 8)的等效氧化矽層厚度。 凊參照第1 F圖’接著選擇性地在第一與第二閘極開口 1 14、1 16内共形地形成一層阻障層130,例如是氮化鈦 (TiN)、氮化叙(TaN)或是氮化鎢(WN)等。然後再於基底1〇0 上覆蓋一層導電層I32 ’其材質比如是鎮(W)或是銅(Cu) 等。 請參照第1 G圖,接著利用平坦化導電層n 2與阻障層 1 30 ’例如使用毯覆式回蝕刻(Blanket etchback)技術或是化 學機械研磨(CMP)技術,去除介電層112上的部分,僅在閘 極開口 114、116内留下部分阻障層130,以及導電層i32a、 1 3 2b,分別作為核心區域200之電晶體的金屬閘極,以及 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) m n n n imm n —9 I n I el ϋ I · I d (請先閱讀背面之注意事項本頁) L^l·. 經濟部智慧財產局員工消費合作社印製 502322 A7 B7 五、發明說明() 輸出/輸入區域300之電晶體的金屬閘極。 綜上所述,利用本發明之形成雙重金屬閘極的製程方 法,可以形成不同厚度的氮化矽層,以提供兩種不同臨界 電壓之金屬閘極,而且氮化矽層係在低溫下形成,可以降 -低熱預算,而且不會造成熱擴散效應,影響週邊已經形成 的元件。 如熟悉此技術之人員所瞭解的,以上所述僅為本發明 之較佳實施例而已,並非用以限定本發明之申請專利範 圍;凡其它未脫離本發明所揭示之精神下所完成之等效改 變或修飾,均應包含在下述之申請專利範圍内。 ----------------裝·—— (請先閱讀背面之注意事項本頁) 4 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 观322 A8 B8 C81 ·種形成雙重金屬閘極的製程方法,適用於一 底,該半導體基底上形成有一第一介電層,且該第=體基 層中具有-第一開口與一第二開σ,分別暴露:二電 基底,該製程方法至少包括下列步驟: 。 體 在該第二開口底部之該半導體基底上形 — 層; ^战一氧化矽 在該第一開口底部之該半導體基底上形成一 矽層’同時轉換該第二開口底部之該氧化 —氮化 备„ 7續成為一 m 一 氣化矽層,且該第二氮化矽層之厚度大於 第— 之厚度;以及 弟-I化矽層 在該第一與第二開口内填滿一導電層。 2·如申請專利範圍第1項之製程方法,其中在該第二開口 底邛之該半導體基底上形成該氧化破層之製程方法包括下 列步驟: 在該第一與第二開口底部之該半導體基底上分別形成 一氧化矽層; 在該第二開口上形成一罩幕層’覆蓋該第二開口; 去除該第一開口底部之該氧化矽層; 去除該罩幕層。 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---- Γ11__----r---裝--- (請先閱讀背面之注意事項本頁) 訂· !線- 經濟部智慧財產局員工消費合作社印製 502322 09888 ABCD 夂、申請專利範圍 3.如申請專利範圍第2項之製程方法,其中在該第一與第 二開口底部之該半導體基底上分別形成該氧化矽層之製程 方法包括使用快速熱氧化製程技術。 4·如申請專利範圍第i項之製程方法,其中在該第一開口 底部之該半導體基底上形成該第一氮化矽層,同時轉換該 第二開口底部之該氧化矽層成為該第二氮化矽層之方法包 括使用去耦電漿氮化(DPN)或遠距電漿氮化(RPN)製程技 術〇 5·如申請專利範圍第i項之製程方法,其中該去耦電漿氮 化或遠距電漿氮化製程技術之製程溫度約在2 5 - 4 0 0 °C之 間。 6·如申請專利範圍第1項之製程方法,其中在形成該第一 與第二氮化矽層之後,更包括在該第一與第二開口内形成 一共形的介電層。 經濟部智慧財產局員工消費合作社印製 7·如申請專利範圍第6項之製程方法,其中該介電層由高 介電係數之材料所構成。 8.如申請專利範圍第7項之製程方法,其中該高介電係數 之材料係選自於由氮化矽與氧化钽所構成之族群中的材 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 502322 A8 B8 C8 D8 申請專利範圍 料。 9 ·如申請專利範圍第1項之製程方法,其中在形成該第一 與第二氮化矽層之後,更包括在該第一與第二開口内形成 一共形的阻障層。 10·如申請專利範圍第1項之製程方法,其中該導電層:之材 質包括鑄。 11· 一種製作雙重厚度之氮化矽層的製程方法,適用於一半 導體基底,該半導體基底至少包括一第一區域與一第二區 域,該方法至少包括下列步驟: 在該第二區域之該半導體基底上形成^一氧化珍層;以 及 執行一電漿氮化步驟,在該第一區域之該半導體基底 上形成一第一氮化矽層,同時轉換該氧化矽層成為一第二 氮化矽層,且該第二氮化矽層之厚度大於該第一氮化石夕層 之厚度。 12·如申請專利範圍第n項之製程方法,其中在該第二區 域之該半導體基底上形成該氧化矽層之製程方法包括下列 步驟. 在該第一與第二區域之該半導體基底上形成一氧化石夕 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .--I Γ ___I__IJ____^ ___ (請先閱讀背面之注意事項再本頁) * •線丨 經濟部智慧財產局員工消費合作社印製 502322 AS B8 C8 D8 _ 六、申請專利範圍 層; 在該第二區域之該半導體基底上形成一罩幕層’覆蓋 該該第二區域之部分該氧化矽層; 去除該第一區域之部分該氧化矽層;以及 去除該罩幕層。 1 3 ·如申請專利範圍第1 1項之製程方法,其中形成該氧化 矽層之製程方法包括使用快速熱氧化製程技術。 1 4.如申請專利範圍第1 1項之製程方法,其中執行該電漿 氮化步驟包括使用去耦電漿氮化(DPN)或遠距電漿氮化 (RPN)技術。 15·如申請專利範圍第π項之製程方法’其中該電漿氮化 步驟之製程溫度約在25-400°C之間。 請 先 閱 讀 背 面 之 注 意 事 項 f 裝 訂 線 經濟部智慧財產局員工消費合作社印製 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90121379A TW502322B (en) | 2001-08-29 | 2001-08-29 | Process of forming double metal gates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90121379A TW502322B (en) | 2001-08-29 | 2001-08-29 | Process of forming double metal gates |
Publications (1)
Publication Number | Publication Date |
---|---|
TW502322B true TW502322B (en) | 2002-09-11 |
Family
ID=21679195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW90121379A TW502322B (en) | 2001-08-29 | 2001-08-29 | Process of forming double metal gates |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW502322B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103545186A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制造金属栅半导体器件的方法 |
CN103545187A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制造金属栅半导体器件的方法 |
-
2001
- 2001-08-29 TW TW90121379A patent/TW502322B/zh not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103545186A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制造金属栅半导体器件的方法 |
CN103545187A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制造金属栅半导体器件的方法 |
CN103545186B (zh) * | 2012-07-13 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 一种制造金属栅半导体器件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW516204B (en) | Method for epitaxial bipolar BiCMOS | |
TW466606B (en) | Manufacturing method for dual metal gate electrode | |
TW444285B (en) | Method of forming dual metal gate structures or CMOS devices | |
TWI245421B (en) | A device having multiple silicide types and a method for its fabrication | |
TWI726128B (zh) | 半導體元件及其製作方法 | |
US7381619B2 (en) | Dual work-function metal gates | |
TWI247425B (en) | Advanced strained-channel technique toe mprove cmos performance | |
US6642094B2 (en) | Complementary transistors having respective gates formed from a metal and a corresponding metal-silicide | |
CN108183107A (zh) | 半导体器件及其制造方法 | |
US6348390B1 (en) | Method for fabricating MOSFETS with a recessed self-aligned silicide contact and extended source/drain junctions | |
JP4600417B2 (ja) | 半導体装置の製造方法 | |
TW402791B (en) | Manufacture method of the metal-oxide semiconductor transistor | |
TW201250858A (en) | Fabrication methods of integrated semiconductor structure | |
CN102693943A (zh) | 半导体集成电路器件的制造方法 | |
JP2010021295A (ja) | 半導体装置およびその製造方法 | |
TW201010009A (en) | Method for fabricating a semiconductor device and semiconductor device therefrom | |
JP2009026997A (ja) | 半導体装置およびその製造方法 | |
JP6872132B2 (ja) | 半導体記憶素子、半導体装置、電子機器、および半導体記憶素子の製造方法 | |
TW409402B (en) | Manufacture method for embedded DRAM | |
CN106992119A (zh) | 半导体装置的制造方法 | |
US9570318B1 (en) | High-k and p-type work function metal first fabrication process having improved annealing process flows | |
TW201009937A (en) | Semiconductor devices and fabricating the same | |
US6555438B1 (en) | Method for fabricating MOSFETs with a recessed self-aligned silicide contact and extended source/drain junctions | |
KR20070095933A (ko) | Cmos 장치를 위한 자체 형성 금속 실리사이드 게이트 | |
JP2007511086A (ja) | トランジスタ製造プロセスにおいて、high−kゲート絶縁体を組み入れる方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |