TW494359B - Data-processing arrangement comprising a plurality of processing and memory circuits - Google Patents

Description

494359 A7 五、發明說明（’ 發明範圍 本發明係有關於包含例如處理與記憶體電路的複數基本 電路之-資料處理設置。本發明可提供例如—影像處理設 置，用以將影像資料從-顯示格式轉換成另一顯示格式。 發明背景 可以下列方式處理資料，—第—處理電路可處理一資料 區塊’以致於可獲得一經處理過的資料區&，而該處理過 的資料區塊可寫入記憶體電路。隨後，一第二资料處理哭 可讀取經處理過的資料區塊，將它處理，如此便可芦得一 經：次處理過的資料㈣’而該經兩次處理過的資料區塊 可寫入相同或另一記憶體電路等等。即是，事實上，資料 處理電路係形成一資料處理鏈。每個處理電路可實施資料 處理鏈的-不同元件。該記憶體電路可在兩連續資料處理 電路之間提供緩衝器儲存。 將一程式記憶體提供給每個處理電路是可能的。程式夂 憶體如此便包含一組指+，而使處理電路可實施有關的； =處理鏈之元件。歐洲專利案動373 714(案號p则2762) 經濟部智慧財產局員工消費合作社印製 揭露一資料處理器，該資料處理器係包含複數處理器元件 及母個處理器元件的一程式記憶體。 發明概述 本發明的一目的在允許相當容易程式化。 根據本發明，包含例如處理與記憶體電路的複數基本電 路之一資料處理設置係包含一控制器。該控制器可程^ 化，以回應一工作初始化資料而將控制資料連續提供給基 494359 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2 ) 本=路的某—子集。此可根據某—資料處理鏈而使資料處 理叹置處理一資料區塊。基本電路的每個子集係實施資料 處理鏈的一不同元件。 本發明係考慮下列觀點。在先前技藝的資料處理設置方 面，數組的指令需用以程式化資料處理設置。每組是用於 不同的處理電路。結果，先前技藝資料處理設置的一軟體 程式相對較龐大。因爲，資料處理電路的相對數組指令必 須符合，因爲資料處理鏈的每個元件必須符合附近可能的 元件。結果，寫入一軟體程式用以實施某一資料處理鏈是 =對較複雜。如果先前技藝資料處理設置必須實施不同的 資料處理鏈，例如它必須處理不同類型的資料，程式化便 會甚至更複雜。 /根據本發明，一工作初始化資料可定義一資料處理鏈， 從處理操作的觀點，該資料處理鏈是由數個元件組成。控 制器可回應資料初始化資料而程式化基·本電路的某一子 集，所以每個子集可連續實施資料處理鏈的一不同元件。 即疋，控制器可被程式化，Μ回應一工作初始化資料而適 當程式化資料處理設置的基本電路。結果，足以將一工作 初始化貝料提供給資料處理設置，如此便使資料處理設置 能以一想要的方式處5里一資料區㉟。結果，f料處理設置 可透過以工作初始化資料形式定義一或多個資料處理鍵而 程式化。結果，本發明允許相對較容易的程式化。 本發明的這些及其他觀點將會參考圖式而更細節描述。 圖式之簡單説明 (請先閱讀背面之注意事項再填 裳·！ 頁 - -I線* -5- 494359 A7 五、發明說明（3 經濟部智慧財產局員工消費合作社印製 圖1是前述本發明的基本特徵之觀念圖； 圖2係描述額外特徵的一觀念圖； - 圖3係根據本發明而描述一影像處理設置的方塊圖； 圖4係描述影像處理設置的一第一濾波器方塊之 圖5係描述影像處理設置的一輸出方塊之方塊圖； 圖6係描述影像處理設置如何處理一區塊像素的—範 圖。 已例 圖7係犏述影像處理設置的一控制暫存器之方塊圖； 0 8係^田述影像處理設置的基本操作方法圖式； 圖9係描述影像處理設置的一控制器之方塊圖； 圖10係描述控制器的一部分排程器圖式； 圖1 1係描述控制器的一資料拾取檔案圖式； 圖12係描述控制器實施的一連串步驟圖式； 圖13係描述影像處理設置的一主匯流排界面方塊圖。 發明之具體實施例 下列説明係有關參考符號。相同的實體在所有的圖中 以相同的丰母指定。數個相同的實體可在單一圖中出現 在此h況，一數字或一字尾會加入字母參考，爲了要區 相同的貫體。數字或字尾爲了方便會省略，或它可透過 疋不重要（可忽略値）情況的一星號所取代。此適用於描 以及申請專利範圍。 里_丄係_示上述本發明的基本特徵。一資料處理設置 包含例如處理電路[PRC]與記憶體電路[MEM]的複數基 圖 別 述 係 本

(請先閱讀背面之注音？事項再填·.

Ί-Τ· --線· 494359 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 電路。貧料處理設置係進一步包含一控制器[MCp]。該控 制备[MCP]可程式化，以回應_工作初始化資料[TID]而將 控制資料[CD]提供給基本電路的子集。此可使資料處理設 置根據某一資料處理鏈[DPC]而處理一區塊的的資料 [DB]。基本電路的每個子集可實施資料處理鏈[Dpc]的一 不同元件[E]。 下列觀點是有關圖1所述的特徵。大體上，它可等待， 直到在處理一新的資料區塊之前，一資料區塊完全處理爲 立。在此情況，資料處理設置可一次只處理一資料區塊。 此方法的優點是資料處理設置的控制相對較簡單，但是它 的缺點是相當少的資料區可在每時間單位處理。即是，資 料處理將相對較慢。 對照下，當資料處理設置仍然忙碌處理一或多個其他資 料區塊時，它可開始處理一新的資料區塊。在此情況，資 料處理設置可同時處理數個資料區塊。它可如此做是因爲 在-特定瞬間上，基本電路的不同子集可分別處理不同的 資料區塊。在一特定瞬間，每個資料區塊可透過基本電路 的一不同子集處理。此方法的優點是相對許多的資料區塊 可在每時間單位處理。即是，資料處理相對較快。然而， 既然基本電路的不同子集必須程式化以平行處理不同的資 料區塊，所以資料處理設置的控制相對較複雜。 凰2係描述下列額外的特徵。該控制器[MCP]係包含一控 制處理器[cpu]及一控制記憶體[CMEM]。 [酬]係包含副常式剛一集合。每個副常= -7- 本紙張尺度適用中關家標準（CNs)A4規格⑵Q χ 297公爱） : ----- · (請先閱讀背面之注意事項再填頁) 訂· -ϋ n ft ϋ - 494359

經濟部智慧財產局員工消費合作社印製 五、發明說明（5 ) 對應於一資料處理鏈[DPC]的一元件[E]。它可使控制處理 器[CPU]將控制資料[CD]提供給基本電路[PRC/MEM]的一 子集，其在回應上，可實施有關資料處理鏈[DPC]的元件 [E]。與貧料處理鏈[dpc]的一元件[E]有關的每個副常式 [SR]可進一步使控制處理器[CPU]在一工作連續檔案[TCF] 中寫入一指標[P]，而該資料處理鏈[DPC]的一元件[E]是 透過另一元件[E]而順利完成。指標[p]可指示與資料處理 鏈[DPC]的隨後元件[E]有關之副常式[SR]。 在圖2听示的控制記憶體[CMEM]係包含一基本控制程式 [KRNL]。居基本控制程式[KRNL]可重複使一基本控制處 理器[cpu]讀取一新的工作初始化資料[RD(TID)]，而該新 的工作初始化資料可指示與一資料處理鏈[Dpc]的第一元 件有關的一副常式[SR]。它進一步可使控制處理器[cpu] 買取在工作連續檔案[RD(PeTCF)]中包含的指標。該基本 控制程式可進一步使控制處理器[CPU]執行由新的工作初 始化資料所指示的副常式及已讀取[EXEC(SR)]的指標。 在上述控制記憶體[CMEM]中包含的項目可重複使控制 處理器[CPU]實施一序列的控制動作。一控制動作可使資 料處理設置開始處理一新的資料區塊。其他的控制動作可 使資料處理設置持續處理先前已開始處理的資料區塊。更 明確而言，在控制記憶體[CMEN]中包含的項目可自動使 控制處理器[CPU]程式化基本電路的不同子集。每個子集 能與另一子集平行處理一不同的資料區塊。在圖2所述= 特徵便可自動處理不同資料區塊的程序。即是，它足以將 ---*--------— --- (請先閱讀背面之注咅？事項再填頁) 上6 i線 -8 - A7 B7 五、發明說明（ 工作初始化資料提供給資料處理設置。 [MCP]將可做其餘的。結果， - 省料區塊沒同時處理，而無需複雜的軟體。 的 在圖1所述的特徵可應用在例如一影像處理設置。 者，在圖2所述的特徵亦可應用。影像處理設置可例如透 過修改線條數目或每線的像素數目、或兩者而用來例如將 影像資料從-顯示格式修改成另—顯示格式。影像處理設 置亦可例如用來將一子影像或繪圖、或兩者插入一主马 像。 & 經濟部智慧財產局員工消費合作社印製 星_1係根據本發明而描述一影像處理設置。該影像處理 設置可經由主匯流排[HWY]而接收來自一主記憶體的影像 只料，泫主圮憶體並未在圖中顯示。在回應上，它可提供 一影像輸出流[VIDOUT]，而該影像輸出流可提供給例如 一影像顯示裝置或一影像處理裝置。該影像處理設置係包 含一主匯流排界面[MBIF]，兩濾波器方塊：一第一及第二 遽波器方塊[XPB1、XPB2]、一輸出方塊[xpc]、一 _流輸 出電路[SO]、及一控制器[MCP]兩濾波器方塊[xpb]與 輸出方塊[XPC]係經由兩内部匯流排而耦合至主匯流排界 面[MBIF] ·· —第一及第二内部匯流排[XBUS 1、XBUS2]。 該控制器[MCP]係經由一控制匯流排[CBUS]而耦合至在圖 3所示的各種不同其他方塊。存在的資料路徑允許在兩濾 波器方塊[XPB]與輸出方塊[XPC]之間資料傳輸。這些資料 路徑是在圖3描述但是未命名。 圖4係描述第一濾波器方塊[XPB 1]。第二濾波器方塊 -9- 良紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 494359 A7 B7 五、發明說明（7 ) [XPB2]是相同的。第一濾波器方塊[χρΒΙ]係包含兩内部匯 流排界面[IBIF]，一用於每個内部匯流排[XBUS]與一資料 傳輸電路[TRNSFR]。該資料傳輸電路[TRNSFR]允許資料 傳送給另一濾波器方塊與輸出方塊[XPC]，而該另一濾波 器方塊是第二濾波器方塊[XPB2]。第一濾波器方塊[XPB1] 係進一步包含一輸入閂[XBARI]、一輸出閂[XBARO]、及 一第一至第二十四SRAM[SRAM1-SRAM24]的24個記憶體 電路、與一第一及第二水平濾波器[HFIL1、HFIL2]形式之 4個處理電路，及一第一及第二垂直濾波器[VFIL1、 VFIL2]。該輸入閂[XBARI]可接收來自另一濾波器方塊、 或來自輸出方塊[XPC]的資料，而該另一濾波器方塊是第 二濾波器方塊[XPB2]。 經濟部智慧財產局員工消費合作社印製 逼_1係描述輸出方塊[XPC]。該輸出方塊[XPC]係包含兩 内部匯流排界面[IBIF]，一用於每個内部匯流排[XBUS]及 一資料傳輸電路[TRNSFR]。該輸出方塊[XPC]係進一步包 含兩輸入閂：一第一及第二輸入閂[XBARI 1、XBARI2]， 一輸出閂[XBARO]，一第一至第二十四SRAM[SRAM1-SRAM24]形式之24個記憶體電路、及一矩陣/解除矩陣電路 [MD]形式之5個處理電路、兩向上取樣器[UPS]、一混合器 [BLND]及一查詢表[LUT]。第一及第二輸入閂[XBARI1、 XBARI2]可接收來自兩濾波器方塊[xpb]的資料。第二輸 入閂[XBARI2]亦可接收來自控制-器[Mcp]的資料。該輸出 閂[XBARO]可將資料提供給串流輸出電路[s〇]與控制器 [MCP] 0 -10- 氏張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） 494359 A7 B7

在圖3所述的影像處理設置的基本操作如下所述。主匯 流排界面[MBIF]可經由主匯流排[HWY]而從主記憶體拾取 一區塊的像素，而孩主記憶體並未在圖4顯示。隨後，主 匯流排界面[MBIF]可將像素區塊經由該等内部匯流排 [XBUS]之其中-匯流排而傳送給在該等其中—滤波器區塊

[XPB] 或在輸出方塊[XPC]中的的_SRAM。隨後，在該等 濾波器方塊[XPB]或輸出方塊[XPC]中的該等處理電路之其 中一著可處理像素區塊。因此，一只處理一次之區塊便可 獲得。ΈΓ可儲存在另外的SRAM。隨後，相同或另外的處 理迅路可處理只處理一次的像素區塊。此可逐步連續處 理，直到一整個處理過的像素區塊獲得儲存在輸出方塊 訂 [XPC] 中的一 SRAM爲止。隨後，輸出方塊[XpC]可將整個 處理過的像素區塊傳送給串流輸出電路[s〇]。 線 影像處理設置可連續實施不同像素區塊的上述處理。結 果，該串流輸出電路[S0]可連續接收完全處理過的像素區 塊。它可投射以一適當格式釋出的像素，並且加入一些同 步信號。因此，影像輸出流[VID〇u丁]便可獲得。 經濟部智慧財產局員工消費合作社印製 星_互係描述一像素區塊處理範例。它係包含3個處理步 馬水.一第[1]、第[1+1]與第[i + 2]處理步驟[pS[i]、 PS[i+l] PS[i + 2]]。假设在圖3所示的主匯流排界面[MBIF] 已從主記憶體拾取像素區塊。因此，像素區塊可出現在主 匯流排界面[Μ BIF ]。 — 在第⑴處理步驟[Ps(i)]中，主匯流排界面[MBIF]可將像 素區塊經由第一内部匯流排[XBUS1]而傳送給在第一濾波

本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐 494359 A7 B7 五、發明說明（9 ) 器方塊[XPB1]中的第一 SRAM [SRAM1]。在第（i+1)處理步 驟[PS(i+l)]中，第一濾波器方塊[XPB1]可處理像素區塊。 更明確而言，第一水平濾波器[HFIL1]可逐一像素讀取來 自第一 SRAM [SRAM1]的像素區塊，它可處理讀取及寫入 在輸出方塊[XPC]的第十二SRAM [SRAM12]中處理過的像 素。此可經由在圖4所述第一濾波器方塊[XPB丨]的輸出閃 [XB AR〇]與資料傳輸電路[TRNSFR]及經由在圖5所述輸出 方塊[XPC]的第一輸入閂[XBARI1]而傳送。因此，輸出方 塊[XPC]的第十二SRAM[SRAM12]將包含在第（i+丨）處理步 驟[PS(i+l)]的結束上處理過的像素區塊。在第（i + 2)處理步 驟[PS(i+2)]，輸出方塊[XPC]可將處理過的像素區塊傳送 給_流輸出電路[s〇]。 在圖6所述的處理係對應由單一水平濾波器組成的影像 處理鏈。在圖3所述的影像處理設置允許許多不同的影像 處理鏈。例如，它允許影像處理鏈包含一序列的濾波器， 其中一些濾波器可並聯，及例如混合、向上、或向下取樣 的其他類型處理。包含在兩濾波器方塊[XPB]與輸出方塊 [XPC]的SRAMs可當作在一影像處理键中的兩連續元件之 間的FIFO?己憶體使用，其中一元件可以是一確定的處理操 作。 大體上’在圖3所述的影像處理設置可在每個處理步驟 開始處理一新的像素區塊。如此-，影像處理設置可在一確 定的處理步驟期間同時處理不同的資料區塊。例如，請即 參考圖6 ’在第（i+Ι)處理步驟[PS(i+1)]中，主匯流排界面 請 先 閱 讀 背 之 注 意 事 項 再 填 經濟部智慧財產局員工消費合作社印製

-12- 494359 經濟部智慧財產局員工消費合作社印製 A7 -------------B7_____ 五、發明說明（1〇 ) [MBIF]可將一新的像素區塊傳送給第一或第二濾波器方塊 [XPB1、XPB2]、或輸出方塊[xpc]的一 SRAM。新的像素 區塊可例如進行在圖6所述的影像處理鏈。在此情況，在 圖6所述的操作可透過新像素區塊的一處理步驟而改變。 而且’在圖3所述的影像處理設置可在每個處理步驟上 處理兩個新的像素區塊。此是與出現的兩内部匯流排 [XBUS]有關。每個内部匯流排[XBUS]允許來自主匯流排 j面[MBIF]的一像素方塊在單一處理步驟内傳送給第一或 第二濾波器方塊[χΡΒ1、ΧΡΒ2]或輸出方塊[xpc]。例如， α即麥考圖6及在第⑴處理步驟[ps(i)]描述，當主匯流排 ”面[MBIF]舲像素方塊經由第一内部匯流排[χΒυ§ι]傳送 、·口第一濾波咨方塊[χΡβ1]的第一 SRAM [SRAM1]時，它便 y將另一像素區塊經由第二内部匯流排[义81；32]傳送給在 口第了滤波器方塊[XP叫中的另一SRAM、或在在第二滤波 备万塊[XPB2]或輸出方塊[XPC]中的SRAM。 在圖3所示的扠制益[Mcp]可根據某一影像處理鏈而使影 象處里。又置處理一像素區塊。該處理如前述圖ό所示包括 一連串的處理步[PS]。此外，在某-處理步驟[PS]中的處 包含在影像處理設置中出現的該等電路的一子集。對 於母個處理步驟而言，控制器[MCP]適合將在該處理步驟 中所包括的電路子集程式化。 例如，現要考慮在圖6所述的處理，更明確而言，在第 (⑷）處理步驟[PS(i+1)]中的處理—。它包括在在圖^描述的 下列第一濾波器方塊[XP叫電路：第一SRam[srami]、

本紙張尺lii?i?iii7CNS)A4 規格⑵Q x 29fiiT -----^----------裝---- (請先閱讀背面之注意事項再填ί!頁) . 線· 494359 A7 _ B7 五、發明說明（Μ ) 輸入閃[XBARI]、第一水平濾波器[HFIL1]、輸出閂 [XB ARO]、與傳輸方塊[TRNSFR]。該處理亦包括在圖5所 述的下列輸出方塊[XPC]電路：第一輸入閃[XBARI1]與第 十二 SRAM [SRAM12]。 在圖3所示的控制器[MCP]可程式化上述電路，所以在組 合中，他們可實施在圖6第（i+Ι)處理步驟[PS(i+l)]所述及 前述的處理。控制器[MCP]可程式化第一濾波器方塊 [XPB1]的第一 SRAM [SRAM1]，所以它可提供需要過濾的 像素區塊。它可例如透過定義一適當讀取開始位址而如此 做。控制器可程式化第一濾波器方塊[XPB1]的輸入閂 [XBARI]，所以它可將第一 [SRAM1]與第一水平濾波器 [HFIL1]耦合。該控制器可程式化第一水平濾波器 [HFIL1]，所以它可實施想要類型的過濾。控制器[MCP]可 程式化第一濾波器方塊[XPB1]的輸出閂[XBARO]與資料傳 輸電路[TRNSFR]及輸出方塊[XPC]的第一輸入閂 [XBARI1]，所以這些電路可將第一濾波器方塊[XPB1]的 第一水平濾波器[HFIL1]與輸出方塊[XPC]的第十二SRAM [SRAM12]耦合。最後，控制器[MCP]可程式化在輸出方塊 [XPC]中的第十二SRAM [SRAM12]，所以過濾的像素便可 適當儲存。它可例如透過定義一適當的寫開始位址而如此 做。 在圖4所述的兩濾波器方塊[χρ^Β]電路及在圖5所述的輸 出方塊[XPC]具有控制暫存器。一控制暫存器的内容係定 義控制暫存器所屬電路的功能行為。結果，在圖3所示的 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 言· Γ 經濟部智慧財產局員工消費合作社印製 494359 A7

五、發明說明（12) 控制器[MCP]可透過將控制資料寫入相對的控制暫存器而 程式化在濾波器方塊[XPB]與輸出方塊[XPC]中的電路。控 制器[MCP]可透過管理包含在該電路控制暫存器中的控制 資料而亦可程式化一電路。 逼_2_係描述一控制暫存器[CREG]。該控制暫存器[creG] 係包含一前端暫存器[FREG]、一影像暫存器[SRFG]、及 一暫存器控制器[RCNTRL]。它基本操作如下所示。該控 制暫存器[CREG]可經由亦在圖3所示的控制匯流排[CBUS] 而接收來自控制器[MCP]的控制資料。此控制資料是先寫 入前端暫存器[FREG]。在回應來自控制器[MCP]的一控制 命令，暫存器控制器[RCNRTL]可使控制資料傳送給影像 暫存器[SREG]。包含在影像暫存器[SREG]的控制資料係 定義控制暫存器所屬的電路功能行為。當包含在前端暫存 器[FREG]的控制資料傳送給影像暫存器[SREG]時，包含在 影像暫存器[SREG]的控制資料可傳回給前端暫存器 [FREG]。暫存器控制器[RCNTRL]可使此交換操作回應來 自控制器[MCP]的一控制命令而實施。 經濟部智慧財產局員Η消費合作社印製 係描述在圖3所述的影像處理設置的基本操作方法。 水平大小表示以時脈週期為單位的時間。該影像處理設置 可交互實施處理步驟[PS]與建構步驟[CS]。 在一處理步驟[PS]中，影像處理設置可處理一或多個像 素區塊。例如，像素的一區塊可通過一處理電路或只從一 記憶體電路傳送給另一記憶體電路。同時，像素的另一區 塊可通過另一處理電路或傳送給仍然是另一記憶體電路。 L___-15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） A7 B7 五、發明說明（ 13 經濟部智慧財產局員工消費合作社印製 像素區塊的這些處理是由包含在影像處理Μ巾相對電路 的影像暫存器的控制資料所定義。 - 哭，處理步馬水[PS]中，當資料處理時，在圖3所示的控制 二CP]便可將控制資料寫人各種不同的控制暫存器。它 進步可使相對的暫存器控制器何種動作應在建構步驟 中接著實施。在影像暫存器中的相對控制資料並未修 改’因馬這些控制資料可定義要實施的資料處理。在一處 里期間知控制貧料寫人前端暫存器可視爲隨後處理步 ::準備即疋，當貧料要在—第（η)處理步·驟[PS(n)] 理時，在隨後第（川）處理步驟叫+ ι)]要實施的 貧料處理便可定義。 在一建構步驟[CS]中，相對影像暫存器的内容可被修 改。例如，請即參考在圖8所述的控制暫存器[CRFG],暫 2控制器[RCNTRL]可使影像暫存器[sreg]接管在前端 暫存印REG]所包含的㈣資料。暫存器控制器[rcntrl] 亦可將在影像暫存器[SREG]中的控制資料保持不變。因 此’ ^口果有任何傳輸’一建構步驟[cs]只包括在相對控制 曰存内的控制貧料之一傳輸。而且，控制資料可同時在 相對的控制暫存器中傳輸。結果，一建構步驟只將需要一 些時脈週期。 二該等處理的步驟[PS]與建構步驟[Cs]能以下列方式彼此 交互順利完成。假設在圖3所述的影像處理電路可實施一 處理步驟。此通常暗示各種不同的處理電路可處理像素區 塊。已處理它像素區塊之一處理電路可發訊在圖3所示完 -16· (請先閱讀背面之注意事項再填頁) 裝·- . 線· 私紙張尺度適用中國國家標準（CNS)A4規格⑵Q χ 297公髮 494359 A7 B7 五、發明說明（ 14 經濟部智慧財產局員工消費合作社印製 成它工作的控制器[MCP]。當控制器[MCP]接收來自主動 的每個處理電路之一準備好的信號時，它便可開始一建構 步驟。同樣地，一控制暫存器已將當作指令信號的控制資 料傳送給完成它工作的控制器[MCP]。此暗示適當的控制 資料已放置在影像暫存器。當控制器[MCP]已從每個控制 暫存器接收此一建構預備好信號時，它電可開始一處理步 驟[PS]，其中一控制資料傳輸會發生。 圖9係描述影像處理設置的控制器[MCP]。該控制器 [MCP]係包含一控制處理器[CPU]及一控制記憶體 [CMEM]。該控制記憶體[CMEM]係包含下列項目，一核心 [KRNL]，一副常式[SR]庫、一排程器[SCHED]、一資料拾 取檔案[DFF]及一工作連續檔案[TCF]。該控制記憶體 [CMEM]亦可包含例如變數的進一步資料項目。核心 [KRNL]與副常式[SR]係包含控制處理器[CPU]的指令。排 程器[SCHED]、資料拾取檔案[DFF]、與工作連續檔案 [TCF]係包含副常式的位址。 一副常式[SR]可在處理步驟[PS]期間定義一資料方塊的 某一處理。例如，圖6係描述在第（i+Ι)處理步驟 [PS(i+l)]，一像素區塊可從第一濾波器方塊[XPB1]的第一 SRAM [SRAM1]讀取，如此便可由在第一濾波器方塊 [XPB1]的第一水平濾波器[HFIL1]所處理，處理過的像素 區塊可寫入在輸出方塊[XPC]的，十二SRAM [SRAM12]。 此處理便可透過一副常式[SR]的裝置而定義。從影像信號 處理的觀點，一副常式[SR]是與一影像信號處理鏈的某一 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 之 注 意 事 項 再 填

訂 線 A7 五、 B7 發明說明（ 15 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 元件有關。 更明確而言’ 一副常式[SR]可使控制處理器[CPU]程式 化=影像處理設置，以致於請求的處理可實施。即是，一 剎常式[SR]可使控制處理器[(：：1)1；]將控制資料寫入在處理 中所包括電路的控制暫存器[CREG]，或移動已包含在這 —拴制暫存為[CREG]、或兩者的控制字，所以這些電路 勺心像1存為[SREG]包含適當的控制資料。 胤^係描述一部分排程器[SCHED]。所示的排程器 [SCHED]具有列與攔的矩陣。圖1〇只顯示部分的排程器 [SCHED] ·—第⑴和⑽）列[R(j)、RG+1)]及第（k)到（k+7) 攔[C(k) ’ · · ·〇(1ί+7)]。所示的部分排程器[sched]是有關 =影像的-線條週期。每個單元係定義影像處理設置的某 工作。一工作係有與在主記憶體中所包含的一資料區 塊。一工作係有關在主記憶體中所包含的一資料區塊。工 m1、2、3、或4號碼係定義影有關資料的類型，而且 攸貝料處理的觀點，該影像處理設置應與此資料執行及 輸。 。例如，工作號碼丨係有關一高解析度影像的一亮度像素 區塊。工作號碼2係有關相同高解析度影像的鮮明像素之 了 2塊。工作號碼3係有關一標準解析度影像的亮度像素 。像素的每個不同區塊應根據一不同的影像信號 \ I 。工作號碼4係有關排1呈器[SCHED]的新杳料。 它是^使用此新資料更新排程器㈣刪请组成。工作號 碼〇[令]是一所謂的空白工作。一 J工q ^ 空白工作是與一資料區塊 本纸張尺度適用中國國 ·*------------------r I (請先閱讀背面之注意事項再填^^頁) 一l°J·. -線- -18. ^4359

五、發明說明（16 ) 經濟部智慧財產局員工消費合作社印製 典關，結果，它不能使影像處理設置傳送或處理任何资 料0 - 更明確而言，定義一非空白工作（1、2、3、4)之一單元 ，包含一副常式的單元。此副常式是一連鎖副常式之其T 第一副常式而可使影像處理設置實施所需的工作。位址包 含在排程器[SCHED]的一副常式因此以下將可稱爲第一 ^ 苇式。一連串的母個副常式可在一不同的處理步驟中實 施。 、 一連串副常式可藉由圖9所示控制記憶體[CMEM]中包含 的下列項目而形成及管理··核心[KrNL]、資料拾取樓案 [DFF]、與工作連續檔案[TCF]。即是，這些項目可使控制 處理器[CPU]控制影像處理設置，所以它可正確實施在排 程器[SCHED]定義的各種不同工作。此現在將會更詳細說 明。 請即參考圖3，一第一副常式可使主匯流排界面[MBif] 拾取來自主記憶體的資料區塊。此外，第一副常式可將— 弟一副常式的一開始位址寫入在圖9所示的資料拾取標案 [DFF]。第二副常式可使主匯流排界面[MBIF]將資料區塊 傳送給在第一或第二濾波器方塊[XPB1、XPB2]或輸出方 塊[XPC]中的一記憶體電路。此傳輸可經由第一或第二内 部匯流排[XBUS1、XBUS2]而發生，其係決定在第一副常 式的位址是否分別在圖10所示排1呈器[SCHED]的分別第) 或（j +1)列[R(j )、R(j +1)]。只有當第二副常式確定資料區 塊是出現在主匯流排界面[MBIF]時，第二副常式便可執 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填H頁) 裝 I - -I線- 494359 A7 五、發明說明（ 17 經濟部智慧財產局員工消費合作社印製 行、°為二此㈣’第二副常式要在某-延遲之後執行。此 延遲可藉由在圖9所示控制記憶體[CMEM]中的資料拾取梓 案[DFF]實施。 、 " 田 邏丄I係描述資料拾取檔案⑴卯]。該資料拾取檔案⑴卯] 的功能可視為表格形式的3個暫存器之一集合：一初始、 一中間、與一最後高速拾取暫存器[HFPO、HFP1、和 HFP2]。每高速拾取暫存器[HFp]係對應4個連續處理步 驟。更明確而了，一高速拾取暫存器[HFp]的每一列係符 合一處理步驟。 ’、 資料拾取檔案[DFF]的功能行為如下所示。在一第（n)處 理步驟中’圖9所示的控制處理器[哪]可執行在第⑴和 ϋ+1)列[RG)、R(j+1)]上的單元及在圖1〇所示排程 [SCHED]的第（k)欄[C(k)]中所定義的第—副常^。這些 -副常式可使控制處理器[cpu]可在初始高速拾取暫： [HFPO]的第-列中寫入相對第二副常式的開始位址。在 隨後的第(n +◦處理步驟中’控制處理器[cpu]可執行在圖 10所π排私為[SCHED]的第⑴和（』+1)列[R(j)、R(j+1)]上 的單元及第(k + 1)欄[C(k + D]中所定義的第-副常式。這些 第田吊式私使担制處理器[cpu]可在初始高速拾取暫存 器[聊0]的第二列中寫入相對第二副常式的開始位址。 在減所述的程序可藉由處理步驟而持續處理步驟。結 果，初始高速拾取暫在哭^ $抒备[HFP〇r將可完全在一第（n+4)處 理步驟填滿。在中間高速拾取暫存器[耐】]的内容已 給最後向速拾取暫存器[HFP2]之後’它的内容然後便 器 第 器 複製 可複 請 先 閱 讀 背 S 之 注 意 事 項 再 填

訂 線 297公釐） A7 B7 五、發明說明（18) 給中間南速拾取暫存器[HFP1]。事實上，高速 益陳]可在4個處理步驟的每個週期左移―位置。' = 0 + 5)處理步驟中’圖9所示的控制處理叩阳]可執^ 1〇所示排程器[SC咖]的第⑴和GW列剛、R(j+1)j 的早το及在第（k+5)攔[c(k+5)]中所定義的第_副常式。既 然初始高速拾取暫存器[HFp〇]已是空白，所以這些第一 1 常式將使控制處理器[CPU]可寫人在初始高速拾取暫存^ [HFP0]的第一列中相對第二副常式的開始位址。 在圖9所示的控制處理器[cpu]可讀取來自最後高速拾取 暫存器[HFP2]的相對第二副常式的開始位址，如此便可執 行攻些副常式。更明確而言，當控制處理器[cpu]已在初 始高速拾取暫存器[HFP0]的一單元中寫入一第二副常式的 開始位址時，它隨後便可從具有相同位置的最後高速拾取 暫存為[HFP2]中的單元讀取一第二副常式的開始位址。然 後，控制處理器[CPU]便可執行開始位址已從最後高速拾 取暫存器[HFP2]讀取的後者第二副常式。先前已描述高速 拾取暫存器HFP]可在4個處理步·驟的每個週期向左移一位 置。 經濟部智慧財產局員工消費合作社印製 結果，在圖1 1所述的資料拾取檔案[D F F ]可在來自主記憶 體的一資料請求之一工作的第一副常式及將來自圖3所示主 匯流排[MB IF]的資料傳送給亦在圖3所示第一或第二濾波器 方塊[XPB1、XPB2]或輸出方塊[XPC]之工作的第二副常式 之間造成8個處理步驟之一延遲。伴隨資料的一潛在延遲可 經由主匯流排[H W Y ]與主匯流排界面[Μ B I F ]拾取。此潛 -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 494359 A7

五、發明說明（19 ) 經濟部智慧財產局員工消費合作社印製 伏及主匯流排界面[MBIF]將會在下面更詳細描述。 當在圖9所示的控制處理器[CPU]已實施一工作的第一及 第二副常式時，隸於該工作的資料區塊便可出現在第一或 第二濾波器方塊或輸出方塊的一記憶體電路。影像處理設 置然後經由一第三及進一步的副常式而準備好處理資料2 塊，或/、疋爿守它傳送。這些副常式的執行如下所示。 第二副常式可使圖9所示的控制處理器[CPU]寫入亦在圖 9所tf工作連續檔案[TCF]中的第三副常式的開始位址。此 烏入可在處理步驟内冗成，其中第二副常式可被執行。在 隨後的處理步驟中，控制處理器[CPU]可讀取第三副常式 的開始位址，並且貪施此副常式。此使控制處理器[c p u ] 可在工作連續檔案[TCF]中寫入一第四副常式的開始位 址。然後’在隨後的處理步驟中，控制處理器[CPU]可讀 取第四副常式的開始位址，並且實施此副常式。此使控制 處理器[CPU]可在工作連續檔案[TCF]中寫入一第五副常式 的開始位址。此程序可持續，直到工作的最後一副常式會 施爲止。該工作然後便完成。 請即參考圖9，核心[KRNL]是程式，其可使控制處理器 [CPU]可讀取在排程器[SCHED]、資料拾取檔案[DFF]、與 工作連續檔案[TCF]中副常式的開始位址：以實施如前述 的副常式。核心[KRNL]可經由在圖3所示串流輸出電路 [SO]中允許的一中斷所啓動。此中斷表示.影像輸出流 [VIDOUT]已到達在一目前框的某一點。在線條顯示之 前，一圖框典型係包含某些遮沒線條。串流輸出電路[$〇] -22- (請先閱讀背面之注意事項再填頁) —裝： -丨線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 五、發明說明（20) 可將-中斷提供給控制處理器[cpu]，當例如影像輸出流 [VIDOUT]到達最後倒數第二閃爍線條時，如此便可啟動 核心[KRNL]。在與一圖框像素的最後區塊有關的工作之 後，核心[KRNL]便可停止。在圖10所述的排程器[咖别 理想包含一特殊工作，其大致上可停止所有處理及重置在 影像處理設置中的電路。 逼_丄1係描述核心[KRNL]可使控制處理器實施每個處理步 驟的一連串步驟。當然，假設核心[KRNL]是主動。一連串 步驟係包含一第一至第五步驟[S1-S5]。 在第一步驟[S1]中’控制處理器可讀取在圖 l〇[RD(SCHED)]所示排程器[SCHED]中的兩單元。讀取的 兩單元係決定在目前的處理步驟及目前的線條。請即未考 圖10，該控制處理器可在每個處理步驟向右移到屬於某一 線條的欄。該控制處理器可在每個線條向下移動兩列。一 線條能以某些數目的處理步驟定義。例如，在圖中，一 線條包含8個處理步驟。已說明排程器[SCHED]的一單元 能以-連串副常式的一第一副常式的開始位址形式定義一 作Q此在步驟[s 1]，控制處理器可讀取兩副常式開 始位址，並且將開始位址寫入一副常式執行標案。此擋案 可以是例如暫存器的一組合形式。 在第二步驟[S2]中，控制處理器可讀取在最後高速拾取 ，存器^(卿2)]中一列上的兩元。讀取的兩單元係決 定在目4的處理步驟。請即參考圖〗〗，控制處理器可在每 個處理步驟向下移—列，直到最後—列到達為止。然後， 494359 A7 B7 五、發明說明（21 ) 下—列將會是最後高速拾取暫存器[HFp2]的頂端一列。已 =明最後高速拾取暫存器[HFp2]的單元係包含在一工作中 二二畐"式的開始位址。因此，在第二步驟[s2]中，控制 f理器可讀取兩第二副常式位址，並且將這些開始位址寫 入副常式執行檔案。 —步|[S3]中，控制處理器可讀取在圖取D(s⑺]所 不串流輸出電路[S0]中的指標。此指標係表示一緩衝哭的 使用狀況，其中處理過的像素可在以影像輸出流[vim；uT] 形式輸出之前暫時儲存。指標可告知控制處理器[CM]， 串流輸出電路[S0]是否需要進—步處理過的像素。 士在第四步驟[S4]中’控制處理器可讀取在圖9所示工作 貝、才田木[TCF]中包含的開始位址。這些開始位址是與在 工作中的第三及進—步副常式有關。即是，工 [TCF]係包含除了一工作的第—及第二副常式之外的： 副常式的位址。控制處理器可將從工作連續檔案 取的開始位址寫入副常式執行檔案。 在第五步驟[S5]中’控制處理器可依序讀取在副常式 行檔案中所包含的開始位址。在回應上，控制處理器可依 序使用这些開始位址執行該等副常式。因此，對於每 理步驟而言，可説是該控制處理器能使副常式的一清單〜 在第一到第四步驟[S1_S4]中執行，而且實際執行在第五 驟[S5]清單中的副常式。 一 下列的核心[KRNL]觀點並未在圖11顯示。大體上，在 3所述的影像處理設置可比串流輸出電路剛以影像輸 頁 連 案 等 丨讀 執 依 線 可 步 圖 出 I —------------------24- 本紙張尺度適用中國國家標準（CNS)A4規格⑵〇 X 297公爱） 494359 經濟部智慧財產局員工消費合作社印製 A7 _ B7___五、發明說明（22) [VIDOUT]的形式輸出像素的較快速度處理像素的連續區 塊。因此，影像處理設置應可時常中斷它的處理，以致於 可避免在串流輸出電路[SO]中的一溢值。影像處理設置可 透過暫時關閉核心[KRNL]而中斷它的處理。 核心[KRNL]包含下列特徵，其可避免圖3所示的影像處 理設置與影像輸出流[VIDOUT]相比較過於超前。在4個處 理步驟的每個週期上，核心[KRNL]可使圖9所示的控制處 理器[CPU]讀取在串流輸出電路[SO]中的一暫存器，以表 示目前的像素位置是否要輸出。此暫存器如此便可表示在 影像處理設置中的處理與影像輸出流[VIDOUT]相比較是 否過度超前。如果影像處理設置過度超前，核心[KRNL]便 會關閉一段時間。 圖13係描述在圖3所示影像處理設置的主匯流排界面 [MBIF]。它包含兩緩衝器記憶體：一第一及第二緩衝記憶 體[IRAM1、IRAM2]，其每個具有2 Kbytes大小。每個緩衝 記憶體[IRAM]可分成8個區塊：一第一至第八區塊 [Bl、...B8]，其每個具有256個位元組大小。 主匯流排界面[MBIF]的基本操作如下所示。緩衝記憶體 [IRAM]可在4個處理步驟的每個週期係交替耦合至主匯流 排[HWY]及内部匯流排[XBUS]。即是，第一緩衝記憶體 [IRAM1]可在4個連續處理步驟期間耦合至主匯流排 [HWY]，然而第二緩衝記憶體[IRAM2]係耦合至内部匯流 排[XBUS]。此情況是在圖13描述。相反將可應用於隨後 的4個處理步驟時間：第二緩衝器記憶體[IRAM2]將可耦合 請 先 閱 讀 背 δ 之 注 意 事 項 再 填

訂 線 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 494359 A7 B7 五、發明說明（23 請 先 閱 讀 背 面 之 注 意 事 項 再 填 至主匯流排[HWY]，然而第一緩衝器記憶體[IRAM1]將可 耦合至内部匯流排[XBUS]。在4個連續處理步驟的一特定 時間耦合至主匯流排[HWY]之緩衝器記憶體 [IRAM1/IRAM2]可用來接收來自外部主記憶體的資料。同 時，耦合至内部匯流排[XBUS]的另一緩衝器記憶體 [IRAM2/IRAM1]可將從主記憶體接收的資料傳送給第一或 第二濾波器方塊或輸出方塊。因此，隨著4個連續處理步 驟的每個週期，緩衝器記憶體[IRAM]可改變角色。 訂 線 經濟部智慧財產局員工消費合作社印製 將資料從主記憶體傳送給第一或第二濾波器方塊或輸出 方塊將使用4個連續處理步驟的3個週期。在第一週期中， 控制器可請求主匯流排界面[MBIF]拾取來自主記憶體的資 料。在第二週期中，資料可從主記憶體傳送給緩衝器記憶 體[IRAM1/IRAM2]，而該緩衝器記憶體係耦合至主匯流排 [HWY]。在第三週期中，相同的緩衝器記憶體 [IRAM1/IRAM2]係耦合至内部匯流排[XBUS]，而且資料是 從緩衝器記憶體[IRAM1/IRAM2]傳送給第一或第二濾波器 方塊或輸出方塊。注意，存在著與資料拾取檔案的一對 應。上述的第一、第二、與第三週期可分別對應於初始資 料拾取暫存器[HFPO]，中間資料拾取暫存器[HFP1]、與最 後資料拾取暫存器[HFP2]，這些暫存器是在圖11顯示。 主匯流排界面[MBIF]能以下列方式儲存資料。一緩衝器 記憶體[IRAM]係對應到4個連續處理步驟的一週期。主匯 流排界面[MBIF]可將資料儲存在第一及第二區塊[B 1、 B2]，而該資料可在此週期的第一處理步驟中從緩衝器記 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 494359 經濟部智慧財產局員工消費合作社印製 A7 B7 _五、發明說明（24 ) 憶體[IRAM]傳送給第一或第二濾波器方塊或輸出方塊。更 明確而言，它可儲存經由在第一方塊[B 1 ]的第一内部匯流 排[XBUS1]傳送的資料及經由在第二方塊[B2]的第二内部 匯流排[XBUS2]傳送的資料。在週期的第二處理步驟中經 由第一及第二内部匯流排[XBUS1、XBUS2]傳送的資料將 可分別儲存在第三及第四方塊[B3、B4]等等。 簡言之，第一和第二方塊[Bl、B2]、第三和第四方塊 [B3、B4]、第五和第六個方塊[B5、B6]、及第七和第八方 塊[B7、B8]可在4個處理步驟的一週期上分別對應於一第 一、第二、第三、與第四處理步驟。具有一奇數的區塊係 包含經由第一内部匯流排[XBUS 1 ]傳送的資料。具有一偶 數的區塊係包含經由第二内部匯流排[XBUS2]傳送的資 料。結果，在圖10所述的排程器[SCHED]之每個單元是與 在一緩衝器記憶體[IRAM]中的一特殊方塊[B]有關。既然 排程器[SCHED]的一單元係定義需由影像處理電路處理的 一特殊資料區塊，所以它便可預先定義此資料區塊將可在 主匯流排界面[MBIF]儲存的地方。 在圖9所示的排程器[SCHED]能以下列方式寫入控制器 [MCP]的控制記憶體[CMEM]。在圖10所述的排程器 [SCHED]係包含定義用以更新排程器[SCHED]的一工作之 一或多個單元。先前已提到圖10所述的工作號碼4係有關 排程器[SCHED]的新資料。工作3虎碼4可使影像處理設置 從主記憶體讀取一資料區塊，而該資料區塊係定義一新部 份的排程器[SCHED]，並且將此資料區塊從主記憶體傳送 (請先閱讀背面之注意事項再填頁)

JUT 裝 訂-· -丨線· -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 494359 A7 B7 五、發明說明（25) 給控制記憶體[CMEM；]。 主記憶體係包含以一壓縮形式的排程器。大體上，任何 的資料壓縮技術可用來壓縮包含在排程器的資料。例如， 在圖10所述的部分排程器[SCHED]係包含一連串的隨後單 元，該等隨後單元係包含工作號碼1。結果，排程器 [SCHED]可透過表示包含工作號碼1的一連串單元以取代 每一個別單元定義工作號碼1而壓縮。在圖9所示的控制處 理[CPU]可被私式化’以便解壓縮以《壓縮形式定義一 新部分排程器的資料區塊。因此，在圖10所述的工作號碼 4不僅可使定義一新部分排程器的一資料區塊從從主記憶 體讀取’而且可使資料區塊解壓縮及隨後加入排程器。 在圖3所述的影像處理設置可實際實施，而且隨後能以 下列方式操作。在一第一步驟中，影像處理設置能以包含 圖3所示各種不同方塊的一積體電路形式製造。 經濟部智慧財產局員工消費合作社印製 在一第二步驟中，各種不同的控制軟體項目可載入在圖 9所示的控制記憶體[CMEM]。核心[KRNL]與副常式[SR]是 此控制軟體項目的範例。一進一步的控制軟體項目可以是 例如一初始化程式，可使一第一部分的排程器[ScHED]載 入控制記憶體[CMEM]。該初始化程式例如透過定義這些 頁目的適當记fe體範圍而可進一步建立資料拾取檔案[DFF] 興工作連〜檔案[Tcf]的輪廓。載入控制記憶體[CMEM]的 控制軟體項目可在例如一磁碟或二:非揮發性記憶體的一資 料載體上維護。控制軟體項目可經由例如網際網路的一通 訊網路而從此一資料載體取回。 28· 本紙張尺度適用中國國家標準 K U 1 ί X 丄 Λ ί - - A7 B7 五、發明說明（ 26 經濟部智慧財產局員工消費合作社印製 在一第三步驟中，一或多個排程器[SCHED]可載入一記 憶體，而該記憶體係經由主匯流排[HWY]而耦合至在圖3 所述的影像處理設置。一排程器[SCHED]是一组程式軟體 項目。載入控制記憶體[CMEM]的控制軟體項目可使控制 器[MCP]執行在排程器[SCHED]中所包含的程式軟體項 目。控制器[MCP]將可讀取排程器[SCHED]，並且執行其 間所包含的程式項目。當執行時，一程式軟體項目便可使 影像處理設置拾取及處理某一資料區塊。結果，影像處理 設置可連續處理資料區塊。這些資料區塊可包含在如同排 程器[SCHED]的相同記憶體或在個別的記憶體。載入記憶 體的排程器[SCHED]可包含在例如一磁碟或非揮發性記憶 體的一資料載體上，而載入排程器[SCHED]的該記憶體係 耦合至主匯流排[HWY]。排程器[SCHED]可經由例如網際 網路的一通訊網路而從此一資料載體取回。 在圖3所述的影像處理設置及圖4至圖13的進一步描述是 在圖1所述的基本特徵之一實施範例。例如在圖1所述處理 電路[PRC]與記憶體電路[MEM]的基本電路係採用各種不 同的電路形式，這些電路是分別包含在圖4和圖5所示的濾 波器方塊[XPB]與輸出方塊[XPC]。在圖1所述的工作初始 化資料[TID]係採用在圖1〇所述排程器[SCHED]中所包含的 資料形式。在回應排程器[SCHED]中所包含的資料，在圖 9所述的控制器[MCP]可將控制資7料提供給在濾波器方塊 [XPB]與輸出方塊[XPC]中所包含的各種不同處理與記憶體 電路。此可使影像處理設置處理例如在圖6所述的一資料 .29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 請 先 閱 讀 背 面 之 注 意 事 項 再 填

訂 線 五、發明說明（27) 區塊。 前述的圖式及其描述是描述而不是便本發明的限 頭然各種修改不致於達㈣綠巾請專利的範圍—很 上，可做出下面的結論。 k•—點 有許多可透過硬體或軟體，員目、或兩者實施功 :。在這-點上，圖式是_，其每一圖解只表“： 的不同功能’但是此絕未排“硬體或軟體單衫 功能。絕未排除硬體或軟體或兩者之一组合實施—工处 在申請專利範圍中的任何參考符號並未；成：:：：利 =制。"包含”字眼並未排除在—專利中列出之出現 其他元件或步驟。在-元件或㈣之前的” 字眼並未排 除複數此元件或步驟的出現。

Claims (1)

1. 494359 Λ8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 1. 一種包含例如處理電路[PRC]與記憶體電路[MEM]等複數 基本電路之資料處理設置，其特徵為該資料處理設置包 含一控制器[MCP]，該控制器可回應一工作初始化資料 [TID]而將控制資料[CD]提供給基本電路的不同子集，以 致於可使該資料處理設置可根據某一資料處理鏈[DPC] 而處理一資料區塊[DB]，藉以使基本電路的每個子集可 實施該資料處理鏈[DPC]的一不同元件[E]。 2. 如申請專利範圍第1項之資料處理設置，其特徵為該控 制器[MCP]係包含一控制處理器[CPU]及一控制記憶體 [CMEM]，該控制記憶體[CMEM]係包含： 副常式[SR]的一集合，每個副常式[SR]係對應一資料 處理鏈[DPC]的一元件[E]，並且使該控制處理器[CPU] 將控制資料[CD]提供給基本電路[PRC/MEM]的一子集， 其回應將可實施資料處理鏈[DPC]的元件[E]，與另一元 件[E]順利完成的資料處理鏈[DPC]之一元件[E]有關的每 個副常式[SR]可進一步使該控制處理器[CPU]在工作連 續檔案[TCF]中寫入一指標[P]，該指標[P]係表示與該資 料處理鏈[DPC]的隨後元件[E]有關的副常式[SR];及 一基本控制程式[KRNL]，其可重複使該控制處理器 [CPU]讀取一新的工作初始化資料[RD(TID)]，該新的工 作初始化資料可表示與一資料處理鏈[DPC]的第一元件 有關的一副常式[SR]，以一讀取在工作連續檔案 [RD(PeTCF)]中包含的該等指標，及以執行由該新的工 作初始化資料與該指針[EXEC(SR)]所指示的該等副常 •31- 本紙張丈度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 事 項 再 填

   訂 線 494359 Λ8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 •、申請專利範圍 式。 3. —種用以建構一資料處理設置之方法，該資料處理設置 係包含一控制器[MCP]及例如處理電路[PRC]與記憶體電 路[MEM]的複數基本電路，該方法包含下列步驟： 程式化該控制器[MCP]，所以該控制器可回應一工作 初始化資料[TID]而連續將控制資料[CD]提供給基本電路 的不同子集，使該資料處理設置可根據某一資料處理鏈 [DPC]而處理一資料區塊[DB]，藉使基本電路白勺每個子 集可實施該資料處理鏈[DPC]的一不同元件[E]。 4. 一種資料處理設置之編譯器程式產品，其包含一控制器 [MCP]及例如處理電路[PRC]與記憶體電路[MEM]的複數 基本電路’該電腦程式產品係包含·^組指令’當该等指 令載入資料處理設置的該控制器[MCP]時，可使該控制 器[MCP]回應一工作初始化資料[TID]而連續將控制資料 提供給基本電路的不同子集，以致於可使該資料處理設 置可根據某一資料處理鏈[DPC]而處理一資料區塊 [DB]，藉使基本電路的每一子集可實施資料處理鏈[DPC] 的一不同元件[E]。 5. —種資料處理設置之電腦程式產品，其包含一控制器 [MCP]及例如處理電路[PRC]與記憶體電路[MEM]之複數 基本電路，該電腦程式產品係包含一工作初始化資料 [TID]，當執行時，該工作初ίΓ化資料可使控制器[MCP] 連續將控制資料[CD]提供給基本電路的某些子集，藉使 該資料處理設置可根據某一資料處理鏈[DPC]而處理一 •32- 本纸張义度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 事 項 再 填

   訂 線 494359 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 資料區塊[DB]，藉此基本電路的每個子集可實施該資料 處理鏈[DPC]的一不同元件[E]。 -33- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）