TW490824B - Ball grid array semiconductor package with chip support - Google Patents

Ball grid array semiconductor package with chip support Download PDF

Info

Publication number
TW490824B
TW490824B TW090108513A TW90108513A TW490824B TW 490824 B TW490824 B TW 490824B TW 090108513 A TW090108513 A TW 090108513A TW 90108513 A TW90108513 A TW 90108513A TW 490824 B TW490824 B TW 490824B
Authority
TW
Taiwan
Prior art keywords
semiconductor package
chip
wafer
patent application
bga
Prior art date
Application number
TW090108513A
Other languages
English (en)
Inventor
Yu-Jen Jiau
Original Assignee
Yu-Jen Jiau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yu-Jen Jiau filed Critical Yu-Jen Jiau
Priority to TW090108513A priority Critical patent/TW490824B/zh
Application granted granted Critical
Publication of TW490824B publication Critical patent/TW490824B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Wire Bonding (AREA)

Description

490824 A7 ---------[ —_ 五、發明說明(" " — 【發明領域】 本發明係有關一種半導體封裝件,尤指一種具有晶 片支架之球栅陣列半導體封裝件。 【發明背景】 球柵陣列(Ball Grid Array,BGA)半導體封裝件蔚 為今日封裝產品之主流,實係配合現今半導體晶片高度集 積化需求下,該種封裝型態得以提供高密度之電子元件 (Electronic Components)與電子電路(Electronic
ClrCuitS)充分數量之輸入/輸出連接端(I/O C〇nnections) 因應尚性能封裝件所需。隨著製程技術不斷演進,BGA 半導體封裝件上用以連結輸入/輸出連接端且呈矩陣方式 排列之銲球數量及密度均大幅提高,為使半導體晶片得以 承載高密度電子裝置,兼可縮減封裝件之整體尺寸以符合 目前電子產品輕薄短小的開發趨勢,遂有覆晶式半導體封 裝件問世。 覆晶式半導體封裝技術最大的特點,在於其所封裝 之半導體晶片係採倒置方式(如第1圖所示),以晶片1〇 作用表面100 (舖設有多數電子元件、電子電路以及導電 銲墊之表面)面向基板12表面安置,並藉由球柵陣列技 術於該等導電銲墊(未圖示)上銲接覆晶銲塊U俾以電 性連接至該基板12。晶片10安置至定位後,由於球柵陣 列中覆晶銲塊11的隔離,因此晶片10與基板12間存在 有一空隙16,需實施一覆晶底部填膠(Underfill)作業 填滿該空隙16以避免晶片10與基板12二者因具有不同 (請先閱讀背面之注意事項寫本頁) 裝 訂- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1 16234、 490824 B7 五、發明說明(2 ) 之熱膨脹係數造成後續高溫製程降溫時發生疲乏性結構破 裂等問題,最後施以膠體封裝並以多數銲球14植接至基 板12背面藉以提供該基板12與外界裝置產生導電連結, 即製得一覆晶式半導體封裝件。 訂 線 惟傳統之覆晶式半導體封裝件係於半導體晶片1 〇上 植接覆晶銲塊11,由於晶片10尺寸極為精巧,且連接導 务電銲墊(未圖示)之電路佈局又極其複雜,致使覆晶銲塊 11疋位接置至導電銲墊(未圖示)之作業精密度要求相 對地較為嚴苛’安置每一半導體晶片時容許之定位誤 差量極微,業者為維持產品一貫之良率,遂需配合製程額 外增設多項精度維持裝置,此舉將延長製程時程且大幅增 加封裝成本。另者,就封裝製品之整體厚度而言,覆晶·式 半導體封裝件雖較以往藉由銲線銲接BGA半導體結構之 整體厚度為薄,但其封裝件内基板12、銲球14等必要構 件仍佔有一定空間而無法將積體電路(IC )效益達到最大。 針對以上困難,美國專利第6,075,290案揭露一種於 晶圓1 5上銲接覆晶銲塊11藉以縮減封裝件整體厚度之晶 經濟部智慧財產局員工消費合作社印製 圓層晶片規模封裝(Wafer Level Chip-Scale Package, WLCSP)結構體。如第2圖所示,該WLCSP結構體係於 一錄接有複數個導電銲塾16( Conductive Pads)之晶圓15 面上形成有一介電層154及一彈性保護層155,而後於每 一導電銲墊16上分別接置一銲接銲墊1〇2俾供一覆晶銲 塊11植接,完成銲塊接置作業之晶圓15分割單離成複數 個晶片10俾以個別安置於印刷電路板(未圖示)上進行 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 2 16234 490824 A7 五、發明說明(3 ) 電訊傳遞。該項封裝技術無須實施底部充填、銲球植接等 作業,明顯簡化整體封裝製程,並且封裝製品内不含基板 12、銲球14等構件,大幅縮減封裝件之整體厚度以及製 作成本。惟此技術存在一問題,即係將該WLCSp封裝件 藉由回銲製程接置至印刷電路板(未圖示)時,經過高溫 回銲後降溫之印刷電路板(未圖示)與半導體晶片1〇間 常因一者熱膨脹係數不同而產生不同熱應力,然而該印刷 電路板(未圖示)與晶片10間隙16間缺乏一足夠機械強 度無法平衡二者熱應力差值,致使覆晶銲塊丨丨銲接信賴 性下降,產品不良率顯著提昇。 【發明概述】 本發明之主要目的係提供一種依據半導體晶片上銲. 墊佈局狀態佈設之晶片支架,藉以提供半導體晶片與印刷 電路板間一適當結構強度俾以維持覆晶銲塊銲接信賴性之 BGA半導體封裝件。 本發明之另一目的即提供一種無須佈設任何線路且 得採高產出矩陣式成型法製作之晶片支架,藉以簡化製程 步驟兼得降低封裝成本之BGA半導體封裝件。 本發明之又一目的為提供一種依據半導體晶片上銲 塾佈局狀態佈設之晶片支架,且在不增加封裝件整體厚度 之考量下得藉之決定封裝件整體尺寸之BGA半導體封裝 件。 本發明之復一目的係提供一種藉由晶圓電路表面植 接覆晶銲塊方式’放寬銲塊定位接置之誤差容許量,進而 (請先閱讀背面之注意事項㈣填寫本頁) 1 裝 · -n n n 本紙張尺度刺t關家辟(CNS)A4規彳 16234" n n n - 490824 φ A7 ------- 五、發明說明(4 ) 避免額外增設精準度維持裝置並且縮短製作時程致使封裝 成本降低之BGA半導體封裝件。 ---------------裝— (請先閱讀背面之注意事項再填寫本頁) 鑒於上述及其他目的,本發明具晶片支架之bga半 導體封裝件係包含··一半導體晶片,其係切割自一植妥多 數覆晶銲塊之晶圓,該晶片具有一敷設電路之作用表面, 其上分布有至少一個提供多數覆晶銲塊承載銲墊接置之銲 鲁塾聚集區;一晶片支架,係藉由至少一個框架片體所構成, 該晶片支架之設計形式取決於該對應半導體晶片上銲墊聚 集區之分布狀態,同時該片體厚度必須小於該等覆晶銲塊 咼度,並於該晶片支架未接合半導體晶片之部位上開設有 至少一個貫穿孔;一膠黏層,藉之將該半導體晶片黏置至 其對應之晶片支架上,以及一用以完整包覆該晶片作用表 面之封裝膠體。 -線- 經濟部智慧財產局員X消費合作社印製 本發明之特點,係藉由晶圓層晶片規格封裝 (WLCSP)方式製得多數個植妥覆晶銲塊之半導體晶片, 復逐一黏接到相對應之晶片支架俾以實施後續製程^相較 於習知技藝中多將銲墊配置於晶片中央或兩側,本發明提 供一種得順應晶片銲墊聚集區之分布狀態設計的晶片支 架,遂業者執行晶片銲墊配置時無須受制於支架限制而能 有效地提昇晶片銲墊之佈局靈活性。 甚者,本發明之晶片支架厚度必須小於該等覆晶銲 塊之高度,以免晶片支架設置阻礙覆晶銲塊與外部裝置(如 印刷電路板)間之導電連結,因此增設該晶片支架並不會 增加封裝件之整體厚度,且能明確決定封裝件尺寸。另外, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 16234 490824 A7 五、發明說明(5 ) ----- 封裝件進行後續製程之溫度循環時,透過晶片支提 !半導體晶片與印刷電路板間-適當結構強度避免晶片: 才貝並確保覆晶銲塊之銲接信賴性。 又 相較於習知半導體晶片進行銲塊作業時對於精準产 有極高之要求’本發明先於晶圓上完成覆晶鋅接,此; 將有效放寬覆晶銲塊定位接置之誤差容許量,因此無須額 外增設精準度維持裝置而可精簡成本。並且,該晶支架 之製作無須在支架上佈設任何線路,並利用高產率矩陣^ 成型法製造’综觀上述特點皆可大幅簡化製作流程並能^ 效減低生產成本。 ^ 【圖式簡單說明】 以下兹以較佳具體例配合所附圖示進一步詳細說明 本發明BGA半導體封裝件之特點及功效: 第1圖係為習知之覆晶式半導體封裝件之剖面示竟 圖, 第2圖係為習知尚未切割之WLCSP型半導體封裝件 之剖面示意圖; 經濟部智慧財產局員工消費合作社印製 第3圖係為本發明第一實施例之BGA半導體封裝件 之剖面示意圖; 第4A至41b圖係為本發明BGA半導體封裝件詳細 製作流程圖; 第5圖係為本發明第二實施例之BGA半導體封裝件 之下視透視圖; 第6A至6B圖係為本發明第三實施例之BGA半導體 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公H 5 ~--- A7 A7 B7 五、發明說明(6 ) 封裳件之下視透視圖; 第7A至7B圖係為本發明第四實施例之BGA半導以 封裝件之下視透視圖; 第8圖係為本發明第五實施例t bga半導體封裝 之剖面示意圖;以及, 第9圖係為本發明第六實施例之BGA半導體封裝件 f剖面透視圖。 發明詳細說明】 差二"實施例: 以下即配合第3圖及第4 A至41圖詳細揭露本發明 具有晶片支架之BGA半導體封裝件之一實施例。 第3圖顯示該具有晶片支架之半導體封裝件2係包· 括有一切割自晶圓(未圖示)之半導體晶片2〇,其具有 敷叹電路之作用表面2〇〇,於該作用表面2〇〇上分布有 ^少一個容納多數銲^ 22篇置之銲墊聚集區26〇; 一晶 ^支架22,係架接於該銲墊聚集區26〇以外之晶片表 面’以及用以包覆該半導體晶片2〇作用表面2〇〇之封裝 膠體23。此外’亦得視實際需要於該等覆晶銲塊21上另 行接置多數銲球(未圖示)。 第4A至41b圖係為本發明半導體封裝件之詳細製作 流程。首先準備一半導體晶圓25,如第4A圖所示,該半 導體晶圓25具有一電路面250與一相對之背面251,藉 由習知之機械或化學拋光方法磨光該背面251,並將該電 路面250預先以複數條直向及橫向切割道252劃分成複數 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^------------if ά (請先閱讀背面之注意事項再填寫本頁) 16234 490824 A7
(請先閱讀背面之注意事項 裝------ 寫本頁) ' ϋ n I I I n n , 雜 一-τ.
經濟部智慧財產局員工消費合作社印製 490824 A7 ^ — B7 五、發明說明(8) 片支撐架27係由複數個矩陣成型之晶片支架22所構成 者’各晶片支架22之式樣設計取決於預備架接之半導體 晶片上銲墊聚集區(詳參第4D圖)之分布狀態。第4f 圖係為該晶片支架22之放大立體圖,如圖所示,該晶片 支架22乃為一窗型(Window)結構體,其平面内框尺寸 W需大於銲墊聚集區260且以不超過該半導體晶片2〇大 小為限;該晶片支架22厚度Η需小於覆晶銲塊2 1之銲 塊尚度Hs且於該支架22未接合半導體晶片之部位上開 設有至少一個貫穿孔220。製作該晶片支架22以鋼、合 金、纖維基板等導電或非導電材料等材質者較佳,晶片支 架22之設置決定此一半導體封裝件之整體尺寸,並提供 一結構強度保護該半導體晶片20進行後續製程的溫度碱 環中,不致因熱應力效應使得該晶片2 0受損。 切割完成之半導體晶片20係以該覆晶銲塊21面向 ;晶片支架22方式,以一如銀膠等膠黏劑221逐一黏接至 相對應之晶片支架22上。如第4G圖所示,經過高溫烘 烤等黏晶程序(Die Bonding)致使該半導體晶片20得穩 固接置至晶片支架22上,隨即進行模壓製程。 如第4H圖所示,黏晶作業完成之BGA半導體封裝 件置入一模具28内預備進行模壓製程。該模具28係具有 一上模2 80與一得與該上模280合模之下模281,俾供合 模後夾固該BGA半導體封裝件形成有一模穴282提供熔 融封裝樹脂(未圖示)注入而形成一包覆半導體晶片作用 表面200以及該晶片支架22部分表面使其與外界氣密隔 本Λ張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 16234 ^-----------------^ (請先閱讀背面之注意事項再填寫本頁) 490824 A7 五、發明說明(9 ) 離之封裝膠體⑴回湖第4F圖所示,該晶 開設之貫穿孔220得為溶融封裝樹腊(未圖示)接〜 通路徑,俾使固化後封裝膠體23與半導體晶片心二 支架22間結合更形緊密,以防止脫 日日片 之發生。 Μ _⑽inaucrn) 模壓完成之BGA半導體封裝件,如帛化圖所示, 該等覆晶銲塊21係部分外露於封裝膠體23以外。^ 視需要於料覆晶銲塊21上㈣球㈣植接複數付 個銲球24俾供該半導鱧晶片2〇與外 ^ Γ部衮置(如印刷電路 板)(未圖示)電性連結(如第4Ib圖所示)。沖除相鄰晶 片支架22間之連結部分222而形成複數個獨立封裝件2, 如第3圖所示,即完成本發明之BGA半導體封裝件。 篇二實施例: 、第5圖係顯示本發明第二實施例之具晶片支架之bga 半導體封裝件其俯視透視圖。該第二實施例之半導體封裝 件與前述第一實施例的結構及製法大致相同,其不同處僅 在於該晶片支架32係由接置於該半導體晶片3〇外緣之兩 框架片體所構成者,且該兩框架片體32,32間距L係以大 於該銲塾聚集區360而不超過半導體晶片3〇為限,該晶 片支架32之長寬係配合實際封裝件尺寸調整使得封裝製 品更具多樣性。 篇三實施例: 第όΑ至6Β圖所示者係為本發明第三實施例之具晶 片支架之BGA半導體封裝件之俯視透視圖。該第三實施 尺國國家標準(CNS)A4規格(21。X 297公釐)~ " 9 16234 (請先閱讀背面之注意事項再填寫本頁) #衣 訂- 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明(10 ) 例之半導體封裝件與前述第一實施例之結構及製法亦大致 相同其不同處在於該晶片支架32之框架片體得組合成 兼’、外框形式(如第6八圖)或以單-方式(如第6B圖) 接置於曰曰片3〇内部無銲墊聚集區360分布之作用表面300 俾以刀隔半導體晶片30内不同區間之銲墊聚集區 360 ’因而晶片銲塾2()2佈局可展現較高之靈活性。 1四實施你丨:― 第7 A至7B圖係顯示本發明第四實施例之具晶片支 架之BGA半導體封裝件其俯視透視圖。本實施例之半導 體封裝件與前述第-實施例之結構及製法大致相似,惟其 不同處在於該第四實施例之BGA半導體封裝件中該晶片 支架32之框架片體係採组合式,藉由二片以上之框架片. 體同時運作,如同第三實施例,該框架片體得組合成兼具 外框形式(如第7A圖)或以單一方式(如第7]5圖)接 .置於b曰片30内部無銲墊聚集區36〇分布之作用表面Μ。 上長:供半導體晶片30佈局更多樣的選擇。 第五實施你丨: 第8圖係顯示本發明第五實施例之具晶片支架之bga 半導體封裝件之剖面透視圖。如圖所示,該第五實施例之 BGA半導體封裝件與前述第一實施例之結構及製法大致 相同,其不同處在於該晶片支架32係接置於晶片3〇内部 無銲墊聚集區(未圖示)之作用表面3〇〇上並將其外框延 伸出半導體晶片30外部,該晶片支架32藉由外框延伸之 兩翼部與晶片支撐架(未圖示)進行連接,得以提供晶片 16234 訂 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 4观24 A7 五、發明說明(U) 支架設計形式更多樣之變化。 第六實施例: 第9圖所示者係、為本發明第六實施例之具晶片支架 之BGA半導體封裝件之剖視圖。該第六實施例之半 導體封裝件與前述第一實施例之結構與製法大致相同,其 不同處在於本實施例中該晶片支架32 件似(可包含至少一片框架片體(未圖示與第= 結件325共同組接之多件式支架,其中,該第一連結件324 係接置於晶片30内部無銲墊聚集區(未圖示)之作用表 面300上並將其外框延伸出半導體晶片3〇外部,復與黏 設於半導體晶片30非作用表面3〇1上之該第二連結件325 進行接合,該第二連結件325係以銅等導熱性佳之金屬材 質製成,用以替代散熱件使用之。 以上所述僅為本發明之較佳實施例而已,並非用以 限制本發明之實質技術内容的範圍。本發明之實質技術内 容係廣義地定義於下述之申請專利範圍内,任何他人完成 之技術實體及方法如係與下述申請專利範圍所定義者係完 全相同或為一種等效之變更,均將視為涵蓋於此專利範圍 之中。 【符號標號說明】 10,20,30 半導體晶片 101,201,301非作用表面 12 基板 14,24 銲球 請 先 閱 讀 背 Sj 之 注 意 事
I 經濟部智慧財產局員工消費合作社印製 1〇〇,200,300作用表面 11,21,31 覆晶銲塊 16 間隙 102,202,302鲜接録塾 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 11 16234 490824 A7 身 _B7 五、發明說明(η ) 經濟部智慧財產局員工消費合作社印製 15,25 晶圓 16,26 導電銲墊 220,320 貫穿孔 221 膠黏層 222 支架連結部 323 支架彎折部 324 第一連結件 325 第二連結件 13,23,33 封裝膠體 252 切割道 253 晶片區域 250 電路面 154,254 介電層 155 彈性保護層 27 晶片支撐架 28 模具 280 上模 281 下模 260,360 銲墊聚集區
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 12 16234 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 六、申請專利範圍 I -種BGA半導體封裝件,係包含: 導體曰曰片’其係具有-作用表面,於該作用 面上設置有多數個銲墊藉以與複數個第一導電元件 電性連結。俾以形成至少_個焊塾聚集區: ;晶片支架’係由至少一片框架片體所構成,該 “支架係固設於該半導體晶片無鋒塾聚集區分布之 該作用表面上;以及, 封裝膠體’用以完整包覆該半導體晶片之作用 表面。 2. 如申請專利範圍第1項之騰半導體封裝件,並中, =步包含有複數個第二導電元件,其係接置於該 性連社電70件上俾供該半導趙晶片與外界裝置進行電. 3. 如申請專利範圍第2項之bga半導體封裝件,盆中, 4 St導電元件係外露於該BGA半導體封裝件:外。 申睛專利範圍第2項之BGA半導鱧封裝件,其中, 該第二導電元件係為錫鉛銲球。 5.如申請專利範圍第1項之BGA半導體封褒件,其中 該作用表面係為一佈設有電子電路與電子元件之表, 面。 6·如申請專利範圍第1項之BGA半導體封裝件,其中 該半導體晶片係切割自一預先植妥多數第一 之晶圓。 等電疋件 7.如申請專利範圍第丨項之BGA半導體封裝件,其中 本紙張尺度綱中國國家標準(CNS)A4規格(210 X 297公釐) 490824 A8B8C8D8 六、申請專利範圍 該第一導電元件係為覆晶銲塊。 8.如申請專利範圍第丨項之BGA半導體封裝件,其 該晶片支架之樣式係取決於半導體晶片上該等銲墊聚 集區之分布狀態。 9·如申請專利範圍第1項之BGA半導體封裝件,其中, 該晶片支架未接合半導體晶片之部位上係開設有至少 | 一個貫穿孔。 L、〇.如申請專利範圍第丨項之BGA半導體封裝件,其令, 該框架片體之厚度係小於該第一導電元件之高度。 U·如申請專利範圍第1或2項之BGA半導體封裝件,其 中,該框架片體之厚度係小於該第一導電元件與該第 二導電元件高度之總和。 12·如申請專利範圍第丨項之BGA半導體封裝件,其中, 該半導體晶片係藉一膠黏劑黏接至該晶片支架上。 ς3·如申請專利範圍第j項之BGA半導體封裝件,其中, 該曰曰片支架之材質係選自銅、合金、基板纖維等導電 或非導電材質所組組群之一者。 — III — — !— — · I I I I ί f I- «ΙΙΙΙΙΙΪ — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本’、、氏張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 14 16234
TW090108513A 2001-04-10 2001-04-10 Ball grid array semiconductor package with chip support TW490824B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW090108513A TW490824B (en) 2001-04-10 2001-04-10 Ball grid array semiconductor package with chip support

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090108513A TW490824B (en) 2001-04-10 2001-04-10 Ball grid array semiconductor package with chip support

Publications (1)

Publication Number Publication Date
TW490824B true TW490824B (en) 2002-06-11

Family

ID=21677903

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090108513A TW490824B (en) 2001-04-10 2001-04-10 Ball grid array semiconductor package with chip support

Country Status (1)

Country Link
TW (1) TW490824B (zh)

Similar Documents

Publication Publication Date Title
US7521285B2 (en) Method for fabricating chip-stacked semiconductor package
US6472743B2 (en) Semiconductor package with heat dissipating structure
TW385509B (en) Resin sealed semiconductor device and method for manufacturing the same
JP3685947B2 (ja) 半導体装置及びその製造方法
TW579581B (en) Semiconductor device with chip separated from substrate and its manufacturing method
US6316838B1 (en) Semiconductor device
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
TWI280641B (en) Chip structure
TW200415766A (en) Thermally enhanced semiconductor package with EMI shielding
JP2002353398A (ja) 半導体装置
CN107393836B (zh) 芯片封装方法及封装结构
TW461064B (en) Thin-type semiconductor device having heat sink structure
CN106471612A (zh) 半导体器件及其制造方法
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
CN114464581A (zh) 封装结构及其制造方法
US20060091516A1 (en) Flexible leaded stacked semiconductor package
US20180374780A1 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP3547303B2 (ja) 半導体装置の製造方法
TWI376019B (en) Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
TW502422B (en) Method for encapsulating thin flip-chip-type semiconductor device
JP2006093679A (ja) 半導体パッケージ
TW490824B (en) Ball grid array semiconductor package with chip support
TW466725B (en) Multiple chip package
JP3314574B2 (ja) 半導体装置の製造方法
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees