TW488075B - Method for producing metal oxide semiconductor type field effect transistor (MOSFET) - Google Patents
Method for producing metal oxide semiconductor type field effect transistor (MOSFET) Download PDFInfo
- Publication number
- TW488075B TW488075B TW90114643A TW90114643A TW488075B TW 488075 B TW488075 B TW 488075B TW 90114643 A TW90114643 A TW 90114643A TW 90114643 A TW90114643 A TW 90114643A TW 488075 B TW488075 B TW 488075B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- patent application
- scope
- item
- source
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
488075 五、發明說明(1) 5 - 1發明領域: 本發明係為一種製作金氧半場效電晶體之方法,特別 是有關於一種將閘極與間隙壁製作在一渠溝内之金氧半場 效電晶體之方法。本發明利用在底材内之渠溝内形成閘極 與間隙壁所製作的金氧半場效電晶體以降低源極/汲極的 接合深度,並降低汲極電壓導致源極與通道間電位能下降 與貫穿漏電流的效應,避免在後續製程中發生針型漏電流 的缺陷。
5 - 2發明背景: 半導體積體電路(semiconductor integrated c i r cu i t)的製造技術已經不斷的改進,當個別元件的尺寸 已經顯著地縮小時,安裝在半導體晶片上的元件數量已經 大量地增加。在現今的製造程序中,半導體元件的尺寸已 經縮小到次微米(s u b - m i c r ο η )的領域。在如此高密度的晶 片上,為了要獲得良好的電性,每一個元件必須被適當的 縮小,以減少縮小體積的半導體元件所發生之缺陷。 參照第一圖所示,傳統之金氧半場效電晶體的形成方 法為先在一底材1 0上形成一閘極2 0,此閘極2 0至少包含一 閘極氧化層2 2 ( g a t e ο X i d e 1 a y e r )。參照第二圖所示,接
488075 五、發明說明(2) 下來利用離子植入之方式將製程所需N型離子或是P型離子 植入閘極兩側之底材内以形成輕摻雜没極(1 i g h 11 y d 〇 p e d drain ; LDD) 3 0之區域。參照第三圖所示,在閘極20的側 壁上形成間隙壁4 0,此間隙壁4 0的材質大部分通常為一絕 緣材質,諸如:氮化矽等。間隙壁4 0主要的功能為減少閘 極2 0發生漏電流的缺陷。參照第四圖所示,利用離子植入 之方式將製程所需N型離子或是P型離子植入底材1 0内以形 成源極/没極5 0之區域。此源極/沒極5 0之區域位於輕摻雜 没極3 0區域之兩側。參照第五圖所示,利用自對準金屬石夕 化物(s a 1 i c i d e )的製程在閘極2 0與源極/沒極5 0區域上形 成一層金屬矽化物(s i 1 i c i d e ) 6 0,隨即完成利用傳統之方_ 法製作金氧半場效電晶體的製程。 當半導體的體積縮小後,半導體各部位元件的體積也 將隨之縮小。而當金氧半場效電晶體的體積需要縮小時’ 金氧半場效電晶體各部位之元件也將雖之縮小,諸如··閘 極、間隙壁或是源極/汲極等。當源極/汲極之區域縮小時 ,源極/汲極的深度也會隨著縮小。但是在傳統結構的金 氧半場效電晶體中,若源極/汲極的接合深度太淺,則在 後續形成金屬矽化物的製程之後,金氧半電晶體會發生針φ 型漏電流的缺陷,且會發生換位(t r a d e 〇 f f )的問題。若 源極/汲極的接合深度太深,則容易造成汲極電壓導致源 極與通道間電位能下降與貫穿漏電流的缺陷。因此,在半 導體元件的體積越來越小的趨勢下,若仍舊採用傳統之方
488075 五、發明說明(3) 法製作金氧半場效電晶體,則會降低半導體元件之品質及 良率(yield),並增加生產之成本。 5 - 3發明目的及概述: 鑑於上述的發明背景中,利用傳統的方法無法製作體 積較小且效能良好之金氧半場效電晶體。本發明提供了一 項方法,利用在底材内之渠溝内形成閘極與間隙壁所製作 的金氧半場效電晶體,以減少汲極電壓導致源極與通道間 電位能下降的缺陷。 本發明的第二個目的為利用在底材内之渠溝内形成閘 極與間隙壁所製作的金氧半場效電晶體,以減少貫穿漏電 流的缺陷。 本發明的第三個目的為利用在底材内之渠溝内形成閘 極與間隙壁所製作的金氧半場效電晶體,以減少針型漏電 流的缺陷。 本發明的第四個目的為利用在底材内之渠溝内形成閘 極與間隙壁所製作的金氧半場效電晶體,以減少換位的缺 陷0
488075 五、發明說明(4) 本發明之再一個目的為利用在底材内之渠溝内形成閘 極與間隙壁所製作的金氧半場效電晶體,以提1¾半導體元 件之品質及良率。 根據以上所述之目的,本發明提供了一項方法,利用 在底材内之渠溝内形成閘極與間隙壁所製作的金氧半場效 電晶體,以避免縮小體積後之金氧半場效電晶體因為源極 /汲極的接合深度太深或是太淺,所造成汲極電壓導致源 極與通道間電位能下降及貫穿漏電流的缺陷。本發明也可 避免因為源極/汲極的接合深度太深或是太淺所造成針型 漏電流及換位的缺陷。本發明更可提高半導體元件之品質_ 及良率。 5 - 4發明詳細說明: 本發明的一些實施例會詳細描述如下。然而,除了詳 細描述外,本發明還可以廣泛地在其他的實施例施行,且 本發明的範圍不受限定,其以之後的專利範圍為準。 本發明為將閘極與間隙壁形成於底材之一渠溝内以製 作金氧半場效電晶體。參照第六圖所示,首先提供一晶圓 ,此晶圓至少包含一底材1 0 0。接下來移除部分的底材1 〇 〇 ,以在底材1 0 0上形成一渠溝1 2 0,此渠溝1 2 0之寬度及深
488075 五、發明說明(5) 度隨著製程所需而不同。移除的方式大部分使用蝕刻的方 法,而底材1 0 0所使用之材質大部分為一矽底材。參照第 七圖所示,在渠溝1 2 0之底部形成一閘極2 0 0,此閘極至少 包含一閘極氧化層2 2 0。渠溝的深度範圍約為閘極厚度的 5 0%至80%,而渠溝之寬度範圍約為0.2//111至0.35//111。隨 著半導體元件體積的縮小,渠溝之深度與寬度將會越來越 小。閘極2 0 0的體積隨著金氧半場效電晶體的縮小而縮小 。參照第八圖所示,接下來在閘極2 0 0與底材1 0 0上形成一 間隙壁層3 0 0,並填滿整個渠溝1 2 0。通常採用絕緣物質作 為間隙壁層3 0 0之材質,諸如:氮化矽等。 參照第九圖所示,移除部分之間隙壁層3 0 0,在閘極 2 0 0的兩側形成間隙壁3 1 0。此間隙壁3 1 0的功能為防止閘 極2 0 0發生漏電流之缺陷且其位於閘極2 0 0之兩側並填滿整 個渠溝1 2 0。通常採用蝕刻之方式以移除部分之間隙壁層 3 0 0。參照第十圖所示,接下來將製程所需之N型離子或是 P型離子植入間隙壁兩側的底材内,以製作源極/沒極區域 4 0 0。傳統製作金氧半場效電晶體的方式,大部分採用輕 摻雜汲極的方式以避免金氧半場效電晶體發生短通道效應 之缺陷。但是在金氧半場效電晶體體積縮小之後,輕摻雜 汲極區域也將隨之縮小。在輕摻雜汲極的製程中,雖然可 以控制輕摻雜汲極區域之大小,但是在後續的高溫製程中 ,輕摻雜區域中的離子將很容易藉由滲透及擴散之作用移 至其他區域,使輕摻雜汲極之區域擴大而發生短通道效應
488075 五、發明說明(6) 的缺陷。因此在本發明中,直接植入製程所需之離子以形 成源極/汲極區域4 0 0。接下來再施以一第一快速加熱製程 作為回火(anneal )之製程。經由控制離子植入的深度與製 &的溫度使得植入之離子經由擴散或是滲透之作用移至適 當之位置’以取代輕摻雜汲極區域之功能。此區域通常稱 為源極/>及極之延伸區域(s〇urce/draj^ extended region )4 2 0。此第一快速加熱製程之溫度大約為9 5 〇至丨〇 5 〇它。 參照第十一圖所示,在閘極2 〇 〇、間隙壁3 1 0與源極/ 沒極區域4 0 0上形成一金屬層5 0 0。大部分使用化學氣相沉 積(chemical vapor deposition; CVD)法或是磁控直流籲 電錢鍵(direct current magnetron sputtering)法來沉 積此金屬層500。接下來,將晶圓送入反應室中進行第二 快速加熱製程,使金屬層5 0 0與接觸處之矽反應,以形成 金屬矽化物(s i 1 i c i d e )層5 1 0。第二快速加熱製程的溫度 大約為5 0 0至7 0 0°C。此時的金屬矽化物的結構主要是電阻 值較高之C - 4 9相的結構。參照第十二圖所示,利用r c A清 洗的方式來去除未參與反應或反應後所殘留的金屬層5 〇 〇 ,而將金屬矽化合物層5 1 0留在閘極2 0 0與源極/汲極區域 4 0 0上。最後再執行第三快速加熱製程,將c - 4 9相之金屬 矽化物結構轉換成電阻值較低的C - 5 4相之結構。第三快速_ 加熱製程的溫度大約為7 5 0至8 5 0°C。此金屬層5 0 0的材質 可為鈦、鈷及白金等,通常使用鈦為此金屬層5 0 0的材質
488075 五、發明說明(7) 鈦是現在自對準金屬石夕化物製程中最常使用的金屬材 料。基本上,敛是一種氧吸能力(oxygen gettering)不錯 的金屬材料,在適當的溫度下,鈦極易與金氧半電晶體上 的汲極/源極和閘極上的矽因交互擴散而形成一電阻率很 低的鈦石夕化合物(titanium silicide; TiSi2)。 藉由本發明所製作而成的金氧半場效電晶體,可較精 確地控制源極/汲極區域的接合深度,且源極/汲極區域之 接合深度的誤差允許範圍也較大,因此不會由於源極/汲 極的接合深度太深,而發生汲極電壓導致源極與通道間電_ 位能下降與貫穿漏電流的缺陷。藉由本發明之方法,也可 以避免源極/汲極的接合度太淺,而在後續形成自對準金 屬矽化物製程後發生針型漏電流及換位的缺陷。利用本發 明之方法,可順利縮小半導體元件之體積,而不會影響其 效能,因此可提高半導體元件之品質與良率。 綜合上述,本發明提供了一項方法,利用在底材内之 渠溝内形成閘極與間隙壁所製作的金氧半場效電晶體,以 避免縮小體積後之金氧半場效電晶體因為源極/汲極的接 φ 合深度太深或是太淺,所造成汲極電壓導致源極與通道間 電位能下降及貫穿漏電流的缺陷。本發明也可避免因為源 極/汲極的接合深度太深或是太淺,所造成針型漏電流及 換位的缺陷。本發明更可提高半導體元件之品質及良率,
第10頁 488075 五、發明說明(8) 不僅具有實用功效外,並且為前所未見之設計,具有功效 性與進步性之增進,故已符合專利法之要件,爰依法具文 申請之。為此,謹貴 審查委員詳予審查,並祈早曰賜准 專利,至感德便。 以上所述僅為本發明之較佳實施例而已,此實施例僅 係用來說明而非用以限定本發明之申請專利範圍。在不脫 離本發明之實質内容的範疇内仍可予以變化而加以實施, 此等變化應仍屬本發明之範圍。因此,本發明之範疇係由 以下之申請專利範圍所界定。
488075 圖式簡單說明 第一圖為在晶圓底材上形成一閘極之示意圖; 第二圖為形成在底材内輕摻雜汲極之示意圖; 第三圖為在閘極之側壁上形成間隙壁之示意圖; 第四圖為在底材内形成源極/汲極區域之示意圖; 第五圖為形成一金屬矽化物層於閘極與源極/汲極區 域上之示意圖; 第六圖為在底材内形成一渠溝之示意圖; 第七圖為在渠溝之底部形成一閘極之示意圖; 第八圖為在底材與閘極上形成一間隙壁層並填滿渠溝 之不意圖, 第九圖為在閘極兩側之側壁形成間隙壁並填滿渠溝之 示意圖; $ 第十圖為在底材内形成源極/汲極區域與源極/汲極延 伸區域之示意圖;
第12頁 488075 圖式簡單說明 第十一圖為在閘極、間隙壁與源極/汲極區域上形成 一金屬層之示意圖;及 第十二圖為在閘極與源極/汲極區域上形成金屬矽化 物層之示意圖。 主要部份之代表符號: 10底材 2 0閘極 2 2閘極氧化層 3 0輕換雜 >及極區域 麵^ 4 0間隙壁 5 0源極/没極區域 6 0金屬石夕化物層 1 0 0底材 12 0渠溝 2 0 0閘極 2 2 0閘極氧化層 3 0 0間隙壁層 3 10間隙壁 φ 4 0 0源極/;及極區域 4 2 0源極/汲極延伸區域 5 0 0金屬層 5 1 0金屬石夕化物層
第13頁
Claims (1)
- 488075 六、申請專利範圍 1. 一種製作一金氧半場效電晶體的方法,其中該方法至少 包含: 提供一晶圓,該晶圓至少包含一底材; 形成一渠溝於該底材内; 形成一閘極於該渠溝之一底部; 形成一間隙壁於該閘極之兩側並填滿該渠溝; 植入一離子於該間隙壁兩側的該底材内; 進行一第一快速加熱製程以在該底材内形成一源極/ 汲極區域與一源極/汲極延伸區域; 形成一金屬層於該閘極、該間隙壁與該源極/汲極區 域; 進行一第二快速加熱製程以在該閘極與該源極/汲極 區域上形成一金屬矽化物層;及 移除該金屬層。 2. 如申請專利範圍第1項的方法,其中上述之閘極至少包 含一閘極氧化層。 3. 如申請專利範圍第1項的方法,其中上述之渠溝的一深 度為該閘極之一厚度的5 0 %至8 0%。 4. 如申請專利範圍第1項的方法,其中上述之離子為一 N型 離子。第14頁 488075 六、申請專利範圍 5 .如申請專利範圍第1項的方法,其中上述之離子為一 P型 離子。 6. 如申請專利範圍第1項的方法,其中上述之金屬層之一 材料為鈦。 7. 如申請專利範圍第1項的方法,其中上述之金屬層之一 材料為始。 8. 如申請專利範圍第1項的方法,其中上述之金屬層之一 材料為白金。 9. 一種製作一金氧半場效電晶體的方法,其中該方法至少 包含: 提供一晶圓,該晶圓至少包含一底材; 形成一渠溝於該底材内; 形成一閘極於該渠溝之底部,該閘極至少包含一閘極 氧化層; 形成一間隙壁於該閘極與該閘極氧化層之一側壁並填 滿該渠溝, 植入一離子於該間隙壁兩側的該底材内; 進行一第一快速加熱製程以在底材内形成一源極/汲 極區域與一源極/汲極延伸區域; 形成一金屬層於該閘極、該間隙壁與該源極/汲極區第15頁 488075 六、申請專利範圍 域; 進行一第二快速加熱製程以在該閘極與該源極/汲極 區域上形成一金屬矽化物層;及 移除該金屬層並進行第三快速加熱製程。 1 0 .如申請專利範圍第9項的方法,其中上述之渠溝的一深 度為該閘極之一厚度的5 0 %至8 0%。 1 1.如申請專利範圍第9項的方法,其中上述之離子為一 N 型離子。 1 2.如申請專利範圍第9項的方法,其中上述之離子為一 P 型離子。 1 3 .如申請專利範圍第9項的方法,其中上述之金屬層之一 材料為鈦。 1 4.如申請專利範圍第9項的方法,其中上述之金屬層之一 材料為I古。 1 5 .如申請專利範圍第9項的方法,其中上述之金屬層之一 材料為白金。 1 6 .如申請專利範圍第9項的方法,其中上述之間隙壁之一第16頁 488075 六、申請專利範圍 材料為氮化矽。 1 7.如申請專利範圍第9項的方法,其中上述之第一快速加 熱製程之溫度範圍約為9 5 0°C至1 0 5 0°C。 1 8 .如申請專利範圍第9項的方法,其中上述之渠溝之寬度 約為 0 · 2 // m 至 0 . 3 5 // m。第17頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90114643A TW488075B (en) | 2001-06-15 | 2001-06-15 | Method for producing metal oxide semiconductor type field effect transistor (MOSFET) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90114643A TW488075B (en) | 2001-06-15 | 2001-06-15 | Method for producing metal oxide semiconductor type field effect transistor (MOSFET) |
Publications (1)
Publication Number | Publication Date |
---|---|
TW488075B true TW488075B (en) | 2002-05-21 |
Family
ID=21678561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW90114643A TW488075B (en) | 2001-06-15 | 2001-06-15 | Method for producing metal oxide semiconductor type field effect transistor (MOSFET) |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW488075B (zh) |
-
2001
- 2001-06-15 TW TW90114643A patent/TW488075B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI320954B (en) | Semiconductor component and method of manufacture | |
JPH10173177A (ja) | Misトランジスタの製造方法 | |
TWI287290B (en) | Metal insulator semiconductor type semiconductor device and its manufacturing method | |
US20070145474A1 (en) | Vertical-gate mos transistor for high voltage applications with differentiated oxide thickness | |
US20050191834A1 (en) | Creating shallow junction transistors | |
US7468303B2 (en) | Semiconductor device and manufacturing method thereof | |
TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
JPH04218925A (ja) | 半導体装置およびその製造方法 | |
TW488075B (en) | Method for producing metal oxide semiconductor type field effect transistor (MOSFET) | |
US20040214382A1 (en) | Method of manufacturing MOS transistor having short channel | |
TW550735B (en) | Structure of metal oxide semiconductor type field effect transistor | |
TWI231547B (en) | Short channel transistor fabrication method for semiconductor device | |
KR100267399B1 (ko) | 실리사이드 형성 방법 | |
WO2023272816A1 (zh) | 一种半导体晶体管结构及制作方法 | |
US20240088213A1 (en) | Semiconductor device and method for manufacturing the same | |
EP1524685A1 (en) | Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer | |
TW426972B (en) | Method of forming the extending junction of source/drain by using Si-B layer in fabricating complementary metal oxide semiconductor field effect transistor | |
JP2003318189A (ja) | モスフェット及びその製造方法 | |
TW442857B (en) | Process to manufacture metal oxide semiconductor transistor with metal gate | |
KR100618313B1 (ko) | 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 이의제조 방법 | |
KR20000010018A (ko) | 반도체 장치의 제조방법 | |
JP2004158697A (ja) | 半導体装置及びその製造方法 | |
TW436936B (en) | Semiconductor device having selective epitaxy growth layer | |
TW474017B (en) | Manufacturing method of MOS transistor | |
TW442919B (en) | Method to form source/drain extension junction by using borosilicate glass in manufacturing CMOS transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |