TW486866B - Output buffer circuit with high speed, no noise and easily matched impedance - Google Patents
Output buffer circuit with high speed, no noise and easily matched impedance Download PDFInfo
- Publication number
- TW486866B TW486866B TW090100700A TW90100700A TW486866B TW 486866 B TW486866 B TW 486866B TW 090100700 A TW090100700 A TW 090100700A TW 90100700 A TW90100700 A TW 90100700A TW 486866 B TW486866 B TW 486866B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- gate
- inverter
- delay
- output buffer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
Landscapes
- Logic Circuits (AREA)
Description
經濟部智慧財產局員工消費合作社印製 486866 6653twf.doc/008 β7 五、發明說明(丨) 本發明是有關於一種可同時提高驅動能力及小電壓 時變率的輸出裝置,並可藉由儲存元件來達成晶片上 (on-chip)可程式化的輸出裝置,進而使輸出阻抗、驅動 能力、電壓時變率及輸出波形更接近所需的規格。 在高速積體電路的應用上,輸出緩衝器的設計應該 注意驅動能力、輸出阻抗匹配及其他的規格,如電壓時 變率(slew rate)。。爲達此目的,習知提出幾種解決方 式。例如美國專利US 5,974,476與5,162,672等,但其 無法同時支援高驅動能力之小輸出阻抗與低驅動能力之 小電壓時變率(slew rate)。同時其輸出的波型因元件特 性而不對稱,或造成驅動傳輸線因阻抗不匹配而產生雜 訊。其次,在美國專利US 4,820,942中,其提出一種直 流與交流(AC + DC)方式之輸出驅動電路。配合AC與DC 兩組電路於一組態中,可以依據設定條件於局部時間開 啓AC電路動作。然而,此電路只能達到固定的驅動與 延遲能力。且因AC部分的電路作用時間較短,對輸出 阻抗匹配助益不大。 綜上所述,上述習知之任一架構並無法在同一電路 架構中同時支援有高驅動能力的小輸出阻抗與低驅動能 力之小電壓時變率(slew rate)。此外,當外部連結電路 與緩衝器之輸出阻抗不匹配時,會產生不必要的傳輸線 反身寸雜訊(transmission line noise) 〇 因此本發明係提出一種輸出緩衝電路,可以同時提 供具有高能力的小輸出阻抗特性,以及小驅動能力之電 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -0 ϋ «1 ·1 1 n 1 ϋ 一:eJ I 1 ϋ 1 n ϋ ϋ I ·
Claims (1)
- 486866 6653twf2.doc/006 „ 9 m η n 7 n n號亨利範同修— 本 A8 B8 C8 D8 ?/年3 正日期9 1 . 3 · 6 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1. 一種輸出緩衝電路,具有一輸入埠端與一輸出埠端, 包括: 一不具有延遲單元之輸出緩衝級,包括一第一型通道 推升電晶體、一第二型通道推降電晶體與一第一邏輯電 路,該第一型通道推升電晶體與該第二型通道推降電晶體 之汲極耦接一起,並連接到該輸出埠’該第一邏輯電路更 接收一致能訊號與一輸入訊號;以及 至少一具延遲單元之輸出緩衝級’該具延遲單元之輸 出緩衝級包括一第一型通道推升電晶體、一第二型通道推 降電晶體與一第二邏輯電路,該第一型通道推升電晶體與 該第二型通道推降電晶體之汲極耦接一起,並連接到該輸 出埠,該第二邏輯電路更接收該致能訊號與該輸入訊號。 2. 如申請專利範圍第1項所述之輸出緩衝電路,其中 該第一邏輯電路更包括: 一反及閘,接收該致能訊號與該輸入訊號,該反及閘 之輸出耦接至該不具有延遲單元之輸出緩衝級中之該第一 型通道推升電晶體的閘極; 一反相器,接收該致能訊號,並將該致能訊號反相; 以及 一反或閘,接收該反相器之輸出與該輸入訊號,該反 或閘之輸出耦接至該不具有延遲單元之輸出緩衝級中之該 第二型通道推升電晶體的閘極。 3. 如申請專利範圍第1項所述之輸出緩衝雷路,其中 該第二邏輯電路更包括: ---------------------^--— II--"I-Ί (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 外卿66 6653twf2.doc/006 Q8 ------ -_ ’、申睛專利範圍 一第一反相器,接收該輸入訊號; 一第二反相器,接收該致能訊號; 一第一反或閘,接收該第一與該第二反相器之輸出; 一延遲單元,耦接至該第一反相器之輸出; 一第一反及閘,接收該致能訊號與該第一反相器之輸 出; 一第二反及閘,接收該第一反或閘與該延遲電路之輸 出’且該第二反及閘之輸出耦接至該具有延遲單元之輸出 糸爰衝級中之該第一型通道推升電晶體的閘極;以及 一第二反或閘,接收該第二反及閘與該延遲電路之輸 出’且該第二反或閘之輸出耦接至該具有延遲單元之輸出 緩衝級中之該第二型通道推升電晶體的閘極。 4·如申請專利範圍第3項所述之輸出緩衝電路,其中 该延遲單元更包括一第一延遲單兀與一第二延遲單元,其 中該第一延遲單元係耦接在該第一反相器與該第二反及閘 之間,且該第一延遲單元係耦接在該第一反相器與該第二 反或閘之間。 5·—種可程式化多重組態之輸出緩衝電路,具有一輸 入埠端與一輸出埠端,包括: 一不具有延遲單元之輸出緩衝級,包括一第一型通道 推升電晶體、一第二型通道推降電晶體與一第一邏輯電 路,該第一型通道推升電晶體與該第二型通道推降電晶體 之汲極耦接一起,並連接到該輸出埠,該第一邏輯電路更 接收一致能訊號與一輸入訊號;以及 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---—ill--I I I I --I--I--訂· — — — — — — I· *5^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 486866 A8 B8 6653twf2.doc/006 Qg D8 六、申請專利範圍 至少一具延遲單元之輸出緩衝級,該具延遲單元之輸 出緩衝級包括一第一型通道推升電晶體、一第二型通道推 降電晶體與一第二邏輯電路,該第一型通道推升電晶體與 該第二型通道推降電晶體之汲極耦接一起,並連接到該輸 出埠,該第二邏輯電路更接收該致能訊號、該輸入訊號與 對應之一選擇致能訊號;以及 一儲存元件輸出組態控制單元,用以輸出各該些具延 遲單元之輸出緩衝級所對應之該些選擇致能輸出訊號,用 以使部分該些具延遲單元之輸出緩衝級致能。 6.如申請專利範圍第5項所述之可程式化多重組態之 輸出緩衝電路,其中該第一邏輯電路更包括: 一反及閘,接收該致能訊號與該輸入訊號,該反及閘 之輸出更耦接至該不具有延遲單元之輸出緩衝級中之該第 一型通道推升電晶體的閘極; 一反相器,接收該致能訊號,並將該致能訊號反相; 以及 一反或閘,接收該反相器之輸出與該輸入訊號,該反 或閘之輸出更耦接至該不具有延遲單元之輸出緩衝級中之 該第二型通道推升電晶體的閘極。 7·如申請專利範圍第5項所述之可程式化多重組態之_ 輸出緩衝電路,其中該第二邏輯電路更包括: 一第一反及閘,接收該致能訊號與該選擇致能訊號; 一第一反相器,接收該輸入訊號; 一第一反或閘,接收該第一反及閘與該第一反相器之 17 本紙張尺度過财關家鮮(CNS)A4規格㈣x 297公爱) --·11.1111---I I -----I--訂·!1111 *^ (請先閲讀背面之注意事項再填寫本頁) 486866 66 53twf2 . doc/0 06 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印制农 六、申請專利範圍 輸出; 一延遲單元’稱接至該第一反相器之輸出; 一第二反相器,耦接至該第一反及閘之輸出; 一第二反及聞’接收該第一與該第二反相器之輸出; 閑’接收該第一反或閘與該延遲電路之輸 反及_之輸出耦接至該具有延遲單元之輸出 緩衝級中之該第一型通道推升電晶體的閘極;以及 ^第11反或闊’接收該第二反及閘與該延遲電路之輸 m ’ 亥第ζ:反或閘之輸出耦接至該具有延遲單元之輸出 緩衝級中之該第二型通道推升電晶體的閘極。 8·如申請專利範_第7項所述之可程、式化多重組態之_ 輸出緩衝電路’其中該延遲單元更包括一個或一個以上之 延遲電路與一解碼器,該些延遲電路係串聯連接,各該些 延遲電路之輸出與該些延遲單電路之第一個延遲電路的輸 入均親接到該解碼器,該解碼器更包括一個或一個以上之 個延遲選擇訊號’用以選擇致能部分該些延遲電路。 9·如申請專利範圍第7項所述之可程式化多重組態之 輸出緩衝電路’其中該延遲單元更包括一第一延遲單元與 一第一延遲單元’其中該第一延遲單元係耦接在該第一反 相器與該第二反及閘之間,且該第一延遲單元係耦接在該 第一反相器與該第二反或閘之間。 1〇·如申g靑專利範圍第9項所述之可程式化多重組態之 輸出緩衝電路’其中該第一與該第二延遲單元分別更包括 複數個延遲電路與一解碼器,該些延遲電路係串聯連接, — ] ua^r-- (請先閱讀背面之注意事項再填寫本頁) 言 Γ 衾· ί 本紙張尺度適用中國國家標準(CNS)A4規格(2Ϊ^97公釐) 486866 A8 B8 C8 D8 6653twf2.doc/006 六、申請專利範圍 各該些延遲電路之輸出與該些延遲單電路之第一個延遲電 路的輸入均耦接到該解碼器,該解碼器更包括複數個延遲 選擇訊號,用以選擇致能部分該些延遲電路。 11. 如申請專利範圍第10項所述之可程式化多重組態 之輸出緩衝電路,其中該第一延遲單元之該些延遲電路的 級數與該第二延遲單元之該些延遲電路的級數相同。 12. 如申請專利範圍第10項所述之可程式化多重組態 之_輸出緩衝電路,其中該第一延遲單元之該些延遲電路的 級數與該第二延遲單元之該些延遲電路的級數相異。 13. 如申請專利範圍第10項所述之可程式化多重組態 之輸出緩衝電路,其中該儲存元件輸出組態控制單元更包 括輸出該些延遲選擇訊號到該解碼器。 I If I------I ----1 I--^ — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 19 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090100700A TW486866B (en) | 2001-01-12 | 2001-01-12 | Output buffer circuit with high speed, no noise and easily matched impedance |
US09/829,231 US6445212B1 (en) | 2001-01-12 | 2001-04-09 | High-speed, low-noise, impedance-matched output buffer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090100700A TW486866B (en) | 2001-01-12 | 2001-01-12 | Output buffer circuit with high speed, no noise and easily matched impedance |
Publications (1)
Publication Number | Publication Date |
---|---|
TW486866B true TW486866B (en) | 2002-05-11 |
Family
ID=21677027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090100700A TW486866B (en) | 2001-01-12 | 2001-01-12 | Output buffer circuit with high speed, no noise and easily matched impedance |
Country Status (2)
Country | Link |
---|---|
US (1) | US6445212B1 (zh) |
TW (1) | TW486866B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642742B1 (en) * | 2002-03-21 | 2003-11-04 | Advanced Micro Devices, Inc. | Method and apparatus for controlling output impedance |
KR100533383B1 (ko) * | 2004-03-12 | 2005-12-06 | 주식회사 하이닉스반도체 | 출력 드라이버 회로 |
DE102004036958A1 (de) * | 2004-07-30 | 2006-03-23 | Tridonicatco Gmbh & Co. Kg | Ansteuerung von Leistungsschaltern |
US7355453B2 (en) | 2004-08-11 | 2008-04-08 | Altera Corporation | Techniques for trimming drive current in output drivers |
US7200940B2 (en) * | 2004-08-11 | 2007-04-10 | Mackelvie Winston | Tool for surface burring |
US7671630B2 (en) * | 2005-07-29 | 2010-03-02 | Synopsys, Inc. | USB 2.0 HS voltage-mode transmitter with tuned termination resistance |
US7880513B2 (en) * | 2008-12-29 | 2011-02-01 | Oracle America, Inc. | Repeater circuit with staged output |
US8035417B1 (en) * | 2010-07-26 | 2011-10-11 | Macronix International Co., Ltd. | Output buffer circuit with variable drive strength |
US8405424B2 (en) * | 2011-06-08 | 2013-03-26 | Fairchild Semiconductor Corporation | Output buffer with adjustable feedback |
US9621138B1 (en) * | 2015-11-05 | 2017-04-11 | Nxp B.V. | Slew control using a switched capacitor circuit |
US10614864B1 (en) * | 2019-05-13 | 2020-04-07 | Winbond Electronics Corp. | Buffer output circuit, driving method thereof and memory apparatus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4820942A (en) * | 1988-01-27 | 1989-04-11 | Advanced Micro Devices, Inc. | High-speed, high-drive output buffer circuits with reduced ground bounce |
US5528166A (en) * | 1995-03-14 | 1996-06-18 | Intel Corporation | Pulse controlled impedance compensated output buffer |
JPH11355120A (ja) * | 1998-06-03 | 1999-12-24 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
2001
- 2001-01-12 TW TW090100700A patent/TW486866B/zh not_active IP Right Cessation
- 2001-04-09 US US09/829,231 patent/US6445212B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6445212B1 (en) | 2002-09-03 |
US20020093363A1 (en) | 2002-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW486866B (en) | Output buffer circuit with high speed, no noise and easily matched impedance | |
TW463460B (en) | Power-on reset circuit for dual-supply system | |
WO2017133155A1 (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
TW478251B (en) | Programmable delay element | |
TW448620B (en) | Level adjusting circuit and the data output circuit thereof | |
US20050134304A1 (en) | Circiut for performing on-die termination operation in semiconductor memory device and its method | |
EP2209124A3 (en) | A shift register | |
US10679541B2 (en) | Display panel | |
JP2002290217A (ja) | 遅延回路、遅延回路を含む半導体集積回路装置、及び遅延方法 | |
US8269540B2 (en) | Circuitry and methods for improving differential signals that cross power domains | |
TW200933587A (en) | Scanning signal line driving circuit and display device | |
TWI308424B (en) | Clock-pulse generator and shift register | |
KR20080095613A (ko) | 단일 신호-차동 신호 변환기 및 변환 방법 | |
JP2000040364A (ja) | 同期式半導体メモリ装置及びその基準信号発生回路 | |
US5903142A (en) | Low distortion level shifter | |
JP3691344B2 (ja) | 入力バッファ回路 | |
US20080291748A1 (en) | Wide window clock scheme for loading output fifo registers | |
US6801054B2 (en) | Output buffer circuit | |
JPH06197006A (ja) | 同期式論理回路 | |
US20020036301A1 (en) | Semiconductor integrated circuit device | |
US6710638B2 (en) | Voltage conversion circuit and semiconductor device | |
CN108564979B (zh) | 单端读取电路 | |
TW315450B (zh) | ||
US6693842B2 (en) | Semiconductor device having a plurality of output signals | |
JP3003577B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |