TW486764B - Bipolar transistor structure - Google Patents
Bipolar transistor structure Download PDFInfo
- Publication number
- TW486764B TW486764B TW089104061A TW89104061A TW486764B TW 486764 B TW486764 B TW 486764B TW 089104061 A TW089104061 A TW 089104061A TW 89104061 A TW89104061 A TW 89104061A TW 486764 B TW486764 B TW 486764B
- Authority
- TW
- Taiwan
- Prior art keywords
- collector
- base
- layer
- following
- steps
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 238000005352 clarification Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 29
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 9
- 230000005684 electric field Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000002079 cooperative effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/6628—Inverse transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
486764
五、發明説明（ 技術領域 本發明有關雙極性電晶體及其製造，且特別地有關雙極 性高頻電晶體。 發明背景 典土地雙極性南頻電晶體係使用於功率放大且廣泛地 使用於通訊系統之輸出部件中，該等元件需滿足崩潰電 壓，DC(直流）電流放大（幻，電容量，RF增益，強度，雜 訊指數（noise ngUre)，輸入/輸出阻抗，失真等等之許多詳 細的要求。操作頻率分布自數5MHz(百萬赫）在GHz(十億 赫）（區域内；利用一封裝中之許多並聯的元件，輸出功率 要求分布自數瓦特數至數百瓦特數。功率電晶體將操作於 大的化號位準及高的電流密度處。 電晶體結構常係直立集極接點於矽基板之背面，集極層 磊晶地沉積在該基板上，基極及射極則藉擴散或離子佈植 而形成於磊晶層之頂部，藉變化掺雜之輪廓可獲得不同之 頻率及崩潰電壓特徵。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁} 訂 ·丨 在通訊中最感興趣之一參數係失真。電晶體之線性或沒 有失真會確定諸如與相鄰頻道干擾之若干用於通訊系統的 重要參數，藉此而確定附近頻道間所需之頻率邊際。使系 統可更線性地完成於該系統之各層次上：元件，電路，電 路板’副系統’系統等，此處吾人僅考慮元件層次處之改 良。 - 當輸出#號之大小並未精確正比於輸入信號時，失真合 發生。因為非線性輸入/輸出特徵且由於當切換於高頻時之 -4- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 486764
内部及外部寄生成份’所以主動半導體元件（雙極性元件或 FET元件）總是會產生非線性輸出。由於指數型輸人/輸出關 係，雙極性70件之非線性會比FET之非線性更複雜，因此 ^•不改元件之材料將_^法處理輸人/輸出信號之基本關 係。 兀件私谷K降低較易於達成，功率電晶體線性之最重 要電容量係料在電晶體輸出側之電容^，主f由基極集 極電、容量（接面型，電壓相依式）及金屬_基板寄生電容 (M0S型，電壓獨立式）所組成。 因為接面私谷本質上係非線性的，所以當接面上之電壓 改又時日產生才多非線性及諧波於頻譜中。在功率操作期 間（大#號切換），當B-C接面上之電壓從零左右變化至兩 倍之供應電壓時會給定基極集極電容量變化中大約4的因 數。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 失真問題可藉諸如預失真及回授之電路技術而予以處理 至-些附加的或實際的成本。然而，纟電抗性元件中之非 線性係極難以補償，因為涉及時間相依性。尤其在雙極性 電晶體中之集極基極電容量係重要的，因其係主要的電抗 性非線性。因此，需要有降低失真於元件層次處之方法。 在也讓予給Telefonaktiebolaget LM EdCSS0n之國際專利 申請案W0 99/12211號中，本案之發明人提出一種在大信 號切換期間降低集積基極電容量比率之方法，描述一種在 f晶集極層之摻雜準位中之變化而降低大信號仏⑽， 藉此在大信號放大期間改善線性，該摻雜係在表面處最低 ί纸張尺度適财關$縣（GNS)峨格（2獻297公楚） 486764
經濟部中央標準局員工消費合作社印製 -6- 及接著漸漸地朝向基板而增加。 然而’仍有獲得表現出高性能#人甘 门r玍把於其操作頻率範圍内之雙 極性高頻電晶體之需求，例如葬矣、 ， 」1精表現低的電容量擺動以及 高的崩潰電壓而仍具有合理之製造技術層次。 發明概述 本發明之揭示描述-種藉整形雙極性集極向上之高頻電 晶體之集極形狀而降低基極集極電容量擺動的方法，該集 極係設計製成f的而更接近於集極接點，藉此改良電容量 擺動及崩潰電壓；g時’本發明所揭示之方法描述其中用 於生產-種離散台錢刻式RF功率電晶體所實施之方式。 根據本發明之方法係藉申請專利範圍第i項獨立項及申請 專利範圍第2至11項附屬項予以陳述。 圖式簡單說明 、本發明及其進-步之目的與優點可藉參考結合附圖之下 文說明而最佳地理解，其中·· 圖1描繪新提出之電晶體，該電晶體具有造成朝向集極接 點降低橫剖面之蝕刻集極區； 圖2描緣具有集極向上之直立式雙極性電晶體捧雜輪廊的 標準結構； 圖3描緣使用於標準電晶體，新提出之朝向集極㈣（向 上蝕刻）之電晶體及更朝向基極射極蝕刻（向下蝕刻）之第三 結構的摻雜輪廓； - 圖4(a)描繪用於標準電晶體供電場測量用之對稱線； 圖4(b)表示沿著第4(a)圖之標準電晶體之對稱線的電 表紙張尺度適财國@家轉（CNS ) A4規格（21()><297公餐 (請先閱讀背面之注意事項再填寫本頁)
4 電晶體之對稱線 晶體供電場測量用之對稱 五、發明説明（ 場； 圖5 (a)描繪用於”向上蝕刻”電晶 線； 包日日月且供私％測量用之對稱 圖5(b)表示沿著第5(a)圖之，，向上蝕刻，， 的電場； 圖6 (a)描緣用於”向下蚀刻”電 線； 圖6⑻表示沿著第6⑷圖之”向下蚀刻，，電晶體 的電場； ^
圖7顯示集極基極電容量為第4至6圖之標準，，，向上蚀刻” 及”向下蝕刻”電晶體集極電壓之函數； X 圖8描繪藉熱氧化物及濕式/乾式蝕刻之隔離； 圖9描繪藉習知LOCOS隔離步驟之隔離； 圖10描繪藉凹入式L〇c〇S步驟之隔離； 圖1 1描繪基極/集極結構之沉積； 圖1 2描繪姓刻基極集極台面之步驟後的狀態； 圖1 3係部分第7圖但去除光阻層之更詳細視圖； 圖1 4描缚在形成氧化物間隔物後之B F 2的佈植； 圖15描繪TEOS沉積及接觸孔蝕刻後之狀態； 圖1 6描繪根據本發明製程之最終金屬化及鈍化的結果； 以及 圖1 7顯示根據本發明之流程圖。 發明詳細說明 在已提及之國際申請案WO 99/12211號中，描述一種在大 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公瘦） (請先軋讀背面之注意事項再填寫本頁)
經濟部中夬榡準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 -8- 、發明説明（ Ό , 期間藉變化蟲晶集極層之捧雜準位而降低集極基 極電谷量比率之方法。 | :二相同問題之任何方式將在於改變集極區之形狀使得 ^…彳面面積朝向集極漸減，此將因為邊界情況而在電 野刀佈上有明顯的影響。圖i係顯示具有此_非矩形橫剖面 ^結構（該集極已因下文所解說之理由而變成向上）。為比 一 a有著基極集極區固定橫剖面之類似電晶體係顧 示於圖2中。 〜、 ^半導體-周遭環境界面處，假設沒有電荷存在此處時， 則等電位線係垂直於表面，在蝕刻之邊界的情形中，該等 線會折彎而改變内部電場。圖3所描繪之資料係計算供三種 具有相同摻雜輪廓但具有如圖4，5及6所示之不同邊界斜 面之不同結構用，該等結構將稱為，，標準”，，，向上蝕刻"及，， 向下蝕刻”，該”向下蝕刻”例係包含以預測方式顯示諸參數 來改變；大致地，該，，向上蝕刻”結構會給定關於崩潰電壓 及直線性之所要的改良。 所要之功效係達成於當集極於距離基極接面之距離增加 時變得更窄之時，且利用2]〇電腦模擬，吾人已驗證出此功 效。在圖4(a)，5 (a)及6(a)中係顯示三種不同形狀之集極 區，且產生之電容量擺動曲線係顯示於圖4(b)，5(b)及 6(b)之中，最有利的是”向上蝕刻”結構。（”擺動，’係界定為 C (0伏）/ C ( 5伏），低的值係較佳的。） 然而’利用一般具有集極向下延伸朝向基板之電晶體並 非易於製造所要之集極形狀，因此建議反向之結構以形成 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公楚） (請先閱讀背面之注意事項再填寫本頁)
486764 A7 B7 6 五、發明説明（ 單一台面結構供製造離散雙極性電晶體。 稱為集極向上之反向結構之優點對於離散RF功率組件係 最明顯的，GaAs為主之異質接面雙極性電晶體（HBT，s)之 主要優點係C B電容量之降低，且此亦將適用於矽為主之元 件。難於以GaAs獲得之矽技術之一優點在於建構（高度摻 雜的）矽基板之矽組件的射極係單純地接觸於晶片之背面， 此降低了由於搭接配線或諸配線之熟知的射極電感問題。
GaAs結構係建立於半絕緣材料上且經由搭接配線I甚至透 過電鍍托架而接觸於晶片正面側，此亦將使其複雜及昂 貴。 、所提出之結構將藉描繪製造流程之實例加以描述，典型 足兀件係NPN型電晶體，其係高速操作之較佳形式，但說 明將等效地作業於PNP型電晶體，本發明所提出元件之特 定特徵係： 該製造流程係藉選擇將形成該結構之射極接點的高度摻 雜珍n + +基板i而開始，例如晶體定向可為以易於獲 得孩兀件之所要幾何形狀。 又 第一步驟係施加某一元件隔離架構，在圖8至1〇中 結構之需要，顯示三種不同(簡易)方式，因為此元件之隔 離氧化物2不必很展，妨园g0σ 幻子故圖8及9將足以提供此目的之 ::如圖1〇中之具有很厚氧化物之完全平面之表面將非必 =步$隨^之流程中’圖9之咖0s隔離將使用於描綠 製k步驟之圖式順序中。 接著’如圖11所示，將沉積射極，基極，集極及集極接 本紙張尺度 t關家二) (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 486764 %年^//3修正 铜尤 A7 B7 第89104061號專利申請案 中文說明書修正頁(91年3月） 發明説明（ 點之諸層，在根據本發明方法之結構的一實施例中，圖9之 n +射極基板1可在進行圖丨丨中所示之另一步驟之前藉硼之 佈植而取得η ·薄層6，可選擇矽層组合及摻雜準位以獲得如 圖3所示之摻雜輪廓。用於集極及射極之典型^摻雜物係石中 (As)或嶙（Ρ)或銻（Sb)，而用於基極之典型ρ摻雜物則為硼 (B)，注意的是該基極可由高度摻雜之矽（用於NpN電晶體 之P型硼摻雜者）所組成，但亦可由多重結構之層，諸如具 有所添加之不同摻雜物的矽/矽鍺/矽予以組成。初始之碎 層亦可為未摻雜（本質）且之後在沉積集極結構之前予以離 子佈植供形成基極摻雜輪廓用。 系晶參層係利用諸如MBE或CVD之習知方法予以覆蓋地 沉積（整個晶圓），接著利用一遮罩及乾蝕刻法來去除 LOCOS場氧化物頂部之矽；該矽亦可選擇性地僅沉積在開 放之矽區域，但此將更要求於製程視窗上。 接著，去除部分之矽以開放基極接觸區，此將建構台面 蝕刻。光罩8可僅由光阻所組成但根據第丨2圖中所示之蝕 刻’同時光阻可使用於氧化物，氮切，氮化鈥層9等之頂 部之上Μ吏得該φ附加之層亦可當作遮罩供碎触刻用，該 蝕刻法可執行澄式，乾式或其組合。蝕刻之目的在於去除 基極層上方之碎及獲得圓的或斜面之台面邊緣，爿如將允 許ΚΟΗ(氫氧化钾）澄触刻。圖13騎圖12之台面之一的放 大視圖，㈤時在圖13中Τ看到-薄的η•緩衝層6位於?+基 極區5上方，該η·層6緊位於一^層了之下方。 在蚀刻後，去除光罩1G，接著藉沉積絕緣低溫氧化物層 經濟部中央榡準局員工消費合作衽印製 本紙張 486764
五、發明説明（ 12 (例如，te〇S)於結構上以及蝕刻接觸孔13至集極及基 極接觸區而予以金屬化，如第1 5圖中所示。為確保到碎之 低接觸電阻，在接觸孔之蝕刻後可使用自行對齊之氧化碎 層（例如PtSi)。 金屬化係藉形成金屬層1 6，1 7於結構之頂部上而持續， 此可為濺鍍之鋁，其例如在標準矽IC處理中係乾蝕刻的； 同時，可濺鍍及電鍍TiW/Au，此已應用於吾人之高|Rf 功率元件且已描述於美國專利第5,821，62〇號中，該專利將 因此結合供參考；或利用離陸（Hft-〇ff)法或任何其他常用 之金屬化方法。 該元件結構係藉沉積鈍化層丨5而完成，該鈍化層丨5將作 為機械性刮痕之保護層以及阻止因為水分等之長時間的劣 化。典型地’此保護層可為氧化物或氮化物與氧化物，該 保護層係利用遮罩及標準乾蝕刻技術而去除於搭接墊之 上’最終結構顯示於第1丨圖中。 本發明碎功率元件之處理流程可藉下列丨7個製造步驟加 以概述’其中僅含6個遮罩亦顯示於第I?圖之流程圖中： 1 .開始：起始材料之選擇。 2·兀件隔離，供LOCOS隔離架構用：墊氧化物生長，氮 化攻沉積’ LOCOS遮罩（MASK#1)，LOCOS氮化物乾蝕 刻，LQCOS場氧化，氮化物蝕刻，墊氧化物蝕刻。 3·射極/基極/集極堆疊之磊晶沉積。（MBE或CVD)。 4·在場氧化物區域上所沉積矽之蝕刻（MASK#2)。（乾蝕 刻） 尺度適 (210χ;917^· (請先閱讀背面之注意事項再填寫本頁)
486764 A7 B7 五、發明説明（9 ) ————一一 5·基極集極台面之蝕刻（MASK#3)。溼蝕刻。 6. 用於金屬化之TEOS隔離之沉積。 7. 接點之蝕刻（MASK#4)。（乾或溼蝕刻）。 8 ·在接觸區域中矽化物之形成（若干方法均有效）。 9·金屬化之形成（MASK#5)(若干方法均有效）。 10.最終鈍化層之沉積。Si02及/或SiN。 1 1·搭接墊開口之蝕刻（MASK#6)。（乾蝕刻） 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 藉使用此結構，及藉有意地選擇台面蝕刻參數例如，使 用溼式KOH蝕刻及確定某一晶體/元件方向，將獲得所要形 狀之集極。在 J.-S. Rieh，L.-H. Lu，L.P.B. Katehi，P· Bhattacharya，Ε·Τ· Croke，G.E. Ponchak 及 S.A. Alterovitz， 之論文（n根據S i/ SiGe HBT's及微機械加工之成塊組件的X -及Ku-帶放大器”，IEEE微波原理技術之報告，第MTT-46 冊，第685頁，1998年5月）中，描述一種利用KOH溼式蝕 刻法成形之射極結構。根據Rieh等人之第2圖顯示當結構之 方向係選擇為< 10 0 >基板上之< 110 >方向中之時，在該例 中如何放大射極形狀。例如，在本發明一實施中，由Rieh 等人所描述之用於蝕刻其射極之處理步驟可在此處以修飾 之方式施加於上述之製程順序以取得所要形狀之集極結 構。 所提出之本發明將降低集極基極電壓相依之電容量擺動 及增加集極基極崩潰電壓δ 許多相關之元件結構，例如閘流體及絕緣閘極雙極性電 晶體亦可具有相類似形式之集極結構，所有該等可獲益於 -12- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 486764 第89104061號專利申請案 中文說明書修正頁(91年3月） R7 屮年$月丨日 --------1__L孑肉无 五、發明説明（10) t==— 上述之參數改良。 熱載子雜訊係熟知強烈地根據載子速率分布且、 當電場變化較小時，熱載子雜訊對於i^強電場之料比 例元件而言將漸增地重要。 該等熟習於本項技術者將理解的是，種種修飾及改變可 完成於本發明而不會背離由附錄申請專利範圍所界定之本 發明的範疇。 麗式元件符號說明 _________-13- 本紙張尺度適用十國國豕標牟(CMS) A4規格（210X 297公货）""""一. -一丨· 1 一 1 η +射極基板 2 隔離氧化物 5 Ρ/Ρ +層 6 ιΓ層 7 η +層 8 光罩 9 氧化物層 10 光罩 12 系巴緣低溫氧化物層 13 接觸孔 15 鈍化層 16 金屬層 17 金屬層
Claims (1)
- 、申請專利範圍 ABIC-D Vo =乂 ΛΓ· ro 經濟部中央標準局員工消費合作社印製 •一種在雙極性高頻電晶體中降低基極集極間電容量擺動 及增加集極對基極崩潰電壓之方法，包含下列步驟： 選擇第一摻雜的咼摻雜矽基板以形成電晶體射極區； ’冗積第二摻雜之第一層供基極/集極結構用； 沉積該第一摻雜之第二層及第三層供該基極/集極結 用；以及 藉去除基極接觸區上之矽而形成集極台面結構，藉此 選擇欲製成窄的且更接近於集極接觸表面之集極形狀的 蝕刻方法，藉此產生一具有成形集極之雙極性集極向上 之鬲頻電晶體。 2·如申請專利範圍第1項之方法，尚包含下列步騾： 選擇晶體/元件方向為〈丨〇〇 >方向中。 3·如申請專利範圍第1項之方法，尚包含下列步驟： 沉積絕緣低溫氧化物層及產生接觸孔於集極及基極 區； 为別地遮罩及形成金屬層向下進入該等接觸孔之内而 互連該基極及集極區；以及 /儿積开）成開口之鈍化層以用於進一步產生基極及集極 接點及搭接墊供個別之基極及集極金屬層用而形成"向上 蚀刻”之雙極性集極向上高頻電晶體。 4·如申請專利範圍第1項之方法，尚包含下列步驟： 沉積第一型摻雜當作p型摻雜以用於該第一層，及第二 型摻雜當作N型摻雜以分別地用於該第二及第三層，供 產生NPN雙極性電晶體結構用。 ^張Μ適用中國A4規格（21〇χ·2=公羡） (請先閲讀背面之注意事項再填寫本頁) 訂 #! D申凊專利範圍^項之方法，尚包含下列 刑=第-型摻雜當_型掺雜以用於該第 :摻雜當作P型慘雜以分別地用於該第二:= 生1^?雙極性電晶體結構用。 二層，供產 6. 如：請專利範圍第1項之方法，尚包含下列步驟. :引入例如LOCOS步驟之標準隔離步驟 件隔離之電晶體結構。 八有 7. 如申請專利範圍第1項之方法，尚包含下列步驟. ^積基極之前引人具有η·佈植之額外步驟。 .如申請專利第Η之方法，尚包含下列步帮. 在沉積用於形成該集極台面結構之層之前，沉 =諸如具有不同摻雜物<Si/SiGe/si多重結_。X .如申請專利範圍第”頁之方法，尚包含下列步驟：曰 在沉積用於形成該集極台面結構之層之前 虽為接著將佈植供形成基極輪靡用之未挣雜之本質層二 .如：請專利範圍第Η之方法，尚包含下列步驟〆 精同方向性乾蚀刻或澄蚀刻來形成該集極台面社構。 .如：請專利範圍第”頁之方法，尚包含下列步驟： =溼式ΚΟΗ蝕刻法形成該集極台面結構而以<ιι〇>方 向定向該結構，使得該蚀刻形成梯形集極台面結
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9904383A SE517711C3 (sv) | 1999-12-02 | 1999-12-02 | Förfarande vid tillverkning av bipolär transistorstruktur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW486764B true TW486764B (en) | 2002-05-11 |
Family
ID=20417951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089104061A TW486764B (en) | 1999-12-02 | 2000-03-07 | Bipolar transistor structure |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20010016421A1 (zh) |
| EP (1) | EP1238424B1 (zh) |
| AT (1) | ATE503270T1 (zh) |
| AU (1) | AU2034201A (zh) |
| DE (1) | DE60045772D1 (zh) |
| SE (1) | SE517711C3 (zh) |
| TW (1) | TW486764B (zh) |
| WO (1) | WO2001041210A1 (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798539A (en) * | 1992-12-10 | 1998-08-25 | Daimler Benz Ag | Bipolar transistor for very high frequencies |
| US5672522A (en) * | 1996-03-05 | 1997-09-30 | Trw Inc. | Method for making selective subcollector heterojunction bipolar transistors |
-
1999
- 1999-12-02 SE SE9904383A patent/SE517711C3/sv not_active IP Right Cessation
-
2000
- 2000-03-07 TW TW089104061A patent/TW486764B/zh not_active IP Right Cessation
- 2000-11-29 DE DE60045772T patent/DE60045772D1/de not_active Expired - Lifetime
- 2000-11-29 WO PCT/SE2000/002365 patent/WO2001041210A1/en active Application Filing
- 2000-11-29 AU AU20342/01A patent/AU2034201A/en not_active Abandoned
- 2000-11-29 AT AT00983610T patent/ATE503270T1/de not_active IP Right Cessation
- 2000-11-29 EP EP00983610A patent/EP1238424B1/en not_active Expired - Lifetime
- 2000-12-01 US US09/726,506 patent/US20010016421A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE60045772D1 (de) | 2011-05-05 |
| ATE503270T1 (de) | 2011-04-15 |
| WO2001041210A1 (en) | 2001-06-07 |
| SE517711C2 (sv) | 2002-07-09 |
| AU2034201A (en) | 2001-06-12 |
| SE9904383L (sv) | 2001-06-03 |
| EP1238424A1 (en) | 2002-09-11 |
| US20010016421A1 (en) | 2001-08-23 |
| SE9904383D0 (sv) | 1999-12-02 |
| EP1238424B1 (en) | 2011-03-23 |
| SE517711C3 (sv) | 2002-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4056226B2 (ja) | 半導体装置 | |
| Nii et al. | A novel lateral bipolar transistor with 67 GHz f/sub max/on thin-film SOI for RF analog applications | |
| TW483171B (en) | Ultra high speed heterojunction bipolar transistor having a cantilevered base. | |
| Rieh et al. | X-and Ku-band amplifiers based on Si/SiGe HBT's and micromachined lumped components | |
| Schüppen et al. | Mesa and planar SiGe-HBTs on MBE-wafers | |
| TW448580B (en) | Collector-up RF power transistor | |
| US7352051B2 (en) | Cascode, cascode circuit and method for vertical integration of two bipolar transistors into a cascode arrangement | |
| US6340618B1 (en) | RF power transistor | |
| TW486764B (en) | Bipolar transistor structure | |
| Oka et al. | High-speed small-scale InGaP/GaAs HBT technology and its application to integrated circuits | |
| US6239475B1 (en) | Vertical bipolar transistor having a field shield between the metallic interconnecting layer and the insulation oxide | |
| JPH098054A (ja) | 半導体装置の製造方法 | |
| JPH098053A (ja) | 半導体装置及びその製造方法 | |
| TW504842B (en) | Transistor device and fabrication method thereof | |
| Oka et al. | Small-scale InGaP/GaAs heterojunction bipolar transistors for high-speed and low-power integrated-circuit applications | |
| US20050001288A1 (en) | Semiconductor device and method of manufacturing such device | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| JP2001267326A (ja) | 半導体装置及びその製造方法 | |
| JPH06267971A (ja) | 半導体装置およびその製造方法 | |
| Chau et al. | High-power high-efficiency X-band AlGaAs/GaAs heterojunction bipolar transistors with undercut collectors | |
| JP3386361B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US7268376B2 (en) | Bipolar transistor for increasing signal transfer efficiency and method of manufacturing the same | |
| Chen | Grahn, JV, Ostling, M.“Bipolar Technology” The VLSI Handbook. Ed. Wai-Kai Chen Boca Raton: CRC Press LLC, 2000 | |
| Malm et al. | Bipolar Technology | |
| Rodwell et al. | Submicron InP bipolar transistors: Scaling laws, technology roadmaps, advanced fabrication processes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |