TW472229B - Single gain buffer - Google Patents
Single gain buffer Download PDFInfo
- Publication number
- TW472229B TW472229B TW89116681A TW89116681A TW472229B TW 472229 B TW472229 B TW 472229B TW 89116681 A TW89116681 A TW 89116681A TW 89116681 A TW89116681 A TW 89116681A TW 472229 B TW472229 B TW 472229B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- terminal
- gain buffer
- voltage
- input
- Prior art date
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
472229 五、發;- (一)發明技術領域: ^發明係有關於-種單增益緩衝器’藉由複數個ρ_ =成一單增益緩衝器,u運用於液晶顯示器中資料驅 動器所使用之缓衝器藉以驅動資料線者。 (二)發明技術背景: 近幾年來,由於光電技術以及半導體製程技術之進 步,=像器之技術突飛猛進,對於薄膜式液晶顯示器 (―tft-LCD)而言,已經被廣泛地運用於各種電腦、通訊或 豕電產品之中。除了電腦螢幕(包含桌上型以及 幕)之外,包括行動電話、個人數位式助理器(PDA) 1旱上型電腦料,皆大量f求薄膜式液晶顯示器的使 用。相對而言,用以驅動液晶顯示器以執行顯示操作之驅 動電路,顯得非常重要。 一般在薄膜式液晶顯示器(TFT LCD)的驅動電路上, 主要分為掃描驅動器(Scan Driver)及資料驅動器(Data Driver)兩種。其中,在資料驅動器方面,由於現今多數 的汛號s疋以數位方式傳送,然而真正驅動每個像素的薄 膜電晶體(TFT)時,卻需要類比式電壓源加以推動。因 此.,.一般在資料驅動器中,皆是以數位/類比轉換器 (IMgi tal-t〇-Anal〇g Converter)以執行將數位訊號轉換 為類比電壓的工作。而在液晶顯示器(LCD)上面,每一條 資料線(DaU Line)通常都需要一級(〇ne以叫幻的資料驅 動器來進行驅動,一般的數位/類比轉換器架構皆無法推 五、發明說明(2) 動大的負載,所以推動資料線的任務則另再使用 卜 緩衝器(Unit Gain Buffer)以執行驅動資料線之操作。曰盈 目前-般技術之資料驅動器,皆是使 放 再以負回授連接之方式而做為單增益緩〜放哭大二 路。此點,煩請參閱圖-,圖—所示係為f用技^中電 關薄膜液晶顯示器内用以驅動資料線(Data u 有 驅動器(Data Driver)30所使用之單增益緩衝器(^t貝枓 Gain Buffer)20。該單增益緩衝哭D 大器(0PAMP)22,而以負迴授連接。藉用一運算放 器20者。 κ万式作為早增盈緩衝 然而,圖一所示習用技術之方式,卻有如 =:即兀件電路佈局面積大。此點,於使用運算放丄器缺 日年’即使為採用架構最簡單的兩級式運算放大 : OPAMP), 算放大器°,雖;;法更小。而其他架構的運 口+而要補仞頻率,可是電晶 述之:構多,同樣無法無法達到縮小面積的目標。乂則 就驅動電路之方式而言於 源極隨藕器(s〇urce Fn1丨、r电峪°又计中另有使用 然而該源極隨藕:=:r)之緩衝器電路連接方式。 晶體,以及有切換開K t\侧^及_相連接之電 點,亦蔣盎女双開關以“忧㈧之使用,較為複雜。此 同。緣此:、本發出:單增益緩衝器的電路有所不 之單增益緩衝器僅使用_電晶體連接而成 電路,於驅動功率、速度以及電壓準確度 五、發明說哂(3) _ 形下’有效減少液晶顯示器”料驅動器電 (三)發明之簡要說明: 晶類本發明係提供一單增益緩衝器’主要係運用在薄膜液 連接Si之Π驅動電路中’藉由複數個隱電晶體相互 用。发,、中無迴杈之連接方式而避免補償電容之使 確度:的係能在不影響驅動功率、速度以及電屋準 料二=二幅減膜液晶顯示器(TFTLCI))心 面穑:: riVer)中緩衝器(Buffei·)的電路佈局之 p〇iy」si:且 '夠運广於低溫多晶矽(L〇w Temperature y、SUl、con)之薄膜電晶體(TFT)的製程中。 ,了達成上述之目的,本發明所提出之兴 中係包括有:輪入電晶體M1,其閘 ::、,友衝益 之輸入端Πη,其源極端連接至定電流二:緩衝器 舰、M3串接而成,此種連接方式\=^兩^晶
Swmg Bias)電流源中常見到,而其中電b日日 ( = gh山 連接至該輸人端Vin,巾電晶體M2 :連 = 連接至定電流源= 晶_之沒極端,再 為該單增益緩衝器之輪出端ν 電晶體Μ4 ’其汲極端 M2、M3之串接點A,其閘桎Λ ,、源極端連接至電晶體 定電流源13 ;㊈此而完成單 連接,再連接 藉由上述電路連接電路。 吏传串接點A之電壓接近輸
五 發明說明(4) ^端Vln ’僅差—電晶體M3之VgS(即為v ν· v s 使輸出端Vout非常接近輸入端v ^Vgs4,如此,可 採用PM0S雷曰辦 其中所有電晶體皆為 杯π r μ⑽罨晶體,於正當極七 零,使得雷曰帅二ί 隋下,其Vgd電壓大於 优侍电日日體Μ1 #呆作於赖知 作於飽和區。Μ作於飽和£,以及電晶細、M3皆操 壓Λ .「該單增益緩衝器中當輸出電編與輸入電 f η λ,而輸入電壓νιη突然變為高電壓時,電晶 ί=、2 閉(’狀態’定電流源n將會經由 電曰曰體M2、Μ4所形成之路徑對輸出端之負載進行充電,形 成一充電電流路徑。 •較佳者,該單增益緩衝器中當輸出電壓v〇ut與輸入電 壓Vin為高電壓,而輸入電壓Vin突然變為低電壓時,電晶 體Ml瞬間進入線性區(Linear)之狀態,產生一大電流,^ 大電流由電晶體M4之汲極端流入後,經由n型井(N_we 1J) 之接面(Contact)流出,其電流方向為由汲極端(Drain)流 至基體(Body)端’造成電流;同樣地,電晶體M2也有相同 之電流路徑’由汲極端(Drain)流至基體(Body)端,造成 電流,形成一放電路徑。 較佳者’該單增益緩衝器中當輸出電壓Vout與輪入電 壓Vin為高電壓,而輸入電壓Vin突然變為低電壓時,於低 溫多晶矽(Low Temperature Poly-Si 1 icon)之薄膜電晶體 (TFT)製程中,則僅有定電流源I 3提供放電與電晶體M4之 漏電流等,即提供一放電路徑。 472229
(五)發明詳細說明: 本發明係提供一單增益緩衝器,主要之電路架構係設 計為利用複數個·S電晶體相互連接而成,係在不影響驅 動功率2速度以及電壓準確度之情形下,能大幅減少薄膜 液晶顯示器(TFT LCD)之資料驅動器(Data Driver)中緩衝 器(Buffer)的電路佈局之面積,並且能夠運用於低溫多晶 矽(Low Temperature Poly-Siiic〇n)之薄膜電晶體(TFT) 的製程中。 有關本發明所述單增益緩衝器之基本架構,煩請參閱 圖二,圖二所示係為本發明實施例之基本架構電路連接示 ,圖。相較於圖一所示之使用運算放大器的習用技術而 言,該圖二所揭示之資料驅動器3 5中,除了包括一數位/ 類比轉換盗([^言1七81/八1131(^(^011¥61'七61)1〇,更包括有連 接一新的電路架構之單增益緩衝器(Un i t Ga i η Buffer)25,之後再連接至資料線(Data Une)。 該單增益緩衝器2 5乃係為本發明之重點,其中包括有 輸入電晶體Μ1 ’其閘極端(ca t e)為該單增益緩衝器2 5之輸 入V i η ’思即為§亥電晶體μ 1之閘極端連接於數位/類比轉 換器1 0之輸出端,§亥電晶體Μ1之源極端(§ 0 u r c e)則連接至 定電流源11。以及電晶體M1係為一 PM0S電晶體,且其閘汲 極電壓大於零(Vgd>0) ’是以電晶體Ml必然操作於飽和區 (S a t u r a t i ο η)之狀態下。再者,因流經電晶體u丨的電流於 正常工作時’電流值是定電流源相減之〗丨—〗2 _丨3值,故其
第8頁 472229 五、發明說明(6)
VgS電壓會僅於一小範圍内變動。 晶體之早增盈緩衝器25中’另包括有高擺動偏壓電 w串接而成,其串接點標示為A。 ==至該單增益緩衝器25之輸入:Vi:電;== 二3?及,Drain),再連接至定電流源i2。對於該 冤曰日體Μ 2、Μ 3的連技古"V、Α ήη. ^ lys ^ R. 、# Ί運接方式在一般咼擺動偏壓(High Swing ΪΓ;Λ^ "^,J 5 Λ^^^,M2 ;二 作、。但疋’如果沒有輸入電晶體M1之設 ,、電日日體M2的源極端(s〇urceH〇A點之間,合 壓Ϊ ’如此會使電晶細操作於線性區曰(Li—r) 電晶刪被強迫工作在飽和區中。 在於使付 以及包括有一輸出電晶體M4 ,其汲極端(Drain)與閘 極端(Gate)相連接,該接點為單增益緩衝器託之輸出端 =ut ’並且連接於定電流源13 ’而電晶體M4之源極端則連 接至A點。由於正常操作情形下,電晶體^㈣都操作於飽 和區域’可知A點電壓會緊跟著Vin值,兩者將相差一個電 晶體M3之Vgs電壓值,即為VA = Vin —Vgs3。此時可利用電晶 體M4來使Vout = VA +VgS4,則經過適當調整Vgs3相同於 Vgs4之後,可使緩衝器之輸出電壓v〇ut非常地接近輸入電 壓Vin。並且電晶體Ml〜M4皆採用PM〇s電晶體,所以nh值 不易改變,使得Vout更加地接近Vin之值。
472229 五、發明說明(7) 接者,將進一步說明本發明之單增益緩衝器的電流操 作模式:首先,當輸出電壓Vout與輸入電壓Vin為低電 壓’而輪入電壓Vin突然變為高電壓時,電晶體mi、M3會 瞬間進入關閉(OFF)狀態,定電流源11將會經由電晶體 M2、M4所形成之路徑對輸出端之負載進行充電,形成一充 電電流路徑。此點’煩請參閱圖三,圖三所示係為本發明 實施例之充電時電流路徑示意圖。其中R0ut以及C〇ut之串 接表示為一負載’另由虛線所標示之路徑顯示,輸出電壓 v〇ut所推的負載Cout元件將會由電晶體M2、M4來執行充電 之模式。 煩請參閱圖四’圖四係為本發明實施例之放電時電流 路徑示意圖。係在一般的N型井(n-well)之製程中,當輸 出電壓Vout與輸入電壓Vin為高電壓,而輸入電壓vin突然 變為低電壓時’電晶體Ml瞬間進入線性區(Linear)之狀 態’產生一大電流,此大電流乃是由負載之C〇ut流出的電 流’再由該電晶體M4之汲極端流入後,經由N型井 (N-well)之接面(Contact)流出。其電流方向為由電晶體 汲極端(Dr a i η )流至基體(Body )端而造成電流。 造成此一現象的原因在於目前這種狀態下(指電晶體 Ml瞬間進入線性區之狀態),電晶體1^4之汲極端(Drain)的 電壓較源極端(Source)高’依一般認定汲極端和源極端的 方式來看,此時的源極端是為互相調換的,即源極 (Source)端變成汲極(Drain)端,而汲極(Drain)端則變成 源極(Source)端。是以源基極電壓Vsb不為0,而閘基極電
第10頁 472229 五、發明說明(8) 壓Vgb = 0,故源極(Source)和基體(B〇dy)成為正導通的pN 接面,造成電流流通。同樣地,電晶體M2也有相同之電流 路徑,由汲極端(Drain)流至基體(B〇dy)端,造成電流, 進而形成一放電路徑,如圖四之虛線路徑所示。 另一方面,圖四之緩衝器電路如果不是在N weU製 輕,例如是低溫多晶矽(L〇w Temperature p〇ly_Si丨 之薄膜電晶體(TFT)製程中,當輪出電壓v〇ut與輪入電壓
Vin為高電壓,而輸入電壓Vin突然變為低電壓而放電時。 =其放電路徑,僅有定電流源13提供放電以及電晶體窮的 /属電流專提供之放電的路.徑。 本,明亦經由實際之電路模擬及實驗,進—步驗證本 ,明之單增益緩衝器所達成之功效。實驗結果方面,我們 嗜試以CMOS製程以及低溫多晶石夕之薄膜電晶體製程的元件 模式(Model)來進行實驗’因為本發明主要係為一單增益 ,衝器(Unit Gain Buffer),所以在實驗上,我們關曰心的 疋在不同輸入電壓值(Vin)時,關於輸出電壓 壓(W-Vin)之結果值,如圖五及圖六所示。战去輸入電 圖五所示係為本發明實施例kCM〇s製程中,於不同輸 入電壓值時,輸入電壓減去輸出電壓之實驗結果波形示^ 圖。其中顯示輸入電壓值介於i.OV至92¥時,輸出盥輸二 之電壓差異值的範圍僅為5mV。圖六係為本發明實施例於 低溫多晶矽製程中,於不同輸入電壓值時,輪入電壓減去 輸出電壓之實驗結果波形示意圖。其中顯示輸入電壓值介 於1. 6V至10. 5V時,輸出與輸入之電壓差異值的範圍僅為
五、發明說明(9) 40 〜5〇mv 。 模式上Ξ J::: ’我們可以看到在-般C_製程 Bu f f e r )之^果^可。^付合一般單增益緩衝器(U n i t G a i n 電th較二,整^而='皿多晶石夕的製程方面’因為臨界 範圍並不大所以我γ。可以做為單增益緩衝器的電壓 此休,所我們採用較高的電壓(15V)來驅動。 作實心ί”亦分別針對。_製程與低溫多晶矽製程 =:==?=中之步級響應_,圖八: 由圖七及岡、私-, /衣狂电裕甲之步級響應圖。 充電或是:電::都以看到本發明之電路無論是在 β疋双電方面都有不錯的速度表現。 在二面本度及速度上皆有不錯的表現,而 0Ρ) ^ ^ , 雖/、和一般的兩級運算放大器(2 Stages /同數量的電晶體,但是運算放大器由於需以回 才又方式來形成一單辩兴據 '而以口 一带二 早私盈杈衝益(Umt Gain BUffei〇,常當 電各值不小的補償電容。然 用回授之連接方式,因此不需要補償電:發月:為不-採 佈局面積可以較小。 …“員電合’如此’則電路 路連ί 2用:藕器(f:r:e F〇U〇Wer)之緩衝器電 PM0S相連i之;a :源:^器拖主要包括有_以及 雖準確声伟 體以及有切換開關(Switch)之使用, 羊$度佳’但實際電路佈局卻較為複雜。 綜上所述,本發明之一單增益緩衝器,能夠提供一佈
第12頁 472229 五、發明說明(ίο) 局面積較小之緩衝器,且不影響驅動液晶顯示器之功能與 功效。充份顯示出本發明之目的及功效上均深富實施之進 步性,極具產業之利用價值,且為目前市面上前所未見之 新發明,完全符合發明專利之要件,爰依法提出申請。 唯以上所述者,僅為本發明之較佳實施例而已,當不 能以之限定本發明所實施之範圍。即大凡依本發明申請專 利範圍所作之均等變化與修飾,皆應仍屬於本發明專利涵 蓋之範圍内,謹請 貴審查委員明鑑,並祈惠准,是所至 禱。
第13頁 472229 圖式簡單說明 (四)圖式之簡要說明: 圖 一係為 習用 技 術 之 薄 膜液晶 的之 資料 驅 動 器 所 使用之 圖 二係為 本發 明 實 施 例 之基本 圖 三係為 本發 明 實 施 例 之充電 圖 四係為 本發 明 實 施 例 之放電 圖 五係為 本發 明 實 施 例 於 CMOS 時, 輸入 電 壓 減 去 輸出電 圖 六係為 本發 明 實 施 例 於低溫 電壓 值時 輸 入 電 壓減去 意圖 〇 圖 七係為 本發 明 實 施 例 於 CMOS 圖 八係為 本發 明 實 施 例 於低溫 應圖 〇 圖 號說明 • 10 數位/ 類比 轉 換 器 20 ' 22 運算放大器 30 ' Ml 輸入電晶體 M2、 M4 輸出電晶體 252 單增益缓衝器 資料驅動 南擺動偏壓電晶體 擺動偏壓電晶體 示器内,用以驅動資料線 增益緩衝器電路示意圖。 構電路連接示意圖。 電流路徑示意圖。 電流路徑示意圖。 程中,於不同輸入電壓值 之實驗結果波形示意圖。 晶矽製程中,於不同輸入 出電壓之實驗結果波形示 程電路中之步級響應圖。 晶矽製程電路中之步級響
第14頁
Claims (1)
- 六、申請專利範圍 (六)申請專利範圍 1 · 一種單增益緩衝器,係包括· 輸=·電晶體M1,其閘極端為該單增益緩衝器之輸入端 一 1 η,其源極端連接定電流源〖j ; 间擺動偏壓電晶體,係由兩電晶體M2、M3串接而成,其 中電晶體M3之閉極端連接至該輸入端Πη ;電晶體⑽、 之源極端連接定電流源Π,而電晶體M2之閘極端則連 —接至電Ba體|| 3之汲極端,再連接至定電流源I 2 ; 輸出電晶體M4,其汲極端為該單增益緩衝器之輸出端 Vout,其源極端連接至電晶體M2、M3之串接點a,其 +閘極端則與汲極端相連接,再連接定電流源丨3 ; 藉由上述電路連接方式,使得串接點A之電壓接近輸入 鈿Η n ’僅差一電晶體M3之Vgs,再藉由調整電晶體M4, 使輸出端V〇ut=VA + VgS4,可使輸出端Vout非常接近輸 入端V i η 〇 2 ·如申請專利範圍第1項所述之單增益緩衝器,其中所述 之輸入電晶體Ml係為一PM0S電晶體,於正常操作情形 下’其Vgd電壓大於零,使得電晶體mi操作於飽和區。 3. 如申請專利範圍第1項所述之單增益緩衝器,其中所述 之電晶體M2、M3係為pm〇S電晶體,於正常操作情形下, 電晶體Μ 2、Μ 3皆操作於德和區。 4. 如申請專利範圍第1項所述之單增益緩衝器,其中當輸 出電壓Vout與輸入電壓yin為低電壓,而輸入電壓Vin突 然變為高電壓時,電晶體Ml、M3會瞬間進入關閉(off) 第15頁 472229 六、申請專利範圍 狀態,定電流源11將會經由電晶體M2、M4所形成之路徑 對輸出端之負載進行充電,形成一充電電流路徑。 5 ·如申請專利範圍第1項所述之單增益緩衝器,其中當輸 出電壓Vout與輸入電壓Vin為高電壓,而輸入電壓Vin突 然變為低電壓時,電晶體Μ1瞬間進入線性區(L i n e a r )之 狀態’產生一大電流,該大電流由電晶體M4之汲極端流 入後’經由N型井(N-well)之接面(Contact)流出,其電 流方向為由汲極端(Drain)流至基體(B〇dy)端,造成電 流’同樣地’電晶體M2也有相同之電流路徑,由汲極端 (Drain)流至基體(Body)端,造成電流,形成一放電路 徑。 6 ·如申請專利範圍第5項所述之單增益緩衝器,其中當輸 出電壓Vout與輸入電壓Vin為高電壓,而輸入電壓Vin突 然變為低電壓時,於低溫多晶矽(L〇w Temperature Poly-Silicon)之薄膜電晶體(TFT)製程中,則僅有電 流源13提供放電與電晶體M4<漏電流即提供一放電 路徑。 '、〆 7. —種薄膜液晶顯示器之資料驅動器,係包括: 數位/類比轉換器,伤技•叙& & , ^ , 係接收數位傳送之訊號,將數位訊 號轉換為類比訊號,以驅動像素顯示者; 單增益緩衝器,連接於該數# 器的資料線之間,用二^二:^換器與液晶顯示 緩衝器中,係」括 動資料線之負載’該單增益 輸入電曰曰體Ml,其閘極端為該單增益緩衝器之輸入第16頁 472229 六'申請專利範圍 ' ,其源極端連接定電流源U,為-PMOS電 阳體, 高擺^偏㈣晶體’係由兩PMOS電晶體Μ2、Μ3串接 = · .’其中電晶體Μ3之閘極端連接至該輸入端 1 η ’電晶體Μ2之源極端連接定電流源11,而電 晶體Μ2之閘極端則連接至電晶體M3之沒極端,再 連接至定電流源12 ; 輸^電晶體Μ4,其汲極端為該單增益緩衝器之輸出 ^Vout,其源極端連接至電晶體Μ2、Μ3之串接點 Α 其閘極端則與汲極端相連接,再連接定電流 源I 3 ’為一 pm〇s電晶體; 藉由上述單增益緩衝器之電路連接方式,使得串接 點八之電壓接近輸入端Vin,僅差一電晶體JJ3之 Vgs ’再藉由調整電晶體M4,使輸出端 Vout =VA + Vgs4 ’可使輸出端vout非常接近輸入端 V i η。 8.如申請專利範圍第7項所述之薄膜液晶顯示器之資料驅 動器’於正常操作情形下,電晶體Ml之Vgd電壓大於 零’使得電晶體Μ1操作於飽和區,且於正常操作情形 下’ 5亥電晶體M2、M3皆操作於飽和區。 9·如申請專利範圍第7項所述之薄膜液晶顯示器之資料驅 動器’其中所述之單增益緩衝器,當輸出電壓v〇ut與 輸入電壓Vin為低電壓,而輸入電壓Vin突然變為高電 壓時,電晶體之Ml、M3會進入關閉(OFF)狀態,定電流第17頁 472229 六、申請專利範圍 " 源11將會經由電晶體M2、M4所形成之路徑對輸出端之 負載進行充電,形成一充電電流路徑。 I 〇.如申睛專利範圍第7項所述之薄膜液晶顯示器之資料驅 動益’其中所述之單增益緩衝器,當輸出電壓Vout與 輸入電壓V in為高電壓,而輸入電壓v in突然變為低電 壓時’電晶體Μ1瞬間進入線性區(l i n e a r)之狀態,產 生一大電流,該大電流由電晶體M4之汲極端流入後, 經由N型井(Niell)之接面(Contact)流出,其電流方 向為由汲極端(Drain)流至基體(Body)端,造成電 流;同樣地,電晶體…也有相同之電流路徑,由汲極 端(Drain)流至基體(Body)端,造成電流,形成一放 電路徑。 II ·如申請專利範圍第7項所述之薄膜液晶顯示器之資料驅 動器’其中所述之單增益缓衝器,當輸出電壓v〇ut與 輸入電壓Vin為高電壓’而輸入電壓yin突然變為低電 壓時’於低溫多晶石夕(Low Temperature Poly-Silicon)之薄膜電晶體(TFT)製程中,則僅有定 電流源13提供放電與電晶體M4之漏電y5即提供一 放電路徑。 '7第18頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89116681A TW472229B (en) | 2000-08-16 | 2000-08-16 | Single gain buffer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89116681A TW472229B (en) | 2000-08-16 | 2000-08-16 | Single gain buffer |
Publications (1)
Publication Number | Publication Date |
---|---|
TW472229B true TW472229B (en) | 2002-01-11 |
Family
ID=21660826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW89116681A TW472229B (en) | 2000-08-16 | 2000-08-16 | Single gain buffer |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW472229B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7274350B2 (en) | 2004-01-22 | 2007-09-25 | Au Optronics Corp. | Analog buffer for LTPS amLCD |
-
2000
- 2000-08-16 TW TW89116681A patent/TW472229B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7274350B2 (en) | 2004-01-22 | 2007-09-25 | Au Optronics Corp. | Analog buffer for LTPS amLCD |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436241B2 (en) | Charge pump | |
CN1384546B (zh) | 半导体器件 | |
US20160189648A1 (en) | Goa circuit applied to liquid crystal display device | |
CN109617533B (zh) | 高反应速率的放大器电路以及相关的嵌位方法 | |
CN109686332B (zh) | 补偿模块及逻辑门电路、栅极驱动电路和显示装置 | |
US7092263B2 (en) | DC-DC converter for converting an input voltage to a first output voltage | |
TW201210195A (en) | Level shifter and related apparatus | |
TW472229B (en) | Single gain buffer | |
JP3500353B2 (ja) | ユニティーゲインバッファ | |
JP5516260B2 (ja) | 負電源制御回路 | |
CN102981537A (zh) | 一种带反馈电路的高压稳压电路 | |
TW571513B (en) | Level shifter with body-biased circuit | |
TWI274471B (en) | Operational amplifier circuit having digitally controllable output stage | |
CN209962672U (zh) | 用于集成电路可调整临界电压值的电压位准移位器 | |
US20080111589A1 (en) | System for adjusting driving capability of output stage | |
TW200805231A (en) | A level shift circuit | |
CN100492910C (zh) | 利用基极偏压的电平转换器 | |
TWI231648B (en) | High output voltage transfer apparatus | |
TWI286733B (en) | Amplifier circuit | |
CN101309078B (zh) | 电平移位装置及电平移位方法 | |
JP3221221U (ja) | 集積回路用の臨界電圧値の調整可能な電圧レベルシフタ | |
WO2019037430A1 (zh) | 供电电路及显示装置 | |
CN100423419C (zh) | 直流电压转换器 | |
CN106067804B (zh) | 一种时钟信号的电平位移幅度控制电路 | |
TWM578909U (zh) | Voltage level shifter for integrated circuit adjustable threshold voltage value |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |