TW455961B - Method for enabling semiconductor wafer to use liquid conductive material - Google Patents
Method for enabling semiconductor wafer to use liquid conductive material Download PDFInfo
- Publication number
- TW455961B TW455961B TW089107776A TW89107776A TW455961B TW 455961 B TW455961 B TW 455961B TW 089107776 A TW089107776 A TW 089107776A TW 89107776 A TW89107776 A TW 89107776A TW 455961 B TW455961 B TW 455961B
- Authority
- TW
- Taiwan
- Prior art keywords
- formation area
- pad
- metal layer
- layer
- pad formation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
4 5596 1 五、發明說明(1) 本發明係有關於一種使半導體晶元適於使用液態導電 材料與2部,路電氣連接的方法。 、 第圖是為顯示一半導體晶元1之表面之一部份的頂 視圖’而第二圖是為顯示該半導體晶元1之一部份的剖視 圖。如在第一和二圖中所顯示般,該晶元1具有至少兩由 絕,層12分隔的金屬層10, 11 ,且在其之表面係凹設有 墊形成區13 (在圖式中僅顯示一個銲墊形成區)。 :t塾形成區13係由一底壁和週壁形成,以致於較下的 ’:曰1 1係鋪設於銲墊形成區丨3的底壁上而較上的金屬層 10係&路於銲墊形成區丨3的週壁上。在鋪設於銲墊形成區 13之底壁上的金屬層11上係以鋁為材料形成一銲墊17。應 要注意的是,為了保護該晶元丨免於受到靜電放電破壞, 在該銲墊1 7四周係會設有接地金屬層1 6。當該晶元1要與 外部電路電氣連接時,係以如傳統的打線方式般於該銲墊 上設置有固態導電材料1 4。然而,使用固態導電材料1 4的 成本相當高,在現今競爭激烈的環境下,無疑使競爭力大 大降低。因此,目前係有建議使用成本較低的液態導電材 料。 請參閱第三圖所示,係顯示使用液態導電材料1 5與外 部電路電氣連接的晶元1之一部份的剖視圖。從圖中可 見’較上的金屬層10與較下的金屬層11及金屬層10與接地 金屬層1 6係會經由該液態導電材料1 5短路在一起,因而使 整個晶元1的特性改變,甚至會產生故障。 另一方面,在晶元1的表面上亦會佈設有若干作為接
第4頁 455961 五 '發明說明(2) 地觸點的導電 免與其他電路 有鑑於此 ,並本著精益 使半導體晶元 的方法』產生 本發明之 態導電材料與 根據本發 態導電材料的 分隔的較上和 層,該半導體 每一銲墊形成 觸點1 8 產生誤 ,本案 求精之 適於使 ,這些 連接。 發明人 精神, 用液態 目的是為提供 外部電路電氣 明之一特徵, 該半導 屬層及 屬層和 的金屬 成區之 法包含 有絕緣 去,以 層,俾 層之間 根 液態導 層分隔 其他的 層係凸 底壁上 如下之 材料; 致於餘 可當液 不會出 據本發 電材料 的較上 方法, 較下金 晶元在 區係由 金屬層 露於銲 的金屬步驟: 及將位 下的絕 態導電 現短路 明的另 的方法 和較下 其之表 一底壁 係鋪設 墊形成 層上係 於該晶 於該銲 緣材料 材料灌 現象。 一特徵 ’該半 金屬層 導電觸點1 8亦應受到保護以避 遂以其從事該行業之多年經驗 積極研究改良,遂有本發明.『 導電材料與外部電路電氣連接 一種使半導體晶元適於使用液 連接的方法。 一種使半導 體晶元具有 在較下金屬 面係凹設有 和週壁形成 於銲墊形成 區的週壁上 以銘為材料 元之表面和 墊形成區中 在該等金屬 注入該銲墊 體晶元適於使用液 至少兩由一絕緣層 層周圍 數個銲 ,以致 區的底 在鋪 形成 的其他金屬 墊形成區, 於較下的金 壁上而較上 設於銲墊形 銲墊,該方 形成區佈設 緣材料移 各銲墊 央的絕 層之間形成一隔離 形成區時,在金屬 、’—種使半導體晶元適於使用 導體日日元具有至少兩由一絕續 及在較下金屬層周圍的其他金
$ 5頁 455961 元在其之表面係凹 區係由一底壁和週 金屬層係鋪設於銲 露於銲墊形成區的 的金屬層上係以鋁 步驟:提供一鋼板 區形成有一絕緣體 形成一絕緣體;及 形成區,以致於該 層’俾可當液態導 層之間不會出現短 又另一特徵,一種 方法,該半導體晶 較下金屬層及在較 晶元在其之表面係 區係由一底壁和週 金屬層係鋪設於銲 露於銲墊形成區的 的金屬層上係以鋁 步驟:於晶元的表 遮罩置於該晶元之 形成有數個貫孔, 成區的中央;及經 感光材料移去,以 五、發明說明(3) 屬層,該半導體晶 區’每一銲墊形成 的金屬層和其他的 較上的金屬層係凸 墊形成區之底壁上 該方法包含如下之 元之每一銲墊形成 各絕緣體形成孔内 晶元之對應的銲墊 層之間形成一隔離 形成區時,在金屬 根據本發明的 用液態導電材料的 緣層分隔的較上和 金屬層,該半導體 區,每一銲墊形成 的金屬層和其他的 較上的金屬層係凸 塾形成區之底壁上 这方法包含如下之 有感光材料;將一 晶元的銲墊形成區 對準對應之銲墊形 銲墊形成區中央的 設有數個銲墊形成 壁形成,以致於較下 墊形成區的底壁上而 週壁上,在鋪設於銲 為材料形成'^焊塾, ’該鋼板對應於該晶 形成孔;於該鋼板的 把該等絕緣體移印至 等絕緣體在該等金屬 電村料灌注入該鲜墊 路現象。 使半導體晶元適於使 元具有至少兩由一絕 下金屬層周圍的其他 凹設有數個銲墊形成 壁形成,以致於較下 墊形成區的底壁上而 週壁上’在鋪設於銲 為材料形成·一鲜塾, 面和銲墊形成區佈設 上’該遮罩係對應於 該遮罩的各個貫孔係 由曝光過程,將位於 致於餘下的感光材料
4 5 59 6 1 五、發明說明(4) 在 該 等 金 屬 層 之 間 形 成 隔 離 層 5 俾 可 當 液 態 導 電 材 料 灌 注 入 該 銲 塾 形 成 區 時 在 金 屬 層 之 間 不 會 出 現 短 路 現 象 〇 有 關 本 發 明 為 達 上 述 η 的 、 特 徵 所 採 用 的 技 術 手 段 及 其 功 效 5 茲 例 舉 較 佳 實 施 例 並 配 合 圖 式 說 明 如 下 ; - 第 一 圖 係 描 續· 使 用 固 態 導 電 材 料 之 習 知 半 導 體 晶 元 之 表 面 之 一 部 份 的 頂 視 圖 ) 第 二 圖 是 為 沿 著 第 一 圖 之 線II — II 所 作 的 示 意 剖 視 圖 f 第 三 圖 係 描 繪 使 用 液 態 導 電 材 料 之 習 知 半 導 體 晶 元 的 示 意 剖 視 圖 > 第 四 至 六 圖 係 描 繪 本 發 明 使 半 導 體 晶 元 適 於 使 用 液 態 導 電 材 料 之 方 法 之 第 '— 較 佳 實 施 例 的 示 意 流 程 圖 , 第 七 至 十 圖 係 描 繪 本 發 明 第 二 較 佳 實 施 例 的 示 意 流 程 圖 * 及 第 十 _ 至 十 二 圖 係 描 繪 本 發 明 第 二 較 佳 實 施 例 的 示 意 流 程 圖 0 元 件 標 號 對 日召 1 表 1 半 導 體 晶 元 10 金 屬 層 11 金 屬 層 12 絕 緣 層 13 銲 塾 形 成 區 14 固 態 導 電 材 料 15 液 態 導 電 材 料 16 接 地 金 屬 層 17 銲 墊 2 絕 緣 材 料 3 工 具 4 鋼 板 40 絕 緣 體 形 成 孔 41 絕 緣 體
455961 五、發明說明(5) 5 移印刷頭 6 感光材料 7 遮罩 70貫孔 1 8 導電觸點 在本發明被詳細描述之前,應要注意的是在整個說明當 中’相同的元件係由相同的標號標示。 請參閱第四圓所示,具有與在第一和二圖中所顯示之 晶元相同之結構的一半導體晶元1的一部份係被顯示。該 晶元1在其之表面係凹設有數個銲墊形成區1 3 (在第三圖 中僅顯示一個銲墊形成區)。每一銲墊形成區1 3係由一底 壁和週壁形成,以致於較下的金屬層1 1係舖設於銲墊形成 區13的底壁上而較上的金屬層10係凸露於銲墊形成區13的 週壁上。在舖設於銲墊形成區1 3之底壁上的金屬層11上係 以'铭為材料形成一銲墊。 然後,於該晶元1的表面和銲墊形成區1 3内係佈設有 絕緣材料2 。接著,請參閱第五圖所示,係以一如探針般 的工具3將位於該銲墊形成區1 3中央的絕緣材料2移去 (如第六圖中所顯示般),以致於餘下的絕緣材料2在該 等金屬層1 0,11,1 6之間形成隔離層。如是,當液態導電材 料,如摻雜有金、銀、銅、鐵或鋁等的金屬膠般,(圖中 未卞)灌/主入邊銲塾形成區1 3時,在金屬層1 Q,1 1之間及 在金屬層1 1與接地金屬層(見第一圖)之間係不會出現短 路現象。 1
一 另一方面,佈設於該晶元1之表面上的導電觸點丨8 p 欠絕緣材料2保護〇 T
455961 五、發明說明(6) 清參,第七至十圖所示,係為本發明使半導體晶元適 於使用液態導電材料與外部電路電氣連接的方法的第二較 佳貫施例。如在第七和八圖中所顯示般,一鋼板4係首先 被提供。该鋼板4對應於該晶元之每一銲墊形成區形成有 一成ί衣狀的絕緣體形成孔4 〇。接著’如在第九圖_所顯示 般’於各絕緣體形成孔4 0内係形成一絕緣體41。最後,利 用移印刷頭5把該等絕緣體41移印至晶元1之對應的銲墊 形成區1 3 ’以致於該絕緣體4丨在該等金屬層】〇,丨丨,1 6之間 形成隔離層,如在第十圖中所顯示般。如是,當液態導電 材料(圖中未示)灌注入該銲墊形成區丨3時,在金屬層 1 0, 11之間及在金屬層〗丨與接地金屬層(見第一圖)之間 係不會出現短路現象。 另一方面’佈設於該晶元1之表面上的導電觸點1 8係 受絕緣材料2保護。 f十至十二圖是為顯示本發明使半導體晶元適於使 用液態導電材料與外部電路電氣連接之方法之第三較佳實 施?的示意流程圖。如在第十一圖中所顯示般,於晶Μ ,表面及銲塾形成區13内係佈設有感光材料6。接著,請 :閱第十一圖所不’如習知之底片般的一遮罩7係置於該 ::私,i。邊遮罩7係'對應於晶元1的銲墊形成區13形 u 罩的各個貫孔70係對準對應之銲 聖* 成£ 1 3的中本。i在
、接者’經由傳統的曝光過程,位於銲 蟄形成區1 3中央的感井;^ ti d L ,,,.c 尤材枓6被移去,以致於餘下的感光 材料6在該等金屬層1 〇 ] ] Λ Λ 简層1 υ ’ u,1 6之間形成隔離層。如是,當
第9頁 455961 五、發明說明(7) 液態導電材料(圖中未示)灌注入該銲塾形成區1 3時,在 金屬層10,11之間及在金屬層11與接地金屬層(見第一 gj )之間係不會出現短路現象。 另一方面’佈设於該晶元1之表面上的導電觸點1 8係 受感光材料6保護° 應要注意的是,在本實施例中,該遮罩7是為屬於” 正片’’的底片’當然’該遮罩7亦可以是為屬於,,負片” 的底片。由於此亦是為習知的技術,於此恕不再贅述。 綜上所述,本發明之『一種使半導體晶元適於使用液 態導電材料與外部電路電氣連接的方法』, 揭露之構造、t置’達到預期之目的與功效 見於刊物亦未公開使用,符合發明專利之 甲辦則未 件。 稍、進步等要 已 惟 ,非 其所 皆應 ,上述所揭之圖式及說明,僅為本發 為限定本發明之實施例;大凡熟悉該2實 依本發明之特徵範疇,所作之其他 '枝藝 涵盍在以下本案之申請專利範圍内。> ’楚化 施例而 <人任 或佟飾
Claims (1)
- 45596 — 六、申請專利範圍 1.—種使半導 導體晶元具有 及在較下金屬 表面係凹設有 壁和週壁形成 設於銲墊形成 成區的週壁上 係以鋁為材料 於該晶 將位於 餘下的絕緣材 態導電材料灌 現短路現象。 體晶元適 至少兩由 層周圍的 數個銲塾 ’以致於 區的底壁 ’在鋪設 形成一銲 A白勺I ® 該銲墊形 料在該等 注入該銲 於使用液態導 一絕緣層分隔 屬層, 其他金 形成區 較下的 上而較 於銲墊 墊,該 及銲墊 成區中 金屬層 墊形成 ,每一 金屬層 上的金 形成區 方法包 形成區 央的絕 之間形 區時, 電材料的 的較上和 該半導體 鲜塾形成 和其他的 屬層係凸 之底壁上 含如下之 内佈設絕 緣材料移 成隔離層 在金屬層 方法,該半 較下金屬層 晶元在其之 區係由一底 金屬層係舖 露於銲墊形 的金屬層上 步驟: 緣材料;及 去,以致於 ’俾可當液 之間不會出 2. 如申凊專利範圍第1項所述之方法,发 銲墊形成區中央之絕緣材料的步驟係藉^ ,移去位於該 3. —種使半導體晶元適於使用液態導電/針完成。 ‘體晶元具有至少兩由一絕緣層分隔的料的方法’邊半 及在較下金屬層周圍的其他金屬層,該和較下金屬層 表面係凹設有數個銲墊形成區,每—^導體晶元在其之 壁和週壁形成,以致於較下的金屬層^ 形成區係由一底 設於銲墊形成區的底壁上而較上的金屬層他的金屬層係鋪 成區的週壁上,在鋪設於銲墊形成區之广,凸露於銲墊形 係以鋁為材料形成一銲墊,該方法包含=壁上的金屬層上 提供一鋼板,該鋼板對應於該# _ 步驟 曰凡之每一銲墊形成第11頁 ^5 596 1 六、申請專利範圍 區形成有一絕緣體形成孔; 於該鋼板的各絕緣體形成孔内形成—絕緣體;及 將該等絕緣體移印至晶元之對應的銲墊形成區,以 ,於6玄等絕緣體在該等金屬層之間形成隔離層,俾可當液 態導電材料灌注入該銲墊形成區時,在金屬層之間^屮 現短路現象。 4.如申請專利範圍第3項所述之方法,其中,將該等絕緣 ,移印至晶元之對應的銲墊形成區的步驟係藉由移印刷頭 完成。 5·—種使半導體晶元適於使用液態導電材料的方法,該半 導體晶元具有至少兩由一絕緣層分隔的較上和較下金屬層 及在較下金屬層周圍的其他金屬層,該半導體晶元在其之 表面係凹設有數個銲墊形成區,每一銲墊形成區係由一底 壁和週壁形成,以致於較下的金屬層和其他的金屬層係鋪 設於銲墊形成區的底壁上而較上的金屬層係凸露於銲墊形 成區的週壁上,在鋪設於銲墊形成區之底壁上的金屬^ 係以鋁為材料形成一銲墊,該方法包含如下之步驟: 於晶元的表面和銲墊形成區佈設有感光材料; 將-遮罩置於該晶元之上,該遮罩係對應於晶 鮮墊形成區形成有數個貫孔’該料的各個貫孔係 應之銲塾形成區的中央;及 $ 經由曝光過程’將位於銲墊形成區中央的感光 移去^以致於餘下的感光材料在該等金屬㉟之間形成 層’俾可當液態導電材料灌注入該鮮塾形成區時’在金屬第12頁六、申請專利範圍 層之間不會出現短路現象。 6. 如申請專利範圍第5項所述之方法,其中,該遮罩是為 底片。 7. —種適於使用液態導電材料的半導體晶元,該半導體晶 元具有至少兩由一絕緣層分隔的較上和較下金屬層及在較 下金屬層周圍的其他金屬層,該半導體晶元在其之表面係 凹設有數個銲墊形成區,每一銲墊形成區係由一底壁和週 壁形成,以致於較下的金屬層和其他的金屬層係舖設於銲 墊形成區的底壁上而較上的金屬層係凸露於銲墊形成區的 週壁上,在鋪設於銲墊形成區之底壁上的金屬層上係以鋁 為材料形成一銲墊,該晶元更包含: 一絕緣材料,該絕緣材料係佈設於該晶元之表面並 且係沿著各銲墊形成區的週壁延伸至對應之銲墊形成區的 底壁,以致於該等絕緣材料在該等金屬層之間形成隔離 層,俾可當液態導電材料灌注入該銲墊形成區時,在金屬 層之間不會出現短路現象第13頁
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW089107776A TW455961B (en) | 2000-04-25 | 2000-04-25 | Method for enabling semiconductor wafer to use liquid conductive material |
US09/632,566 US6627993B1 (en) | 2000-04-25 | 2000-08-04 | Semiconductor device having an electrical contact and a dielectric lining in a contact region |
DE10041764A DE10041764A1 (de) | 2000-04-25 | 2000-08-25 | Halbleiterbauelement und Kontaktausbildungsverfahren dafür |
JP2000279825A JP3335992B2 (ja) | 2000-04-25 | 2000-09-14 | 半導体装置と半導体装置の接点形成方法 |
US10/676,493 US6916734B2 (en) | 2000-04-25 | 2003-09-30 | Contact-forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW089107776A TW455961B (en) | 2000-04-25 | 2000-04-25 | Method for enabling semiconductor wafer to use liquid conductive material |
Publications (1)
Publication Number | Publication Date |
---|---|
TW455961B true TW455961B (en) | 2001-09-21 |
Family
ID=21659512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089107776A TW455961B (en) | 2000-04-25 | 2000-04-25 | Method for enabling semiconductor wafer to use liquid conductive material |
Country Status (4)
Country | Link |
---|---|
US (2) | US6627993B1 (zh) |
JP (1) | JP3335992B2 (zh) |
DE (1) | DE10041764A1 (zh) |
TW (1) | TW455961B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101632148B (zh) * | 2007-02-23 | 2013-03-20 | 杨百翰大学 | 同轴混合射频离子阱大规模分析仪 |
US7938183B2 (en) * | 2008-02-28 | 2011-05-10 | Baker Hughes Incorporated | Method for enhancing heavy hydrocarbon recovery |
US9232630B1 (en) * | 2012-05-18 | 2016-01-05 | Flextronics Ap, Llc | Method of making an inlay PCB with embedded coin |
US9092712B2 (en) | 2012-11-02 | 2015-07-28 | Flextronics Ap, Llc | Embedded high frequency RFID |
US9521754B1 (en) | 2013-08-19 | 2016-12-13 | Multek Technologies Limited | Embedded components in a substrate |
US9053405B1 (en) | 2013-08-27 | 2015-06-09 | Flextronics Ap, Llc | Printed RFID circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59146103A (ja) * | 1983-02-09 | 1984-08-21 | 昭和電工株式会社 | ドツテイングペ−スト |
JPH0815152B2 (ja) * | 1986-01-27 | 1996-02-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US5414221A (en) * | 1991-12-31 | 1995-05-09 | Intel Corporation | Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias |
KR950009934B1 (ko) * | 1992-09-07 | 1995-09-01 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
US5275330A (en) * | 1993-04-12 | 1994-01-04 | International Business Machines Corp. | Solder ball connect pad-on-via assembly process |
US5796591A (en) * | 1995-06-07 | 1998-08-18 | International Business Machines Corporation | Direct chip attach circuit card |
US6171944B1 (en) * | 1998-05-07 | 2001-01-09 | Advanced Micro Devices, Inc. | Method for bringing up lower level metal nodes of multi-layered integrated circuits for signal acquisition |
-
2000
- 2000-04-25 TW TW089107776A patent/TW455961B/zh not_active IP Right Cessation
- 2000-08-04 US US09/632,566 patent/US6627993B1/en not_active Expired - Fee Related
- 2000-08-25 DE DE10041764A patent/DE10041764A1/de not_active Ceased
- 2000-09-14 JP JP2000279825A patent/JP3335992B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-30 US US10/676,493 patent/US6916734B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6627993B1 (en) | 2003-09-30 |
JP2001313306A (ja) | 2001-11-09 |
JP3335992B2 (ja) | 2002-10-21 |
US6916734B2 (en) | 2005-07-12 |
DE10041764A1 (de) | 2001-11-08 |
US20040061226A1 (en) | 2004-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW517361B (en) | Chip package structure and its manufacture process | |
TWI331388B (en) | Package substrate, method of fabricating the same and chip package | |
TW558929B (en) | Flip chip type semiconductor device and method for manufacturing the same | |
US6271597B1 (en) | Methods for forming electrically conductive interconnections and electrically interconnected substrates | |
TW554453B (en) | Semiconductor device and method of manufacturing the same | |
TW466716B (en) | Semiconductor chip device and its packaging method | |
CN102386104B (zh) | 四边扁平无接脚封装方法 | |
TWI255021B (en) | Tape circuit substrate and semiconductor chip package using the same | |
TWI544584B (zh) | Copper substrate with barrier structure and manufacturing method thereof | |
TW201117346A (en) | Semiconductor device including through-electrode and method of manufacturing the same | |
TW578289B (en) | Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same | |
JP7277007B2 (ja) | バンプボンドのための拡張ヘッドピラー | |
TW457607B (en) | Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof | |
TW201001665A (en) | Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire | |
TW200828554A (en) | Stack package having reduced electrical connection length suitable for high speed operations and method of manufacturing the same | |
JP2003243437A (ja) | ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法 | |
TW455961B (en) | Method for enabling semiconductor wafer to use liquid conductive material | |
TWI329346B (en) | Method of manufacturing electronic circuit device | |
JP2003282627A (ja) | ボンディングパッド下部に補強構造を有する半導体素子及びその製造方法 | |
JP4342892B2 (ja) | 半導体装置およびその製造方法 | |
TW201248815A (en) | Semiconductor component and method of making same | |
CN106981476B (zh) | 半导体器件及其形成方法 | |
TW200304207A (en) | Semiconductor device | |
US10381330B2 (en) | Sacrificial alignment ring and self-soldering vias for wafer bonding | |
TWI548094B (zh) | 半導體構造及形成半導體構造之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |