TW452863B - Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film - Google Patents

Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film Download PDF

Info

Publication number
TW452863B
TW452863B TW89106482A TW89106482A TW452863B TW 452863 B TW452863 B TW 452863B TW 89106482 A TW89106482 A TW 89106482A TW 89106482 A TW89106482 A TW 89106482A TW 452863 B TW452863 B TW 452863B
Authority
TW
Taiwan
Prior art keywords
pressure
film
dielectric
item
inert gas
Prior art date
Application number
TW89106482A
Other languages
English (en)
Inventor
Hong-Ji Lee
David Guang-Kai Jeng
Original Assignee
Nano Architect Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nano Architect Res Corp filed Critical Nano Architect Res Corp
Priority to TW89106482A priority Critical patent/TW452863B/zh
Application granted granted Critical
Publication of TW452863B publication Critical patent/TW452863B/zh

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

^5286J 五、發明說明G) [發明領域] 本發明係有關於一種降低一半導體晶片上的一介電薄 膜的介電常數的方法;特別是關於一種藉由在該介電薄膜 的表面形成孔隙來降低薄獏介電常數的方法。 [背景及以往技術] 在ULS I元件愈趨複雜及多重金屬導線製程的需求下, 最常用於隔絕金屬導線間的介電材料s丨〇2 (介電常數約 4. 1 -4. 5)已不符合使用;主要的原因是,隨内層導線之間 線距的縮減,兩導線間的電容將隨之增加。以電容公式說 明: C = Re〇 A/d k :材料介電常數e。:真空介電常數 A :面積 d :兩導體間距離 士相同的”電常數條件下,兩導線的距離⑷愈小電容則 影響/斤及,將增加狀延遲時間(仳delay U託; 其中R ·金屬導後雷且,「·人p ^ ^ ^ ^ C 金屬層間電容)而造成元件1 輸速率的哀減。因此隨晶Η蛩 M 1 Λ 随片電路尺寸的縮減,以低介電」 材料在晶片電路中扮演著Y體值二最/接的方法。低介電 (cr〇sstp1, X 、導體間的電性阻隔、減少交談 (crosstalk)效應及降低耦合
延遲時4楠π / 谷1的角色;除可縮小RC 外,對於改善耗合雜訊有著相, 降低;當缺,理相;最:Ϊ枓或無機材料都可將介電常3 审…' 里涊的最低介雷嗤 取丨电吊數為空氣的i.O。因此
4 5286 3 五、發明說明(2) 在目别的研究上’材料介電常數 行。依照材料的化學屬性,我吾朝】· G方向進 料與有機低介電材料兩大類。無機材::::::::材 ,去(cm㈣成長,例如摻雜致上二化,氣相 Σ為ΞΓ;ΪΓ備與目前的生產設備類似二 最為迅連,c無機介電材料的 展 介於2· 5至3. 7之間,不像右播數變化有限’其值約 的不同而有大幅的下降程度。有機材料:子 (Spin On Glass, SOG) ^ it ^ ^ 轉塗佈 材料的 m,砂 3:7 之 fs1
:::s u:::成膜溶劑的揮發或溶解膜内摻混物 形成的孔1¾…構木達成。依據理想電容值U 求,孔隙型的低介電材料有著令人期待的發展潛力。 USP5’47 0,802、USP5,494,858、USP5,l〇3 288、 USP5,548,:159、USP5,561,318、USP 5,569,058、 USP5,661,344、USP5,747,880、USP5,750:4“、 USP5’ 8 04, 508等專利有著類似的孔隙材料製 控制薄膜中所含溶劑之不同揮發程度來製作薄膜孔隙y以 USP5’ 4 94’ 85 8為例,首先,依1:3:1 :〇. 〇〇〇7的莫耳比率將 TEOS (tetraethylorthosilicate)、C2h5〇h、fi2〇 和 ΗΠ 在 60〇C下攪拌混合1.5小時。所得溶液加入〇 〇5 ]^的{^〇}1 後’須立即利用旋轉塗佈機將溶液塗佈於晶片上; 的加入會增快溶液的凝膠速率(gelati〇rl ray 一丄添 加NHjOH的比率是溶液體積的1 /1〇。塗有凝膠薄膜的晶"片"’ 4 528S 3 五、發明說明(3) —- 於37°C下置於含飽和乙醇氣體的大氣中24小時使薄膜凝 聚熟化(agIng);待熟化完成,利用壓力變化將薄膜内之 溶劑驅離,以形成孔隙薄膜。工作壓力可小於一大氣壓, 使溶劑由液態變氣態而留下孔洞;亦可在接近溶劑超臨界 狀態或在超臨界條件的高壓下,使溶劑成壓縮氣體而移 除。這些步驟皆要小心控制,以避免薄膜尺寸發生過度收 縮現象(shrinkage eifect)。由上述方法所得薄膜之孔隙 體積比率、直徑、分佈將隨反應條件、溶劑種類而有差 異;綜合言之,孔隙體積約佔2〇%〜95%,最佳者>75% ;平 均直徑約小於80nm,最佳化者介於2nm〜25nm ;當孔隙佔體 積的8 0 %時,材料介電常數約小於〗· 5 ^由於薄膜内孔隙所 佔體積比率愈大,對於表面黏著及耐熱處理性質就愈差, 因此為了符合晶片一些後處理程序的要求,一般孔隙薄膜 的上下層會利用CVD鍍上一層黏著層,如Si〇2 :除了有增 強黏著效果外,亦有阻擋孔隙内枒料吸水或原子的遷移滲 除了上述利用溶劑揮發製作孔隙薄膜外,尚有移除薄 膜内摻混物而製得孔隙的方法e #USP5, 744, 399為例;利 用S1 〇2成膜的過程中混入csG或(:7[)等中空環聚衍生物,然後 利用溶劑溶解CeQ ’或利用〇2/或〇3電漿將cs()氧化成C02而形 成孔隙。 USP5, 78 5, 7 87則利用UV可分解或可低溫加熱昇華的材 料(如:Anthroquinone、低融點Waxes等)來當作聚四氟乙 稀(polytetrafluoroethylene,PTFE)薄膜的摻混物。所
4s286c
製得的70%孔隙pTFE薄膜,使原本的介電常數從ι g降低至 1. 2。當然,在應用方面,這類多孔結構的上下需有黏著 層與基材作良好的接觸否則極易剝離。 適用於半導體製程之低介電孔隙薄膜的製作,不脫上 述的兩類方法:溶劑揮發或薄膜内摻混物的移除。對於前 ,所引起之孔隙薄膜尺寸收縮、與基材黏著效果差的問 題;,後者所引起之薄膜内殘留摻混物在後處理程序中易 滲出等問題,也相繼地被提出。著眼於這些問題的解決, 我們將在此提出以非溶劑式來形成低介電孔隙薄膜的方 法0 [發明目的及所欲解決之問題] 本發明的目的是發展一套非溶劑式製作低介電孔隙薄 膜的方法。在此方法中’將既往的低介電孔隙薄膜製作程 序所引起的有機溶劑殘留的問題、摻混物遷移表面的問 題、孔隙薄膜黏著性低的問題、及溶劑揮發過程所產生尺 寸收縮的問題而提出解決方案者。 [解決問題之手段;] 圖1 a是本發明所發展之非溶劑式製作低介電孔隙薄膜 的方法的主要步驟A至c的流程圖。圖lb顯示一半導體基材 於圖1 a流裎的各步驟時的剝面示意圖。於步驟a中,一介 電薄膜被形成於一半導體基材上’例如藉由旋轉塗佈來形 成一低介電有機高分子薄膜或利用CVD來沈積一低介電無 45286 五、發明說明(5) 機材料薄膜。於步驟B中,將該形成有介電薄膜的半導體 基材放入一高壓槽内並導入一高壓惰性氣體或該惰性氣體 的超臨界流體,其中高壓惰性氣體或其超臨界流體將滲入 該介電薄膜的表面。於一段時間後,利用對高壓槽的快速 壓力釋放手段而於該介電薄膜的表面形成孔洞。基於高壓 惰性氣體或其超臨界流體的滲透能力,每一孔洞連續且緻 密地在該介電薄膜的表面上形成,而不會破壞該介電薄膜 與基材間的黏著。若要增加該介電薄膜的單位體積的孔隙 比率,可重複地進行步驟A至步驟C直至所需的介電薄膜的 厚度。 適用於本發明中的惰性氣體的選擇以選用不與該介電· 薄膜反應的氣體為原則,例如:二氧化碳(C02: Te = 31. 1°C,
Pc = 1 0 7 0 psi)、氮氣(N2: Tc = -147〇C, Pc = 491.7 psi)、氦 氣(He: Tc = -2 69.9°C,Pc=16.53 psi)、氬氣(Ar: Tc = -122. 4°C, Pc = 7 0 6_ 3 psi )等;至於其他類氣體如乙烷(C2Hs:
Tc = -32.20C, Pc = 708.3 psi)、丙烷(C3H8: Tc = 9 6.70C,
Pc = 615.8 psi)、乙烯(C2H4: Tc = 9.90C, Pc = 742.1 psi)、丙 烯(C3H6·· Tc = 91.9°C, Pc = 667.2 psi)、或上述氣體的混合 亦可使用。 本發明中的高壓惰性氣體在擴散進入薄膜表面下層 後,經快速的壓力釋放,(合適的降壓壓力變化範圍:5 psi/sec~110 psi/sec),高壓惰性氣體會因急遽的壓力降 低,造成氣體膨脹而在該介電薄膜表面造成孔洞;此種利 用氣體熵(entropy,AS)變化而生成的能量來形成孔洞的
4 5^863
幾點好處 液兩相之 題;同時 膜製作法 等操作條 隙薄膜僅 會破壞原 隙比率, 膜,再重 直至所需 揮發所造 面的問題 方法有下列 或介於氣、 率劑污染問 介電孔隙薄 及溶劑揮發 的低介電孔 洞,所以不 —想要的孔 膜厚度的薄 的製程步驟 其他如溶劑 混物滲出表 。首先,利 超£&界流體 ,相較於溶 ,本發明簡 件及複雜程 在薄膜表面 本薄膜底層 可依照孔隙 複進行高壓 的薄膜厚度 成尺寸收縮 當然也不會 用高壓條件下的緻密氣體 來製作孔隙介電薄膜並& 1 *,·、 劑-凝膠(sol-gel)式的低 化了薄臈凝膠化、熟化、 序。相對地,由於本發明 上連續且緻密地形成孔 與基材的黏者能力。此外 直徑先成長一具有對應薄 處理、快速釋壓、及長膜 即可,如圖一描述。至於 及後處理過程中薄膜内摻 發生。 於本發明中’薄膜的選用可以是利用CVD所沈積的低 介電無機材料薄膜,如:Si0F、a_CF、Si〇c等;亦可以 疋利用旋轉塗佈所形成的低介電有機高分子薄膜,如:聚 醯亞胺(polyimides)、PTFE等。為說明本發明優越的表面 孔隙製造能力’將選用由SiH4 + N20 + CF4等氣體利用CVD所沈 積的Si-0-C-F低介電薄膜作為實施例。 本發明的高壓薄膜處理程序在不同的壓力釋放速率下 會產生不同的孔隙直徑分佈’每秒壓力釋放速率愈大者, 較大直的孔隙的比率將變大;經適當地控制壓力釋放速 率’可得較佳的孔隙大小,直徑約介於5 nm〜20 nm範圍。 [效果]
4S^Q6 五、發明說明(7) 各類ίΪΪΠί的高壓非溶劑式孔隙製作法適用於目前 之^ G 常(^4·1)材料薄膜的孔隙化。以2_埃 C F溥膜為例,經氬氣超臨界 直徑範圍為5 nm〜80 nm,其中主| & 、二开:^的孔隙其 nm rn ± 兴甲主要的孔隙直徑範圍為5 nm,較佳者為5 ηπι〜20 nm。原薄臈的k值為 二二2. 8,經高壓孔隙化後,k值降低,約介於2 n 6 ; 若增加薄膜體積之孔隙比率,k值將可再降低。 . 圖2是一適用於實施本發明方法的一多艙串接加工 (Muiti-chamber cluster tool)系統1〇 之示意圖,其中包 含一,存有高壓惰性氣體的蓄壓槽18,與該蓄壓槽18連通 的一高壓槽12,及接續於該高壓槽丨2可進行CVD或蝕刻的 反應艙1 4。一機械手臂1 6被搭配使用來簡化半導體晶片的 傳輸》 本發明將可藉以下的實施例被進一步瞭解,其僅作為 說明之用’而非用於限制本發明範圍。 [實施例1 ] 啟動壓縮機,將超高純度氬氣預先增壓儲存於蓄壓槽 中,蓄壓槽壓力設定成2 500 psi。 將以(^0方式鍍有20〇0埃的8卜〇-(:砰介電薄膜的晶片放入 體積為一公升、可耐壓至10, 000 psi的不錢鋼壓力槽中; 加熱至40°C,並瞬間將蓄壓槽之氬氣導入反應槽中,控制 壓力至1000 psi。待15分鐘後,以每秒60 psi的速率釋放 反應槽内的壓力’所造成的孔隙直徑範圍為5 nm〜70 nm,
第10頁
五、發明說明(8) 其中主要的孔隙直徑範圍為5 ηπι~4() nm ° [實施例2] 反應進行的程序如實施例〗所述,其中反應壓力 lOOOpsi溫度40。(:,反應時間30分鐘,以每秒6〇 PS1的,、 率釋放反應槽内的壓力,孔隙直徑範圍為5 nm〜80 ηπ1 中主要的孔隙直徑範圍為5 nm~60 nm ° [實施例3] 反應進行的程序如實施例1所述,其中反應壓力 160〇psi溫度4〇。(:,反應時間30分钂,以每秒15 Psi的速 率釋放反應槽内的壓力,孔隙直揲範園為5 70 ’ 中主要的孔隙直徑範圍為5 nm~50 _ ° [實施例4] 反應進行的程序如實施例1所述’其中反應壓力 1600psi溫度4 0°C,反應時間3〇分鐘,以每秒3〇 psi的速 率釋放反應槽内的壓力,孔隙直徑範圍為5 nm~80 nm ’其 中主要的孔隙直徑範圍為5 nm〜60 nm ° [實施例5 ] 反應進行的程序如實施例1所述,其中反岸壓力 1 600Psi溫度40。(:,β座眭八妙"7汉應拴力 r, ^ 反應時間30刀鉍,以每秒60 psi的速 壓力’孔隙直徑乾園為5 nm〜90 ηιπ ’其
第11頁 五、發明說明(9) 中主要的孔隙直徑範圍為10 nm [實施例6] 反應進行的程序如實施例1所述·其' 中反應 1 300psi溫度40。(:,反應時間30分减’以每秒30 率釋放反應槽内的壓力,孔隙直徑範圍為5 nm〜 中主要的孔隙直徑範圍為5 nm〜5〇 ηΠ1 6 [實施例7] 反應進行的程序如實施例1所述’其中反應 1 3 0 0psi溫度40〇C,反應時間15分鐘’以每秒30 率釋放反應槽内的壓力,孔隙直徑範圍為5 nm〜 中主要的孔隙直徑範圍為5 nm〜40 nm。 [實施例8] 反應進行的程序如實施例1所述,其中反應 1300psi溫度40°C ’反應時間15分鐘,以每秒 率釋放反應槽内的壓力,孔隙直徑範圍為5 ηπι~ 中主要的孔隙直徑範圍為5 nm~50 nm。 壓力 psi的 80 ηπι 壓力 psi的 80 nffl 壓力 ps i的 80 nm
4q86 圖式簡單說明 圖1 a是本發明所發展之非溶劑式製作低介電孔隙薄膜 的方法的主要步驟A至C的流程圖。 圖1 b顯示一半導體基材於圖1 a流程的各步驟時的剖面 示意圖。 圖2是一適用於實施本發明方法的一多搶串接加工 (Multi-chamber cluster tool)系統之示意圖。 10.. 多艙串接加工系統 1 8..蓄壓槽 12.. 高壓槽1 2 1 4..進行CVD或蝕刻的反應艙14 1 6..機械手臂
第13頁

Claims (1)

  1. 4 52 8 6 〇
    1. 一種用來降低介電薄 下列步驟: ,、之介電常數的方法,包含 (a) (b)快速的降低該高壓情$,馆性氣體氣氛中;及 介電薄膜的泰續昏形成孔洞。 氣體氣氛的壓力,而在該 不 與薄2膜反如應3。第1項〜,其中的惰性_ 3·如申請專利範圍苐〗 二氧化碳、氮氣、氦氣、氣,的方法,其中的惰性氣體為 烯、或其等之混合氣體。礼、乙烷、丙烷、乙烯、丙 4. 其中的介電薄膜為利用 或是利用旋轉塗佈所 如申_圍第1項的方 CVD所沈積的電無機枓心 形成的低介增高分子薄: [ 、 a 其中的低介電無機材料 5.如 薄膜為SiOF I第4項的方 、或 Si〇c 6 ·如申請專利範圍第4項的方法,其中的低介電有機 円分子薄膜為聚酿亞胺(polyimides)或聚四氟乙稀 (PTFE)。
    第14頁 4528G 申請專利範圍 如申圍第1項的方法,其中該高壓惰性氣體氣 氛具 有一接超過該惰性氣體的臨界壓力的壓力; Μ 8.如申圍第7項的方法,其中該高壓惰性氣體氣 氛具有一接近或超過該惰性氣體的臨界溫度的溫度。 9.如申讀丨纖圍第7項的方法,其中該高壓惰性氣體氣 氛為一超臨界。 、·爷一’'-.: 10.如申請圍第1項的方法,其中於步驟b)以介於5 psi/sec至110 psi/sec之間的一降壓速率來降低該高壓惰 性氣體氣氛的壓力。 11.如申請專利範圍第1項的方法,其中的孔洞主要 包含直徑範圍介於5nm〜80nm的孔洞。 12. 如申請專利範圍第11項的方法,其中的孔洞主要 包含直徑範圍介於5nm-50nm的孔洞。 13. 如申請專利範圍第1項的方法,進一步包含重複η 次步驟a)及b),其中η為大於1的整數。 14. 一種製作低介電孔隙薄膜的方法,包含下列步 驟:
    第15頁 性 45286c 申請專利範圍 A)於一半導體基材上形成一介電薄 將該形成有介電薄膜的半導體基 氣體的氣氛中;及 C)快速釋放該氣氛的壓力,而於該 形成孔洞。 15.如申請專利範圍第1 4項的方法, 地進行步驟A至步驟C直至一所需的介電薄 得。 膜: 材潑:八一高壓惰 介電薄骐的表.面 進—步包含重複 膜的厚度被獲 16.如申請專利範圍第1 4項的方法, 該形成有介電薄膜的半導體基材被放入_ 入該高壓惰至該高壓槽内。 1 7,如申第1 4項的方法,其4 不與薄膜反應的。 18.如申請專利範圍第1 4項的方法, 氧化碳、、氮氣 '氦氣、氬氣、乙烷、 其中於步驟Β)中 高壓槽内,並導 的惰性氣體為一 為 烯 或其等合氣體 其中的惰性氣體 丙烷、乙烯、丙 1 9 .如申圍第1 4項的方法; 用CVD所沈積的翁介電無機材料薄膜 所形成的低介電有機高分子薄膜。 的介電薄膜為利 :利用旋轉塗佈 18¾ 18¾ ύ 5286 六、申請專利範圍 其中的低介電無機材 20.如申第1 9項的方法 料薄膜為SiOF、^^CF、或SiOC。 21.如申請專利範圍第1 9項的方法,其中的低介電有 機高分子薄膜為聚醯亞胺(polyimides)或聚四氟乙稀 (PTFE)。 务 、:磁. 2 2.如申、圍第14項的方法,其中該高壓惰性氣體 氣氛具有一 超過該惰性氣體的臨界壓力的壓力;
    23.如申請第22項的方法,其中該高壓惰性氣體 氣氛具有一接近$'超過該惰性氣體的臨界溫度的溫度。
    24.如申__圍第23項的方法,其中該高壓惰性氣體 氣氛為一超臨。 25. 如申請/範圍第14項的方法,其中於步驟C)以介於 5 psi/sec至110 psi/sec之間的一降壓速率來降低該氣氛 的壓力。 26. 如申請專利範圍第1 4項的方法,其中的孔洞主要 包含直徑範圍介於5nm~80nm的孔洞。
    第17頁 4528〇0
    第18頁
TW89106482A 2000-04-07 2000-04-07 Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film TW452863B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW89106482A TW452863B (en) 2000-04-07 2000-04-07 Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW89106482A TW452863B (en) 2000-04-07 2000-04-07 Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film

Publications (1)

Publication Number Publication Date
TW452863B true TW452863B (en) 2001-09-01

Family

ID=21659329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89106482A TW452863B (en) 2000-04-07 2000-04-07 Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film

Country Status (1)

Country Link
TW (1) TW452863B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7553769B2 (en) 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7553769B2 (en) 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film

Similar Documents

Publication Publication Date Title
US5744399A (en) Process for forming low dielectric constant layers using fullerenes
US6287979B1 (en) Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
TWI425569B (zh) 多孔低k值介電薄膜之紫外光輔助孔洞密封
TW574425B (en) An oxide etching process for etching an oxide layer over a nitride layer
US6319858B1 (en) Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film
CN1218381C (zh) 增加低介电层涂布能力的方法
US6790790B1 (en) High modulus filler for low k materials
US20020076935A1 (en) Anisotropic etching of organic-containing insulating layers
CN100423208C (zh) 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法
US20070020952A1 (en) Repairing method for low-k dielectric materials
TW452863B (en) Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film
US20080220213A1 (en) Zeolite - carbon doped oxide composite low k dielectric
Iacopi et al. Properties of porous HSQ-based films capped by plasma enhanced chemical vapor deposition dielectric layers
Ryan et al. Effect of material properties on integration damage in organosilicate glass films
WO2015184573A1 (zh) 一种超低介电常数绝缘薄膜及其制备方法
KR20030001254A (ko) 반도체 소자 제조 방법
JP2007258403A (ja) 多孔性低誘電率薄膜及びその製作方法
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
US7648922B2 (en) Fluorocarbon film and method for forming same
Lee et al. Comparison of plasma chemistries for dry etching of Ta 2 O 5
KR100321712B1 (ko) 초저유전율의폴리머절연막형성방법
US8716150B1 (en) Method of forming a low-K dielectric film
JP2004071731A (ja) エッチング方法
US6827982B1 (en) Binder-enriched silicalite adhesion layer and apparatus for fabricating the same
JP2003109431A (ja) 誘電体材料およびこれを用いた半導体素子形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees