TW443034B - Current control technique - Google Patents

Current control technique Download PDF

Info

Publication number
TW443034B
TW443034B TW87114284A TW87114284A TW443034B TW 443034 B TW443034 B TW 443034B TW 87114284 A TW87114284 A TW 87114284A TW 87114284 A TW87114284 A TW 87114284A TW 443034 B TW443034 B TW 443034B
Authority
TW
Taiwan
Prior art keywords
circuit
voltage
patent application
output
output driver
Prior art date
Application number
TW87114284A
Other languages
English (en)
Inventor
Billy Wayne Garrett Jr
John B Dillon
Michael Tak-Kei Ching
William F Stonecypher
Andy Peng-Pui Chan
Original Assignee
Rambus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rambus Inc filed Critical Rambus Inc
Application granted granted Critical
Publication of TW443034B publication Critical patent/TW443034B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • G06F13/4077Precharging or discharging
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106Data output latches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

44303^ Λ7 ____ B7 五、發明説明(1 ) 本申請案在1 9 9 8年2月2日提出之6 0/ ◦ 73,353 號,名稱爲 Current Control Circuit 〃的 臨時專利申請案,與1 9 9 7年8月2 9日提出之6 0/ 053,400 號,名稱爲 '' Current Control Circuit 的 臨時專利申請案之前。 發明背醫 發明領域 本發明與積體電路及高速匯流排有關。更明確地說, 本發明與高速驅動器電路以及在高速匯流排上得到消耗功 率低且雜訊低的高速交換技術有關。 相關技術描述 要在消耗功率低與雜訊低的匯流排上得到高速交換, 需要電流模式的驅動器以設定與控制驅動器的工作電流。 » 經濟部中央標率局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本 受譲與本發明之受讓人的美國專利5,2 5 4,8 8 3討 論設定與保持匯流排之電流模式驅動器工作電流的裝置與 方法,也倂入本文參考。基本上,設定主一從架構之匯流 排上的工作電流時有兩個問p要解決。第一,主的電流模 式驅動器的工作電流必須適當設定。第二,從的電流模式 驅動器的工作電流必須適當設定。這些電流一旦被設定, 無論主與從裝置內的電路的製程、電壓與溫度如何變化, 這些設定都必須保持住。 在/ 8 8 3專利中所討論的主從匯流排架構,主可將 本紙張尺度適用中國國家標準(CNS > Α4規格(21〇Χ297公釐) ,A43034 A7 _____________B7 五、發明説明(2 ) 資料傳送給從,也可接收從的資料。從可將資料傳送給主 ,也可接收主的資料,但與其它的從之間無資料的往來。 主爲它的驅動器設定工作電流,每一個從也爲它的驅動器 設定電流。 主使用一可調整的電流陷(current sink )做爲驅動每 一條匯流排線的驅動器。開啓電流陷將匯流排線上的電壓 V。U T驅動到接近接地的電壓,並關閉以允許匯流排線上 的終端電阻器R t e 將匯流排線上的電壓拉升到接近終端 電壓。驅動器內的電流I d由數位計數器設定,’它 的計數値由具有比較器的回授電路決定。如果計數値均爲 零,那表示沒有電流流進驅動器,匯流排線上的電壓 V〇UT就是終端電壓Vterm。如果計數都是1,那表示流 進驅動器的電流是最大電流,匯流排線上的電壓v CUT等 V term — I dXRterm。 、 回授電路比較參考電壓V r e i與源自比例式參考驅動 器的節點電壓,該參考驅動器接收計數器來的計數値。 回授確保節點電壓與參考電壓匹配,= °當匹配 發生時,參考驅動器的輸出擺動(即電壓改變)爲( V , e r Π, - V r e f ),由於參考驅動器與實際輸出驅動器間 的比例,實際輸出驅動器的擺動爲2x( V turn — V )。因此,V〇UT等於(又18^—2)><(又"口一 v r e f )。因此,藉選擇V t e r m與v r e ί値的比例’可得 到對稱於V r 5 f的任何大小的電壓擺動。 一 8 8 3專利的從部分也是使用可調整的電流陷做爲 ------------g--- 本纸張尺度.適用中國圉家標準(CNS ) Α·4規格(2〗0 X 297公釐) (讀先閱讀背面之注意事項再填轉本頁〕 "衣 _ i. 經逆部中央樣率Λ只.1.消扑洽作.社印^ 本紙張尺廋適扣中國國家標皁(CNS ) A4规格(2!0X297公釐> I 4 4 3 Ο 3 4 ' A7 B7 丨 I _丨 I ·- ·.,~ '" >*»—Ml I — III·........ .,.(_·_ I _ι·η·ν·^^^ 五、發明説明(3 ) 驅動每一條匯流排線的驅動器。以相同的計數器控制驅動 器內的電流値’因此’驅動器在Vtum與Vlerm — I dx RtErm間擺動,其中I d是從的驅動器內設定的電流。不 過,計數器內的値直接正比於R C時間常數値’它的電容 C是由主所設定。主也決定驅動器的V OUT値是否匹配主 內的«調整RC時間常數以使計數器的計數値將驅 動器內的電流設定在能使Vqut匹配Viei。因此, V 0 U T 將會等於 Vterm — ( V t e r m ~ Vfef)。爲產生 以對稱的擺動還需要其它步驟。主必須使R c時間 常數加倍,它將計數値加倍。此將產生V。U T等於V t a r m —2 x ( V term 一 V r e f ) 0 保持從內驅動器所設定之電流的方法可以與主不同。 .在從中,RC時間常數中有效的R是源自於參考電壓與參 考電流。如果由於溫度或供應電壓的改變致使參考電流下 降,那麼R C時間常數中的有效R値將增加。此將使計數 與從中所設定的驅動器工作電流增加,因而補償該影響D 如果參考電流增加,有效R與計數値減小,同樣具有補償 的效果。 雖然上述設定與保持主與從匯流排線中工作電流的技 術相當成功,但難免有些缺點。例如,設定主內電流的技 術需要額外的接腳連接外部電阻器。另外一個缺點是要選 擇適當的外部電阻値以保持Vn)與( V t e r m _ V。U τ )間的因數2。如果比例設定的不恰當, 輸出的擺動就不會以對稱。此外,當製程,電壓或 -e-- --------裝-- „ , Γ (請先閲讀背面之注意事項再填寫本頁) 訂 輕"·部屮JA样^'^,,只-7-消於合作^印11 4 4 3 Ο 3 ^ Α7 Β7__ ....................·. _ _· .——··. — ·· 五、發明説明(4 ) 溫度發生變化’所選擇的電阻値就可能不理想。其它缺點 還有與連接外部電阻器之接腳串連的靜電放電(E S D ) 結構又增加串連之外部電阻器之電阻値另一個變量。此使 得選擇外部電阻又受E S D結構之變異的影響。 此外,設定從內電流之技術的另一缺點是’爲正確設 定從中的電流,從與主間需要較複雜的演算。主設定R C 時間常數必然也決定了計數値與輸出値。主接著測試輸出 値是否匹配Vrei。如果否,它將增加計數値並重新測試 輸出値。此循環將一直持續到匹配爲止。不過’一條匯流 排線的Vcut與V r e ί匹配並不保證其它的匯流排線也匹 配,因爲輸出驅動器、匯流排線以及比較電路的特 性多少都存在些微小差異。 如所見,吾人需要一種增進的輸出驅動器電路與技術 ,以得到快速的交換速率,同時消耗的功率與雜訊都很低 發明槪述 本發明包括能做到低雜訊之高速匯流排的電路與電流 控制技術。此電路可用於與高速動態RAM (DRAM) 間的介面。本發明的架構包括以下部分:輸入隔離方塊( 隔離)、類比電壓分壓器(AVD)、輸入比較器、取樣 鎖存器、電流控制計數器、以及逐位元輸出驅動器(輸出 驅動器A與輸出驅動器B)。 電流控制機制的基本動作是評估電壓位準V h i、 本紙張尺度適用中國國家標準(CNS > A4规格(210X297公釐) (讀先閱讀背面之注^^項再填寫本莨)
經淤部中夾枕挲乃只工消货合作社印紫 、443 0 3·* a? B7 五、發明説明(5 ) V…與V…,並根據所設定的適當輸出位準增加或減 少電流控制計數器的計數値。當電流控制電路在評估模式 時,輸出驅動器A關閉(不吸取電流),節點BDA輸出 高電壓位準(典型上是Vterm)。輸出驅動器B啓動,並 將節點B D B下拉至低電壓輸出位準。在節點B D A與 B D B的電壓位準通過隔離方塊饋入類比電壓分壓器。類 比電壓分壓器輸出一電壓位準,該位準是它輸入的加權平 均。良P,= (AxVhi) + (BxVhw)。舉例來 說,V〇Ut = (〇 . 5xVhi) + (◦ . 5 χ V 1 〇 w ) ^ 輸入比較器比較V cut與並產生上升信號。該 上升信號被取樣,並用來增加或減少電流控制計數器內保 持的電流控制値。藉重複此處理,電流控制値最後定下來 .的値是 Vo 1= (Vrei-AxVternl) / B。 當電流控制電路未被活化時,輸入隔離方塊遮蔽類比 ''電壓驅動器電路與輸出接墊間的任何交互作用。 輸出驅動器是由各個輸出電晶體串連而成,例如圖4 _所示。輸出電晶體活化的數量由控制信號i c r t 〔 η : .0〕選擇。輸出裝置的寬度可以按幾何的比例,以容許 ί c r t 〔η : 0〕信號的編碼a 輸入隔離閘可利用例如以升壓閘電壓驅動的C Μ 0 S 通閘或NMOS通閘、單位增益緩衝器、或運算放大器( op amps )實施。類比電壓驅動器可利用分阻器、數位到類 比轉換器、或交換式電容濾波器,如sigma/delta調制器實 施。取樣鎖存器的實施可利用取樣正反器或鎖存器,或一 _ _ Q ^__ 本紙張尺廋適州中國國家標準(CNS ) A4規格(210X297公釐) --------「裝-- „ .Γ·\ (請先閱讀背面之注意事項再填寫本頁) 訂 r.L Μ kM.._
經濟部智慧財產局員工消費合作社印製 序列串連的邏輯元件平均取樣値。電流控制計數器可利用 升-降計數器或更精密的計數器實施,如飽合二進位蒐尋 計數器。 從以下的詳細描述並配合附圖,將可明瞭本發明其它 的目的、特徵與優點,所有附圖中相同的參考編號代表相 同的特徵3 圖式槪述 圖1說明實施具有主裝置與從裝置之電流控制電路的 習知技術; 圖2顯示根據本發明之實施例的電流控制電路方塊圖 t 圖3說明根據本發明之實施例的電流控制電路圖; 圖4說明使用本發明之實施例的輸出驅動器; 圖5詳細說明本發明的電流控制電路; 圖6顯示圖5中"gxCCbstl元件的電路,它可用來產生 放大的電壓; 圖7A及圖7B的電路顯示圖5的輸入比較器gxCComp; 圖8顯示實施圖5的gxCCDivO分阻器的電路; 圖9顯示實施圖5的gxCCDivl分阻器的電路; 圖1 0說明使用本發明之實施例的控制與測試模式邏 輯電路; 圖1 1說明使用本發明之實施例的電流控制計數器電 Ό-— (猜先閱讀背面之注意事項再填寫本頁) * -Φ _ 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) t 443034 A7 B7 五、發明説明(7 ) 經納部中夾¾^^¾.%消货合作il印$i 主 要 元 件 m 照 表 1 2 0 輸 入 隔 離 方塊 1 0 4 類 比 電 壓 分 壓 1 2 5 輸 入 比 較 器 1 3 0 取 樣 ms 鎖 存 器 1 1 5 電 流 控 制 計 數 1 0 7 輸 出 驅 動 器 A 1 1 1 輸 出 驅 動 器 B 3 0 1 電 壓 分 壓 裝 置 3 0 2 電 壓 分 壓 裝 置 1 0 3 0 加 法 器 1 0 3 1 主 鎖 存 器 1 0 3 2 多 J1 器 ' 1 0 3 3 從 鎖 存 器 1 0 3 4 隨 機 邏 輯 1 0 3 5 多 數 偵 測 器 1 1 0 0 電 路 較 佳 實 施 例 說 明 本 發 明 提 供 設 定 與 共 用 電 流 的 增 進 裝 置 與 方 法 0 圖 置 ( R D R A Μ ) 實 施 電 流 顯 示 — 個 從 裝 置 R D R A Μ (隔離) 器 器 本紙張尺度適用中國國家標準(CNS ) A4規格( 匯流排連接之主與從裝置內部 1是主裝置(RAC)與從裝 控制的習知方法。圖1僅簡胃 ,不過必須瞭解的是,可以_ 0X297公釐) -1〇、 ' "^— --------裝-- 一 -,'ί、 (誚先閲讀背面之注意事項再填寫本) 訂 駟 經沪部中央榀si-/.J;s;.T·消贽合作社卬掣 Γ 443034 A? B7 五、發明说明(8 ) 許多的從裝置與主裝置RA C連接。 根據習知技術,主裝置RA C具有一專用的輸出接腳 C C。該輸出接腳c C經由電阻器Rt«rm/2連接到終端 電壓。如果輸出驅動器是理想的電流源,那麼輸出 的電壓將是中央擺動。此値與v 比較,並據以調整上 或下。 對從裝置RDRAM而言,有一電路根據電壓與溫度 的變化間接推斷輸出電流的調整量。原始適當値的建立是 靠執行控制電流的啓始常式,它需要讀取主裝置送回的資 料,並偵測在匯流排上第一次傳輸的有效1。發現此門檻 並在送給從裝置前加倍(近似)。 圖1所顯示的技術,在主裝置上需要N+ 1個接腳, 從裝置上需要N個接腳。主裝置上的額外接腳是供C C連 接,如圖1所示。圖1的裝置還需要電阻器RT/2,構 裝於主裝置所在的印刷電路板上'不幸的是,RT/2電 阻器沒有一個合適的値。輸出電晶體所產生的電流會隨電 壓的改變而變,此表示輸出電晶體的電壓一電流特性會受 非理想狀況的影響,例如通道長度調變。因此,雖然合適 的電流控制電阻器是R t e r m/ 2,但它的値很可能是 Rterni/2 . 2。此外,該値也會因製程、供應商及溫度 的不同多少有些改變。 進入到主裝置RAC有一個輸入比較器COMP =比 較器比較V r e f與電流控制接腳(C C )上的電壓。如果 比較的結果決定輸出太低,於是計數器(計數器3 )增加 本紙張尺度適/丨]中國國家槺準(CNS ) A4規格(210X297公釐) (諳先閲讀背面之注意事項再填寫本頁) -°
T Γ 443034 本紙張尺度適用中國國家標準{ CNS > Λ4規格(2丨0X297公釐) A7 B7 一 一—- ----- —一 — . ~ — 在、發明説明(9 ) ,藉以增加晶片上所有輸出驅動器的電流(在下一個電流 控制循環)。如果電流太高,那麼計數器(計數器3)會 減小。藉選擇適當的電阻器(很難做到),電流控制電路 將輸出調整在一對稱的區間驅動,以保持其它接腳的全電 座擺動。接著追蹤電晶體因受電壓或溫度影響所產生的漂 移,以容許各晶片間不同製程所產生的差異,並提供很多 類似的助益。不過,要獲致此結果的適當電阻器非常難選 擇。 其它的技術包括使用稱之爲-通道〃的擴張機制 。不過,此技術需要當模組插入時,電阻器的電阻値要能 改變(基本上是對半)。要做到此,需要在主機板上並聯 一個電流控制電阻器,它改變並聯電阻値以使輸出電流加 倍。不幸的是,由於電晶體非線性的特性,再度需要計算 一 w特殊〃的電阻器値以使電流加倍。一旦找到適當的電 阻器,擴張機制仍確定能使用自動追蹤。 在電流控制接腳上必須串連某些積體電路,例如靜電 放電(E S D )電路,此又增加電阻値的變量,足以嚴重 到需要實質改變外部電阻器的値。此種E S D結構的電阻 値也必須列入考慮。 在習知技術中,是利用匯流排“空閒”時間進行電流控 制校準"換句話說,電流控制校準是被“安排”在匯流排的 雨活動之間。 圖2顯示本發明之電流控制技術之實施例的整體圖。 圖3是使用本發明之架構的設計圖。圖4 — 8顯示實施本 •-4S--- --------〇裝-- . . Γ. (請先閱讀背面之注意事項再填寫本頁) 訂 443034 A7 B7 Μ··,»»—.一—·. 一一一_ 丨,.·—一 - - - - - - —— 五、發明説明(1〇 ) 發明的電路設計。 圖2的電路包括以下部分:輸入隔離方塊(隔離) 120、類比電壓分壓器(AVD) 104、輸入比較器 125、取樣鎖存器130、電流控制計數器115、以 及逐位元輸出驅動器(輸出驅動器A 1 0 7與輸出驅動 器 B 111)。 如圖1中所示的連接,習知技術中是靠輸入比較器 C OMP執行它的電流控制功能。在本發明中也使用輸入 比較器1 2 5執行電流控制功能。不過,與習知技術不同 之處是,習知技術是經由連接到_.構.裝教印刷凰1返電 阻器R.T / 2的專用接腳接收控制電.壓,本發明則是使用 __~·._.>· , 唇1.活化輙_.岀_與..非.活里-間.的簡單R—二 .電路輸出的電壓等於(VterIn—VSWine) / 2。此値 正是要與較的値。吾人希望此兩値相等。如果不 _相等,電流控制電路將增加或減少計數器値並追蹤由於驅 動電晶體之電流(因溫度或VDD改變)改變所造成輸出 電流的變化。 主裝置與從裝置的電路中都使用電壓分壓電路1 0 4 。如圖2所示,電壓分壓電路連接於匯流排驅動器A與B ,驅動器1 0 7與1 1 1之間。當必須設定匯流排驅動器 內的工作電流時,此電路被活化,當匯流排驅動器用於一 般作業時,此電路被去活化。 連接到主裝置中的兩個被選驅動器的匯流排線與連接 到從裝置中兩個被選擇驅動器的匯流排線不同。因此,設 _____13 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注ΐ項再填.¾本頁) λ. 訂
-4J 4^3〇34 A7 B7 五、發明説明(11 ) 定主裝置中的工作電流値可與設定從裝置中之電流値同時 進行。如果有許多從裝置,每一個從裝置可使用匯流排驅 動器連接到唯一的匯流排線對,因此,可同時設定數個從 裝置中的電流。最好是所有的從裝置都使用相同的接腳。 以上討論主與從中決定電流驅動器中的電流値的計數 器(例如1 1 5 )。主與從中的計數値是由回授電路決定 ,該回授電路比較參考電壓Vrei與源自電壓分壓電路的 共同節點電壓V〇UT。經由計數器,回授電路藉調整與電 壓分壓器連接之驅動器被選擇的其中之一的電流,以確保
(誚先閱讀背面之注意事項再填"本頁J
V Γ i ϊ ί 等 於 C V t e r m -(V term — V 0 υ τ ) / ( 1 + 電 壓 分 壓 器 的 比値)〕 〇 驅動器其中之一 留在關 閉狀態,提 供 電 壓 分 壓 器v… m 。因此 ,共同模式電壓擺動一固定量 等 於 ( V t ί ί r m — V r e f ), 當使用電阻的電壓分壓器時, 它 施 加於 電 壓分壓器 l的 上電阻器R 1 ( 圖 3 ) 。跨於下電 姐 器 R 2 ( 圖3 )上 :的 電壓爲g X ( V t e r m — V r e ,), 其 中 g 是 電 壓分壓器 ;的 比値< )即,g 二 R 2 / R 1,其中 R 1 連 接 於 關閉的驅 :=ΡΓ, ί動 器與中央節點之 間 ,R 2連接於中 央 節 點 與 開 啓的驅動 丨器 之間: =R 1 與 R 2 的典 型値大約爲 1 0 K 歐 姆 。因此, V OUT等於(1 + S )X V r e f — g X V t e :Γ m 。如果電阻 器的阻値 相等則g = 1 ’ 於是 Vdut; 2 xV r e f - -V tern 1 α 例如 ,如果V t < ϊ r m是 1 . 8 伏, V ϊ € ! f 是 1 4伏, 則 V 0 U ' r 是 1 · 0 伏 ,且 V。u T的擺 動 V S V / i n g 等於0 . 8 伏/ 2 8 = 28 • 6毫伏。例如, R t ί i r »可大約爲2 8歐姆。 典型上,R t ;e r η i的範圍從大 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 443034 A7 _____ B7 五、發明説明(12 ) 約20歐姆到大約50歐姆。 當電壓分壓器電路啓動,電路本身即產生電壓誤差的 誤差源,此誤差起因於電流從Vterra流過電壓分壓器電路 ,經過終端電阻器,經過R 1與R 2到達開啓一狀態的輸 出驅動器。此電流致使關閉-狀態的電壓分壓器稍低於 Vterm,如exVterm,其中e的數値接近1。確實的e =I ~〔 ( (V term- ν〇υτ) Nterm) x(Rterm/ (R1+R2電路Rterm))〕。此電流也致使開啓-狀 態的驅動器的電壓稍高於Vdut,也是源自相同的誤差項 ,即e X V t e m «因此,使用建議的電阻器値,e = 0 . 9 9 8 8 8 2 - V 〇 υ τ = 1 . 〇 〇 2,因此,ν"τ 具有2微伏的誤差。 回授電路確保電壓分壓器的共同節點鎖定在’ 因此,在R1上的電壓降是(exVterm-Vrei)。在 +'R 2上的電壓降是2xVrei — exVt^m。因此’輸出的 電壓稍高於沒有電壓分壓器時的値。VSwine現在是(1 + e ) V term — 2xVref,且輸出驅動器內的電流是
Vswing/Rterm + ( V term 一 6xV term) /
Rterm=2x(Vterin— Vref) / Rterm — 3 0 微女 培,如前。因此,當電壓分壓器作用時雖然輸出電壓稍有 改變,但它並不影響輸出驅動器內的電流或計數器値的設 定,該設定控制該電流。 在理想狀況,電阻器的比値g是—精確値’如1 °不 過,如果電路中出現某些誤差’最好能藉稍微改變比値以 本紙張尺度逋/1]中國國家標準(CNS j A4規格(210 X 297公釐} (誚先閏讀背面之注Jt-¥項再填寫本頁) 訂
JIP 443034 經於部中央^^^”只二消费合竹.*.卬裝 A7 B7 — — ----- 一 . ..... J_,„/ι.τΓΠ-ίχ1_ίίι jjim—_ _____五、發明説明(13 ) 做補償。某些誤差源是進入比較器的電流,或是比較器內 的磁滯或偏移。其它的誤差源包括用來活化電壓分壓器電 路的電路,例如如果活化電路是使用與電壓分壓器之R 1 與R2串連的通閘。 另一方面,如果分壓器內的電阻値夠大,那麼流入電 壓分壓電路的誤差電流與計數器之1/2最小有效位元所 控制的電流量相較可略之不計。(Vterm — exVteim) /Rterm的値大約爲ο . 15微安培。流過電壓分壓器的 電流量是〔(Vterm-V〇uT)/(Rl+R2 + R « e Γ » )),或典型上是Ο · 04微安培。7個位元控制 2 8 . 6微安.培,1 / 2的最小有效位元等於0 · 1 1微 安培。 改變比値g的另一理由是匯流排驅動器之輸出的上升 信號與下降信號的邊緣速率不同。改變電壓分壓器的比値 以使擺動不以V r e f對稱,是在匯流排上得到具有最佳雜 訊邊緣之接收信號所必須。 在實施例中,計數器値與驅動器內電流間是線性關係 。此類驅動器使用二進位加權的輸出電晶體腿,從0到2N 以單步進調整電流,其中N是控制電流的位元數量。在其 它的實施例中,計數器値與驅動器內的電流間也可以是其 它關係,例如可以使用對數關係。此允許使用較小的計數 値得到較精確的値,或使用較大的計數値以得到較不精確 的値。 在另一種實施例中,計數器向上計數直到出現正確的 4€- >紙張尺度通用中國國家標準(CNS ) A4規格(21〇X297公釐) --------一3 裝-- (誚先閲讀背面之注項再填寫本頁) 訂- Λ A7 B7 443034 五、發明説明(14) 電流。在初始設定後,計數器向上或向下計數以調整驅動 器內的電流。在另一種實施例中,使用較複雜的對數尋找 計數的正確値。此類對數法之一是二進位蒐尋,直到發現 接近正確的値,並接著向上或向下計數以得到精確値。 在另一種實施例中,回授與計數器電路的設定施加於 裝置的所有匯流排驅動器。在另一種實施例中’裝置的每 一個或1到N任何數量的匯流排驅動器都有回授與計數器 電路。後者的優點是能正確地設定每一個驅動器,缺點是 需要較多的電路。 設定匯流排驅動器內的工作電流需消耗匯流排上的時 間,因而造成產出量的損失。要消除此損失,在一種實施 例中,要在匯流排未被使用的周期設定電流。如果從裝置 是記憶體裝置,該項時間最好是記億體裝置已恢復的時間 ,以8 0奈秒的持續時間爲例,典型上每一個1 6毫秒發 生一次設定。有時匯流排驅動器內每2 0奈秒設定一次工 作電流,如此,設定就可能與恢復作業撞期。 連接到電壓分壓器電路的裝置是將分壓器電路連接到 它所連接之輸出線的裝置。在一種實施例中,連接的裝置 只是簡單的以一條線連接電壓分壓器電路與輸出線。在另 —種實施例中,連接裝置是由CMO S通閘所構成,它的 作用是當電流控制電路不動作時,將電壓分壓器電路與它 所連接的輸出線隔離。在另一種實施例中,連接裝置是有 放大閘電壓的NMO S通閘。產生放大閘電壓之位準的典 型電路如圖6所示。 本紙張尺及適用中國國家標率(CNS ) A4規格(210X297公釐) --------}裝-- . . .... (請先閲讀背面之注項再填疼本頁j 、·!! 妗济部中央i?.準XJs;-i.t消处合作办印製
五、發明說明(15) } 其它的實施例使用單位增益緩衝器、運算放大器、互 導、或取樣與保持電路連接輸出線的電壓與電壓分壓器。
I <請先閱讀背面之注意事項再填寫本頁) 還有一種實施例是使用電容器將不同的電壓從輸出線連接 到電壓分壓器,例如某些交換式電容器濾波器。 雖然以上討論的是電阻式電壓分壓器,其它分壓器的 實施例還包括使用數位到類比轉換器或交換式電容器濾波 器,如sigma/deUa調制器。類比到數位轉換器用來將類比 輸出電壓及/或.V r e f値轉換成數位値。接下來的分割與’ 比較由數位信號處理執行。 來自電壓分壓電路之輸出値與電壓參考値做比較,比 較器可以是如圖7 A及圖7 B所示之簡單的類比差分電壓 比較器。在替換實施例中,比較器可以是再生式讀出放大 器(sense-amp)電路,比較器也可以是切換式電容器濾波 器。在類比一到-數位轉換器被用作電壓分壓器的又一實 施例中,比較器可以是數位訊號處理器。 經濟部智慧財產局員工消費合作社印製 參考電壓最好由‘外部接腳提供。不過,參考電壓也可 由帶隙參考電路,或由V d cl的電壓分壓器或其它電壓電 源產生。 最好能有兩種比例的電壓分壓器可供選擇。例如,圖 5說明有兩個電壓分壓裝置3 0 1與3 0 2可供交替選擇 。實際上的電壓分壓電路可採電阻梯的型式實施,如圖8 與9所示》 在某些實施例中,比較器的輸出與升-降計數器間可 以使用取樣鎖存器。取樣鎖存功能可平均比較器'的輸出, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 443 034 A7 B7
Kr 修正 五、發明說明(π) 彻凡 因此可降低計數器上的不穩定。 本發明並不需要圖1所示之習知技術裝置中 腳與外部電阻器。本發明所提供的追蹤功能也優 的c C接 於圖1的 裝置。以圖1而言,需要爲每一個從裝置進行相當複雜且 開始値。 經濟部智慧財產局員工消费合作社印製 多少有些笨拙的電流控制啓始 不過,本發明所實施的電流控 動作,每一個從裝置自動將它 擺動位準。從裝置被指令到一 出。此項動作可在主裝置執行 對主裝置而言,本發明的 輸出驅動器,且設定的適當電 以圖2的技術實施電流控制, ΜΗ ζ的額外時序邊限。 此外,本發明的技術中不 控制電阻器。不過,本發明的 的模組相容。 " 此外,從裝置自動調整它 出驅動器內由於電壓與溫度所 從裝置根據每一個組件的製程 値。 本發明對從裝置的助益包 裝置的助益相同),免去了目 ,且免去了美國專利5,25 控制啓始常式。 演算以 制設計 本身的 規則但 它的校 優點包 流擺動 電壓邊 尋找適當的 免除了複雜 輸出調整到 不常見的基 準期間同時 括免除了 C 更精確。估 限大約增加 的啓始化 一適當的 準檢查輸 完成。 C接腳與 計顯示, 7 0 需要y -通道模組上的電流 技術也與目前具有該電阻器 的擺動並監視電流以調整輸 造成的變也。因此,每一個 變異尋找它自已的電流控制 括較佳的擺動精度 前從裝置中的電流 4,8 8 3中所描 (與對主 追蹤邏輯 述的電流 I!----- . I — ! — 1 訂 i I I ! I!線 (請先閱讀背面之注f項再填寫本頁) HQ- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公* >
{靖先閲讀背面之注意事項再填窝本頁) 對主裝置而言,使用兩個接腳做電流控制調整。一個 接腳被驅動(低電壓)到邏輯1,另一接腳不被驅動。完 成此的時間是由A S I C .內的控制邏輯所控制。從裝置也 以相同的時間完成此,使用與主裝置不同的接腳驅動。在 此作業期間’使用通電晶體T 1與τ 2將分阻器插入兩接 腳間》這些電阻器將它們之間的電壓對分並與V r e f電壓 (已存在於晶片上)比較。如果偵測到需要較多的電流以 增加電壓擺動,計數器即被增加,如果電壓擺動過大,計 數器即被減少。雖然數位調整只是簡單的升/降計數器, 在演算完成後接著簡單的調整升或降,但也可實施更複雜 的二進位蒐尋。此類實施例很複雜訊,爲節省尋找所需設 定點的時間不能免去簡單的升/降計數器。 經濟部智慧財產局員工消費合作社印製 對從裝置而言,使用兩個接腳做電流控制調整。一個 接腳被驅動(低電壓)到邏輯1,另一接腳不被驅動。完 成此是使用特殊的暫存器讀取命令(或是在記憶體恢復到 相同裝置的期間進行‘)。在此動作期間,使用通電晶體 T 3與τ 4將分阻器插入兩接腳間。這些電阻器將它們之 間的電壓對半分並與電壓(已存在於晶片上)比較 。如果偵測到需要較多的電流以增加電壓擺動,計數器即 被增加,如果電壓擺動過大,計數器即被減少。雖然數位 調整只是簡單的升/降計數器,在演算完成後接著簡單的 調整升或降,但也可實施更複雜的二進位蒐尋。 新的方法使用總數N個接腳中的兩個,主與從使用不 同的接腳。在電流校正期間,一個從與主在不同的接腳上 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 30-;- 443034
五、發明說明(18 同時校準。 (請先閱讀背面之注Ϊ項再填寫本頁) 圖1 〇說明用來與本發明連接的控制與測試模式邏輯 。電流控制計數器包括加法器1 0 3 0、主鎖存器 1031 、多工器1〇32、從鎖存器1033、隨機邏 輯1 0 3' 4、主偵測器1 0 3 5。使用圖1 0的控制計數 器,各種作業模式都可實現。在第一種模式中,當MD_ sel Bypass 1016被去主張且1^1〇_11〇 1017被主張時,電路被置於&自動模式〃。在自動模 式中,CCValue — n s 〔 5 : 0〕 1 0 1 2 被連接到 CC Value_ n s d ( 5 : 0 ] 1013° 每一個 ccUpdate 1 0 2 0脈衝根據Value IncrValue 1 0 1 8 (它的値取 1,0或_ 1 )更新控制電流値一個位元。 在啓始期間,一連串連的ccUpdate脈衝驅動ictd〔 5 :〕1014使其趨近它的平衡.値。接下來ccUpdate脈衝 將在指定的時間間隔周期性的更新。 經濟部智慧財產局員工消費合作社印製 在第二種模式中'',當MD— s e 1 Bypass 1016被主張且MD — RD 10 17被去主張時,電 路被置於$手動模式〃。在手動模式中* CCValue — nsd〔5:0〕 1013連接到CCReg〔5:0〕 1 0 1 5。在 ccUpdate 低相位時,i c t r i 〔 5 :〕的 値被載入CCReg〔5 : ◦〕1015 =此模式可用來驅動 任意的i c t r i 〔5 : 0〕値,或在進入自動模式前預 先載入主一從正反器1 0 3 3。在直接存取測試模式期間 使用相同的資料路徑,它的測試値i c t r 1 〔 5 : 〇〕 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) .21-. I 443034 A7 Β7( .年ί Λ修毛 五、發明說明(19) — 一—— 1 (請先閱讀背面之注意事項再填寫本頁) 被改變中的C C R e g〔 5 : 0〕驅動-CCValue〔 5 : 0〕=1 00000的a中〃値在啓始時被預先載入,因 此,在數個ccUpdate脈衝後即可到達平衡値。 當MD_RD 1017被去主張時,電路也可置於 \驅使模式"。在驅使模式中,當MD — RD 10 17 被去主張時,一指定値會被驅使到i c t r 1 〔 5 : 0〕 °在較佳實施例中,隨機邏輯驅使i c t r 1 〔 5 : 0〕 =1 0 1 1 1 1。在另一實施例中,可實施不同的驅使値 或許多驅使値。此模式是用來測試與校準。 當値進入設定値的一個位元內之時,主偵測器過濾 CCIncr 1019的値並防止ictrl 〔5:0〕觸發 。主偵測器對信號CCIncr取偶數樣。如果主取樣爲 high- IncrValue 1 0 1 8 是1 〃 。如果主取樣爲 1 〇 w,IncrValue 1018是、—1"。如果沒有主取 樣,IncrValue 1 0 1 8 是、、0,。 經濟部智慧財產局員工消費合作社印製 圖1 1顯示根據'本發明之電流控制計數器的另一種實 施例。此實施例使用7 -位元的i c t r 1値。電路 1 1 0 0具有三種工作模式。在第一種模式中’當CCtiEn 與CCtl Auto均爲h i g h時,電路被置於自動獲取模式 〃。在自動獲取模式時,升-降計數器被連接到 i c t r 1 〔 6 : 0〕。當升一降計數器增加或減少時, i c t r 1 〔 6 : 0〕跟著改變,直到到達i c t r 1 〔 6 : 0〕的平衡値。在此點,平衡値與信號CCULd被載入 CCR,電流控制計數器進入自動模式。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 I 443034 U年ί月 修正 1補充 五、發明說明(2〇) S CC11Επ爲low且CCtlAuto爲h i g h時,電路也可 被置於 '' 自動模式〃。在自動模式時,c C R內的暫存器 阻隔i c t r 1 〔 6 : 0〕的電流設定。在此模式時,升 _降計數器也被連接到C C R暫存器a 當CCtlEn爲1 〇 w且CCtlAuto也爲1 〇现時,電路也 具有 ''手動模式〃。在手動模式時,7 -位元値C C t i 〔6 : 0〕被驅動或被儲存入計數器與i c t r 1 〔 6 : 0〕。此模式用來將値設定進計數器與暫存器中,亦即接 近實際自動獲取模式的設定,它縮短到達平衡之 i c t r丨〔6 : 0〕値所需的時間。此模式也可在進入 自動獲取模式前,將計數器與暫存器設定到某特定値。此 模式也可做爲測試或直接存取模式,其指定値可藉改變 c C t 1 〔 6 ·· 0〕驅動到 i c t r 1 〔 6 ·· 0〕。 電流控制電路也可以單輸出接腳執行電流校準。" h i g h"與/ 1 〇w"的電壓値可在取樣—與—保持電 路的同一接腳上緊接’著量測到。這些電壓値的後續處理是 以電壓分壓器平均之。 在其它的實施例中,接腳的電壓値是在RDRAM正 常作業期間量測。根據D R A Μ 讀取"作業的資料,電 流控制電路決定何時穩定的輸出、、h i g h 〃或"1 〇 w "電壓模式出現於接腳上。可以使用單腳或多腳量測接墊 上的電壓。可遂行多取樣與平均,從穩定的i g h” 與.''i 〇 w"輸出位準中濾去連接與反射到輸出通道上的 雜訊。本實施例的優點是電流控制校準不需要通道上有* 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公Μ ) r JJ/ !1!------版 i I (請先閱讀背面之注意事項再填寫本頁) -SJ· -線- 經濟部智慧財產局員工消費合作社印製
ff 443034 五、發明說明(21) 空閒時間〃。 前文的描述,其目的只是爲了說明,使用特殊的術語 以提供對本發明的徹底瞭解。不過,可明顯看出,應用本 發明不需文中的特定技術細節。在其它例中,方塊圖中所 顯示的是熟知的電路與裝置,以避免對本發明的基本原則 產生不必要的困惑。因此,前所描述本發明的特定實施例 .,其目的只是爲了說明與描述。這些實施例並非爲了包羅 或將本發明限制於所揭示的型式,很明顯,從以上的教導 中可以做很多的修改與變化=所選擇與描述的實施例,只 是爲了對本發明的原理與實際應用做最佳:的解釋。本發明 意欲的範圍定義於以下的申請專利範圍與相等的條文。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 443034 A8 B8 C8 _______D8 #、申請專利範圍 1 ·一種控制傳輸通道上之信號位準的電路,其包括 電壓分壓器,以輸出其的輸入平均値; (請先閲讀背面之注意事項再填寫本頁) 第一輸出驅動器,其連接到電壓分壓器的第一輸入; 第二輸出驅動器,其連接到電壓分壓器的第二輸入; 輸入比較器,將電壓分壓器的輸出與參考電壓做比較 > 鎖存器,以取樣輸入比較器的輸出: 電流控制計數器,其保持電流控制値,根據鎖存器的 內容調整,其中電流控制計數器決定積體電路之輸出的輸 出位準。 2 .如申請專利範圍第1項的電路,更包括: 隔離方塊,當未評估積體電路的輸出電流位準期間, 離電壓分壓器與輸出接墊間的交互作用·> 3 .如申請專利範圍第1項的電路,其中電流控制計 數器是升/降計數器。 翅濟部中央襟準局員工消費合作社印製 4 . 一種控制傳輸通道上之信號位準的電路,包括: 比較器,其具有參考電壓輸入節點、電流控制電壓輸 Λ節點與輸出節點; 電壓分壓器,其具有連接到終端電阻器節點的第一輸 人節點、連接到該終端電阻器節點的第二輸入節點,以及 連接到該電流控制電壓輸入節點的輸出節點; 第一輸出驅動器電路.,其連接到該第一節點以控制其 上的値; 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公嫠) -25 - 443034 A8 B8 C8 D8 六、申請專利範圍 第二輸出驅動器電路’其連接到該第二節點以控制其 上的値;以及 電流控制電路’其連接到該比較器的輸出節點,該電 流控制電路控制傳輸通道上的信號位準以回應自該比較器 輸出的信號。 5 ·如申請專利範圍第4項的電路,其中電流控制計 數器是升/降計數器。 6 . —種控制輸出驅動器之工作電流的電路,其包括 第一可調整輸出驅動器’其回應電流設定輸入信號; 第二可調整輸出驅動器,其回應該電流設定輸入信號 4 T 第一負載元件,其一端到終端電壓,第二端連接到該 第一可調整輸出驅動器, 第二負載元件,其一端到終端電壓,第二端連接到該 第二可調整輸出驅動器; 電壓分壓器’其具有第一輸入節點、第二輸入節點、 與共同節點,該共同節點根據該第一節點與該第二節點所 接收的信號提供輸出電壓: 第一信號鏈路’其介於該第一輸入節點與該第一可調 整輸出驅動器之間; 第二信號鏈路,其介於該第二輸入節點與該第二可調 整輸出驅動器之間: 比較器,其根據參考電壓與來自該電壓分壓器的該輸 (請先閲讀背面之注意事項再填寫本頁) r裝· 訂 經濟部中央榇準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 443034 A8 B8 C8 D8 六、申請專利範圍 出電壓而產生比較器.輸出信號;以及 計數器,其產生該電流設定輸入信號以回應該比較器 輸出的信號,俾使該電壓分壓器的該輸出電壓實際上與該 參考電壓相同< 7 .如申請專利範圍第6項的電路,更包括鎖存器, 其在正常操作期間儲存比較器的輸出信號° 8 .如申請專利範圍第6項的電路,更包括對該比較 器輸出信號濾波的組合與序向邏輯電路。 9.如申請專利範圍第6項的電路,其中該計數器是 升/降計數器。 1 0 .如申請專利範圍第6項的電路’更包括時間多 工的共同接腳,其到該第一可調整輸出驅動器、該第二可 調整輸出驅動器、該第一負載元件與該第二負載元件。 1 1 .如申請專利範圍第6項的電路’其中該第一負 載元件與該第二負載元件每一個都是線性電阻器。 1 2 ·如申請專利範圍第6項的電路’其中該第一負 載元件與該第二負載元件每一個都是非線性裝置° 經濟部中央操準局員工消費合作社印製 1 3 .如申請專利範圍第6項的電路’其中該第一輸 出驅動器包括複多個預定寬度的電晶體按幾何方式排列。 1 4 ,如申請專利範圍第6項的電路’其中該第一輸 出驅動器包括複多個預定寬度的電晶體按對數方式排列° 1 5 .如申請專利範圍第6項的電路’其中該第一輸 出驅動器包括複多個預定寬度的電晶體按線性方式排列。 1 6 .如申請專利範圍第6項的電路’其中該第一輸 -27- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家標準(CNS)A4規格(210x297公釐) 443034 A8 BS C8 D8 #、申請專利範圍 出驅動器包括複多個預定寬度的電晶體按非線性方式排排 1 7 .如申請專利範圍第6項的電路’其中該電壓分 壓器是電阻梯。 1 8 .如申請專利範圍第6項的電路’其中該電壓分 壓器具有可選擇的分壓比。 1 9 ·如申請專利範圍第6項的電路’其中該電壓分 壓器是數位到類比轉換器。 2 0 .如申請專利範圍第6項的電路’其中該電壓分 壓器是交換式電容處理器。 2 1 .如申請專利範圍第6項的電路’其中該電壓分 壓器是數位信號處理器。 2 2 如申請專利範圍第6項的電路’其中該電壓分 壓器是電阻梯。 2 3 .如申請專利範圍第6項的電路,其中該第一信 號鏈路與該第二信號鏈路都是_線° 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 2 4 ·如申請專利範圍第6項的電路’其中該第一信 號鏈路與該第二信號鏈路都是半導體通鬧° 2 5 .如申請專利範圍第6項的電路’其中該第—信 號鏈路與該第二信號鏈路都是運算放大器緩衝器。 2 6 *如申請專利範圍第6項的電路,其中該第—信 號鏈路與該第二信號鏈路都是數位到類比轉換器。 2 7 ·如申請專利範圍第6項的電路,其中該第—信 號鏈路與該第二信號鏈路都是電容器。 本紙張尺度適用中國國家梂準(CNS) A4規格(210x297公疫)-28- 經濟部中央標隼局員工消費合作社印製 4 4 3 0 3 4 as Βδ C8 m_. 六、申請專利範圍 2 8 ·如申請專利範圍第6項的電路’其中該第一信 號鏈路與該第二信號鏈路都是取樣與保持電路。 2 9 ·如申請專利範圍第6項的電路’其中該比較器 是類比比較器。 3 0 .如申請專利範圍第6項的電路’其中該比較器 是數位信號處理器。 3 1 .如申請專利範圍第6項的電路’其中該第一可 調整輸出驅動器、該第二可調整輸出驅動器、該第一負載 元件、該第二負載元件、該電壓驅動器、該第一信號鏈路 、該第二信號鏈路、該比較器、及該計數器都在單一封裝 組件中。 3 2 .如申請專利範圍第6項的電路,其中該第一可 調整輸出驅動器 '該第二可調整輸出驅動器、該第一負載 元件、該第二負載元件、該電壓驅動器、該第一信號鏈路 、該第二信號鏈路、該比較器都在第一封裝組件中,該計 數器在二封裝組件中。 3 3 .如申請專利範圍第6項的電路,其中該第一可 調整輸出驅動器、該第二可調整輸出驅動器、該第一負載 元件、該第二負載元件、該第一信號鏈路、該第二信號鏈 路都在第一封裝組件中’該電壓驅動器與該計數器在二封 裝組件中。 3 4 . —種爲輸出驅動器建立工作電流的方法,該方 法包括的步驟有: 在兩可調整輸出驅動器間電壓分壓器,其中第一輸出 本紙張尺度適用中國國家標準(CNS > Λ4规格(210><297公^ ^29 - J ~ (請先間讀背面之注意事項再填寫本頁) 打. ιϋ η 443034 經濟部中央標準局貞工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 驅動器是在開啓狀態.,第二輸出驅動器在關閉狀態’每一 個輸出驅動器的輸出到終端負載裝置的一側,同時每一個 終端負載裝置的另一側到終端電壓; 比較該電壓分壓器共同節點的電壓與參考電壓;以及 調整計數器的計數値以回應該比較步驟,直到該電壓 分壓器的該共同節點上的電壓實際上與該參考電壓相同9 (请先聞讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家榇準(CNS ) A4规格(210X297公釐) -30-
TW87114284A 1997-08-29 1998-08-28 Current control technique TW443034B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5740097P 1997-08-29 1997-08-29
US7335398P 1998-02-02 1998-02-02

Publications (1)

Publication Number Publication Date
TW443034B true TW443034B (en) 2001-06-23

Family

ID=26736446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87114284A TW443034B (en) 1997-08-29 1998-08-28 Current control technique

Country Status (4)

Country Link
EP (1) EP1048109B1 (zh)
DE (2) DE69840779D1 (zh)
TW (1) TW443034B (zh)
WO (1) WO1999010982A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307634B1 (ko) * 1998-11-04 2001-11-07 윤종용 전류제어 회로 및 이를 구비하는 패킷 방식 반도체 메모리장치
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7072415B2 (en) 1999-10-19 2006-07-04 Rambus Inc. Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation
AU2001287074A1 (en) * 2000-09-05 2002-03-22 Rambus Inc. Calibration of a multi-level current mode driver
WO2002037782A2 (en) * 2000-10-31 2002-05-10 Vasily Grigorievich Atyunin Low swing communication system
US6889304B2 (en) 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
US6806728B2 (en) * 2001-08-15 2004-10-19 Rambus, Inc. Circuit and method for interfacing to a bus channel
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
EP1492233A1 (en) * 2003-06-27 2004-12-29 Dialog Semiconductor GmbH Circuit and method for slew rate sensing and control of a high-voltage output driver for a variable voltage range and variable output load

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61175845A (ja) * 1985-01-31 1986-08-07 Toshiba Corp マイクロプロセツサシステム
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5107230A (en) * 1991-04-26 1992-04-21 Hewlett-Packard Company Switched drivers providing backmatch impedance for circuit test systems
US5194765A (en) * 1991-06-28 1993-03-16 At&T Bell Laboratories Digitally controlled element sizing
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
US5497119A (en) * 1994-06-01 1996-03-05 Intel Corporation High precision voltage regulation circuit for programming multilevel flash memory

Also Published As

Publication number Publication date
EP1048109B1 (en) 2009-04-22
EP1048109A1 (en) 2000-11-02
EP1048109A4 (en) 2001-10-10
DE69840779D1 (de) 2009-06-04
WO1999010982A1 (en) 1999-03-04
DE69840141D1 (de) 2008-11-27

Similar Documents

Publication Publication Date Title
US6294934B1 (en) Current control technique
US7352234B2 (en) Current control technique
TW443034B (en) Current control technique
TWI525997B (zh) 用於補償數位延遲線之時序延遲的處理,電壓及溫度變化之裝置及方法
US6806728B2 (en) Circuit and method for interfacing to a bus channel
TW392161B (en) Internal voltage generating circuit
US4082998A (en) Dual slope integration circuit
TWI312869B (en) Power level detector
US20060244545A1 (en) Timer Circuit With Adaptive Reference
TW484138B (en) Current control circuit and packet-type semiconductor memory device including the same
JP3119335B2 (ja) Ic試験装置
US6433567B1 (en) CMOS integrated circuit and timing signal generator using same
US6317001B1 (en) Compensation of timing errors caused by dynamic thermal mismatch
US6590405B2 (en) CMOS integrated circuit and timing signal generator using same
US4196358A (en) Analog multiplexer
JP4030409B2 (ja) レベル判定回路
US5512850A (en) Switched high-slew rate buffer
KR20050001317A (ko) Btl 증폭기 시스템
CN111327276B (zh) 用于降低噪声的复制电路块交换的系统和方法
US4751455A (en) Low frequency noise measurement system using sliding pole for fast settling
EP1821409B1 (en) Current control technique
CN100394686C (zh) 精密容限电路
US4950929A (en) Reducing resistive effects of an electrical switch
US10209307B2 (en) Multiple-level driver circuit with non-commutating bridge
JPS63251820A (ja) 定電流源回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees