TW442868B - Manufacturing method of gate oxide layer - Google Patents
Manufacturing method of gate oxide layer Download PDFInfo
- Publication number
- TW442868B TW442868B TW89103567A TW89103567A TW442868B TW 442868 B TW442868 B TW 442868B TW 89103567 A TW89103567 A TW 89103567A TW 89103567 A TW89103567 A TW 89103567A TW 442868 B TW442868 B TW 442868B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide layer
- scope
- patent application
- item
- gate oxide
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
44286 8 五、發明說明(l) 【發明領域】 本發明是有關於半導體製程技術’且特別是有關於一 種閘氧化層的製作方法’根據本發明之方法可形成高度含 氮的閘氧化層,同時閘氧化層與矽基底可保有良好的界面 品質。 【發明背景】 隨著積體電路設計的複雜化’為了提高晶片中元件的 密度,單一元件的尺寸不斷被縮小,目前生產線上已使用 線寬〇· 25 # m以下的製程技術來製造晶片。然而’以習知 MOS電晶體由於其構造與材質的限制,在元件持續縮小的 情況下,逐漸產生許多缺點。 首先,源極和汲極之間的通道長度縮短後,因電場強 度相對而言提高許多,往往尚未施加電壓於閘電極構造 上’即因熱電子的作用而產生電流,造成元件加速崩潰 (breakdown)。其次,電晶體元件操作過程中產生的熱载 子(hot carrier),由於受到閘電極構造的高電場影響, 往往會注入到閘氧化層中’造成閘氧化層的損傷 (degradation) ’導致元件的可靠度降低。關於前者,可 由降低電場強度和抑制熱電子產生兩方面著手,LDJ)電晶 ,技術即以淡摻植之源極區和汲極區,來降低通道區兩 強纟’可有效改善短通道效應,是業界所廣為採用 的技術。而關於徭去,Β_, __ μ,^ 、 42868 五、發明說明(2) 在p型場效電晶體的製作過程中,通常會以B+ ,子,’ fPMOS進行源極與没極的植入,同時—併植2入問 極。在目前閘氧化層越作越薄的情形下,如何避 滲透(,加刚)到通道區,已成為簡 製作的一個重要課題。 t 為^問極漏電流、冑高問氧化層對熱栽子的抵抗 H 棚離子穿透的現象,c.τ. ^等人於 IEEE Electron Device Letters, Vol. 18, N〇. 3 p·105的文獻中,即提出-種利用氮離子 間氧化層特性的改良技術,其方法是在尚 未&成值氧化層之前’先以離子佈植程序將適量氣離 1底6τ件區中,再以熱氧化成長方法形成- 閘乳化層。由於先前植入元件區之氮離子的㈣ 氧二匕反應的速率減緩’目此所生成之閉氧化層將更加敏密、 矛口均-一 〇 根JC. T_"Uu等人的研究結果,在佈植I離子之矽 :i i ΐ S ί化層1可增強其對抗熱載子損傷和防止硼 電日日體的可罪度。此外,由於將氮 ;石基-的元件區中,也可使通道區之臨界電壓 (threshold V〇ltage)降低同時抑制短通道效應的發生。 =外φ有s知技術是將開氧化層在叫、N〇 〇環 境下進行回火’使閘氧化層形成一含氣的界面,而得到更 加的電特性,同時增進對硼滲透的抵抗力。 然而,上述用來提昇閘氧化層品質的方法,無論是以
第5頁 442868 五、發明說明(3) 對閘氧化層 quality) ,佈植程序 生晶格缺 氮化時,則 〇 有效的閘氧 又保有良好 層的製作技 有必要針對 佈植或回火方式來進彳千 功I〇防/cwm 虱化’均已經被證實會 的界面 〇〇 質(Si/SiOdSir^、、^ . ,0 ^心⑽))或整體品質(bulk 造成損害。除此之外,_ tju 冰从一此旦 右以佈植方式進行氮化 時的向能量,還會造成〆 π 保^ β a + 成€夕基底的損傷,使其產 \、加漏電流的機會:而以回火方式來進行 疋介面:含氮量有限’無法製造含既高之界面 根上述在目知習知技術中仍沒有一個 化層f法,可同時形成含氮高的問氧化層, 的界面°口貝與整體品質。因此,為了使閘氧化 術更漆完善以因應元件尺寸縮小化的發展,實 上述問題謀求改善之道。 【發明概述】 j有鑑於此’本發明的主要^目的就是提供一種閘氧化層 的製作方法’其可形成高度含氮、高介電常數的閘氧化 層,以避免硼滲透與漏電流,並使閘氧化層兼具良好的整 體(bulk)與界面(interface)品質。 為達上述目的,本發明提供一種閘氧化層的新穎製 法二該方法主要是基於以下的發現:氮化矽層苛經由快速 熱氧化製程’在水氣(steam)的存在下被氧化。此發現與 —般常識不同,因為在以往,氮化矽以傳統的熱爐管 (furnace)僅能氧化表面層,氧化深度有限(<5入)。 據此’本發明提供一種閘氧化層的新穎製法,係在先 有或沒有氧化矽底層的存在下,沈積一氮化矽層,再以,,
第6頁 442868 五、發明說明(4) 濕式”快速熱氧化法將之轉變成氧化矽(或氮化矽)。簡言 之’本發明的方法包括下列步驟:(a)沈積一氮化矽層於 半導體基底上,以及(b)在水氣的存在下,以快速熱氧 化法將上述氮化矽層氧化,而成為一含有氮元素之閘氧化 層。 ( 根據本發明之方法’在步驟(a)之前可更包括:在基 底上形成一厚度不大於10 A的薄氧化層。步驟(b)快速熱 氧化法的反應溫度約為800〜;n〇〇°c,且反應時的水氣是利 用氫乳與氧氣臨場(in_situ)反應所形成。在步驟(b)之後 可更包括:以快速熱製程或爐管’在化、N〇、比〇、NH3或4 氣氛下進行回火。 在本發明之方法中,由於s i N與s i均可被輕易地氧 化’原來的界面將可從S i / s i N被取代成s i / s i 〇2。因此, 界面品質不會受到損害,同時使得閘氧化層整體有高含量 的氮與高介電常數。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉出較佳實施例’並配合所附圖式,作詳 細說明如下: 【圖式之簡單說明】 第1〜4圖為一系列剖面圖,用以說明本發明一較佳實 施例製作閘極氧化層與M〇S電晶體的流程^ 【符號說明】 1 0〜發基底;1卜場氧化物或淺溝槽隔離區;1 2〜擴散
442868 五、發明說明(5) ί =成14〜氮化矽層;15〜快速熱氧化製程;1 ^右人® 氢化屉;1 β日日> ^ ^ IL m οι ,S A 閘導電層;2〇a/2〇b〜淡摻植源極/、及極區 2 1〜絕緣側壁層2】.9 9 0 / 9 9 k 访丄士 f . /及極區 ’22a/22b〜ϊ辰推植源極/及極區。 【實施例】 下i ϊ=實施例將配合第1圖至第4圖作—詳細敘述如 货第1圖所示’在一石夕基底10上形成場氧化層或 淺溝槽隔離區η ’用以界定出元件區’並且以佈植或摻雜 方法,在凡件區形成擴散井區12。接著,以化學氣相沈積 法(CVD)在基底上沈積一厚度約1〇〜2〇 Α的氬化矽層14。較 佳者,在沈積氮化矽層〗4之前,可以熱氧化法或CVD法沈 積一層厚度不大於10A氧化底層(未顯示),用來作為氮化 石夕層14與妙基底10之間的應力緩衝層。應注意的是,在此 處的氮化矽層1 4亦可為氮氧化矽層,但本實施例僅以氮化 矽層為例進行說明。 請參照第2圖,將上述沈積有氮化矽層的基底,以"濕 式”快速熱氧化法1 5將上述氮化矽層14氧化,而成為一含 氮量高之閘氧化層1 6。此處所謂的"濕式”是指反應進行 時’臨場(in-si tu)利用氫氣與氧氣所形成之水氣。快速 熱氧化法的反應溫度約為900~1100°C,尤以1〇〇〇〜l〇5〇°C 較佳。應注意的是,此氧化步驟僅能以快速熱製程進行, 而無法以爐管達成,據推測,可能是因為快速熱製程在高 溫、in-situ進行濕式氧化法時,氫氣與氧氣除了會形成 水氣外,還會形成具有高度氧化能力的單態氧(singlet
第8頁 442868
五、發明說明C6) oxygen) ’因此才能將氮化矽氧化。 才& 述製程中’由於Si_Si均可被輕易地氧化,原 ^的^面將可從Si/SiN被取代成51/以〇2 1此,界面品 ’同時使得閉氧化層整體具有高含量的氮 與尚;丨電㊉數。較佳者,在完成上述的快速熱氧化製程^ 後,可視需要而定,以快速熱製程或爐管,、 氣氛下進行回火’以進一步修補問氧化層16的 整體質與界面品質。 、接y來,可按照習知方式形成閘極導電廣、源極區和 汲極區等,以完成M0S電晶體的製作,茲舉例說明如下。 請參照第3圖’形成一閘極導電層18,通常是由複晶 矽與矽化鎢堆疊而成之複晶矽化金屬(p〇lycide),覆蓋在 閘氧化層1 6上。然後,以微影成像和餘刻程序定義導電層 1 8和閘氧化層1 6的圖案,共同構成一閘電極構造G, 圖所示。 巾 接下來’在閘電極構造G兩侧的矽基底丨〇中,形成源 極區和汲極區。首先,利用閘電極構造G當作罩幕,佈植 適當劑量離子,進入矽基底10中,用以形成一對淡摻植源 極區20a和汲極區2〇b。其次,以沈積和回蝕刻程序,在閘 電極構造G的側壁上形成一絕緣側壁層21。然後,利用閑 電極構造G和絕緣侧壁層21共同當作罩幕,佈植較高劑量 離子進入基底中’用以形成濃摻植源極區22a和汲極區 22b ’便完成如第4圖所示的M〇s電晶體。 雖然本發明已以較佳實施例揭露如上,然其並非用以
第9頁 442868
第〗〇頁
Claims (1)
- 442868六、申請專利範圍 . 種閘氧化層的製作方法’包括下列步驟: (a)此積一乳化♦層於一半導體基底上;以及 "(b)在水氣的存在下’以快速熱氧化法將該氮化妙爲 氧化’而成為一含有氮元素之閘氧化層。 e 2‘如申請專利範圍第1項所述之製作方法,其中在米 驟(a)之前更包括:在基底上形成一厚度不大於1〇a = 氧化層缚 3·如申請專利範圍第1項所述之製作方法,其中該& 化矽層的厚度為1 〇〜2 〇人。 '^氣 4.如申請專利範圍第1項所述之製作方法,其中步驟 (b)快速熱氧化法的反應溫度為9 0 〇〜1 1 〇 〇 t。 卜 a 5.如申請專利範圍第1項所述之製作方法,其中該水 氣是利用氫氣與氧氣臨場(in_situ)反應所形成^ 6.如申請專利範圍第1項所述之製作方法,其中在步 驟(b)之後更包括:以快迷熱製程或爐管,在%、⑽、 0、NHS或Ha氣氛下進行回大。 7· 一種閘氧化層的製作方法,包括下列步驟: (a) /尤積氮氧化妙層於一半導體基底上·以及 (b) 在水氣的存在下,以快速熱氧化法將該氮氧化矽 層氧化,而成為一含有氡元素之閘氧化層。 8.如申請專利範圍第7項所述之製作方法其中在步 驟(a)之前更包括.在基底上形成一厚度不大於人的薄 9'如申睛專利範圍第7項所述之製作方法,立中該氮声44286 8 六、申請專利範圍 化矽層的厚度為10〜20 A。 1 〇.如申請專利範圍第7項所述之製作方法,其中步驟 (b)快速熱氧化法的反應溫度為800〜liotrc。 1 1.如中請專利範圍第7項所述之製作方法,其中該水 氣是利用氫氣與氧氣臨場(i η - s i t u )反應所形成。 1 2.如申請專利範圍第7項所述之製作方法,其中在步 驟(b)之後更包括:以快速熱製程或爐管,在N2、N 0、N2 0、題3或112氣氛下進行回火d第12頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89103567A TW442868B (en) | 2000-03-01 | 2000-03-01 | Manufacturing method of gate oxide layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89103567A TW442868B (en) | 2000-03-01 | 2000-03-01 | Manufacturing method of gate oxide layer |
Publications (1)
Publication Number | Publication Date |
---|---|
TW442868B true TW442868B (en) | 2001-06-23 |
Family
ID=21658937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW89103567A TW442868B (en) | 2000-03-01 | 2000-03-01 | Manufacturing method of gate oxide layer |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW442868B (zh) |
-
2000
- 2000-03-01 TW TW89103567A patent/TW442868B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI343094B (en) | Selective nitridation of gate oxides | |
TW504841B (en) | Manufacture method of memory cell of flash memory | |
US6849513B2 (en) | Semiconductor device and production method thereof | |
US9252232B2 (en) | Multi-plasma nitridation process for a gate dielectric | |
TWI338336B (en) | Methods for forming semiconductor structures | |
JP2002198526A (ja) | 半導体装置の製造方法 | |
TW479281B (en) | A silicon-germanium transistor and associated methods | |
JP4093855B2 (ja) | 半導体素子の製造方法 | |
JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2003078137A (ja) | 高められたソース/ドレインをポリスペーサーを用いて形成する方法 | |
TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
JP2002151684A (ja) | 半導体装置及びその製造方法 | |
JP2003133550A (ja) | 半導体装置及びその製造方法 | |
TW442868B (en) | Manufacturing method of gate oxide layer | |
US6077750A (en) | Method for forming epitaxial Co self-align silicide for semiconductor device | |
JP3033525B2 (ja) | 半導体装置の製造方法 | |
JP3127866B2 (ja) | 半導体素子の製造方法 | |
JP3823798B2 (ja) | 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びp形半導体素子の形成方法 | |
JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
US6958299B2 (en) | Methods of manufacturing semiconductor devices | |
JP2004006455A (ja) | 半導体装置およびその製造方法 | |
JP2006066923A (ja) | 半導体装置 | |
TWI222175B (en) | Method for fabricating MOS transistor having gate side-wall spacer thereon | |
TW388925B (en) | Method of improving the characteristics of gate oxide layer for semiconductor transistor | |
KR20060037776A (ko) | 원자층증착에 의한 게이트스페이서를 구비하는반도체소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |