TW441083B - Modular high frequency integrated circuit structure - Google Patents

Modular high frequency integrated circuit structure Download PDF

Info

Publication number
TW441083B
TW441083B TW88113646A TW88113646A TW441083B TW 441083 B TW441083 B TW 441083B TW 88113646 A TW88113646 A TW 88113646A TW 88113646 A TW88113646 A TW 88113646A TW 441083 B TW441083 B TW 441083B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
item
scope
hole
Prior art date
Application number
TW88113646A
Other languages
English (en)
Inventor
Thomas Adam Bartush
David Louis Harame
John Chester Malinowski
Dawn Tudryn Piciacchio
Christopher L Tessler
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW441083B publication Critical patent/TW441083B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部中央標準局貝工消资合作社印裝 ,c?...
、-J -·*✓ J A7 B7 五、發明説明(1〉 優先權主張 我們主張對於1998年8月13日以快遞郵寄(編號 EL140120622US)寄達美國專利商標局的臨時專利申請案 享有優先權。 發明背景: 1 -發明領域 本發明係大致有關高頻積體電路之領域》 2 -相關技術說明 以砷化鎵為材料的高頻微波範圍積體電路(Integrated Circuit ;簡稱1C)是習知的。包含以矽為材料製造的組件之 低頻範園積體電路也是習知的。最妤是利用碎晶圓製程中 現成的材料及設備,再經過調整,而使坤化鎵為材料的1C 之高頻性能可被以矽為材料的1C所延用。 矽晶圓技術是微電子工業的基礎,但是在嘗試將較成熟 的矽晶圓技術延伸到整合諸如共面傳輸線及電感等的高頻 微波組件時,矽的電阻係數(於純矽時最大)之固有限制已 成為製造以矽為材料的裝置之障礙,因而此種裝置於微波 範園内在技術上無法與砷化鎵競爭〃例如,矽晶圓上大约 10 GHz的耗損大約為砷化鎵上的20倍;以砷化鎵為材料 的微波結構具有較低的正切耗損,這是製造以矽為材料的 結構時所希望達到的目標。可製造性所要求的是穩定、可 預測、可重複生產、且低成本的製程及結果。以砷化錄為 材料的高頻裝置在製造成本上高於以矽為材料的低頻裝 置,但是以矽為材料的低頻裝置可以產生穩定、可預測、 -4- 本紙張尺度適用中關家揉準(CNS > ( 21GX297公兼] ' ------ I ί —I n 1 11— n i , n n 1^1 —訂— — i I -* I 線 (請先閱讀背面之注意事項再填离本頁) 經濟部中央棣準局貝工消費合作社印裝 4 41 08 3 ^ A7 B7 五、發明説明(2 ) 且可重複生產的結果之製程來製造。 於1996年6月18曰授與Mcdonald等人的美國專利 5,528,209說明了 一種以矽為材料的高頻單片式結構,其中 係以電鍍金製程來製造高頻傳輸線。電鍍金製程可能產生 的問題包括:成本、產生阻擋金電遷移到鋼所需之額外製 程步驟、以及電鍍金電解液之處理及沖洗。本發明並不包 含電鍍金製程。相反地’本發明使用濺鍍沈積、濺射清洗、 及灰化製程’而避免了溼式電鍍製程。5,528,2〇9專利說明 了利用活性離子蚀刻(Reactive Ion Etching ;簡稱RIE)製程 而進行的通孔(via)製造。在本發明中,由於使用了可對通 孔斜角此一關鍵性尺寸作較佳控制的雷射消熔(丨aser ablation)製程,所以避免了其中包括溼式或活性離子蝕刻 (RIE)製程的通孔微影製程。5,528,209專利使用苯環丁烯 (BCB)樹脂’但我們發現此種樹脂無法以雷射作良好的處理 而不適用於本發明。本發明所用的聚醯亞胺(p!)則有下列優 點:可以雷射作良好的處理、低介質常數、低溼氣吸收率、 能夠被施加且固化成厚度至少為15微米的一 PI層、以及 能夠耐受銲接或銲線接合(wire bond)成品而不會破裂之溫 度。
Michael Case 等人於 1995 年 IEEE conference 所發表的 論文”High Performance Microwave Elements for SiGe MMICs"說明了一種利用BCB( —種用於預浸潰體技術的樹 脂成分,係作為介質材料之用)的以矽為材料之微波裝置。 我們發現BCB並不適用於本發明之製程,特別是在雷射製 -5- 一 · 本紙張尺度14财關家料(CNS ) A4^ ( 21Gx297公金) — --------^------1τ-------^ {诗先聞讀背面之注意事項再填寫本頁) 4 41 0 8 3 A7 B7 經濟部中央樣準局貝工消費合作社印«. 五、發明説明(3 ) 程時更不適用。 Anthony Cataldo 及 Ron Wilson 於 1988 年 1 月.26 日出版 的"Electronic Engineering Times"第1頁上發表的文章述及 IBM在以矽鍺為材料的射頻1C領域中之某些活動。 David C. Laney ' Lawrence E. Larson' John Malinowski ' David Harame'Seshu Subanna、Ric.h Volant、Michael Case、 及 Paul Chan 於 1998 年 9 月在 BCTM meeting in Minnesota 簡報 了論文"Low-Loss Microwave Transmission Lines and Inductors Implemented in a Manufacturable Si/SiGe HBT Process"。該論文說明了在具有銅銘金屬線路(CuAl metallization)及厚聚酸亞胺介質的標準妙VLSI結構下對 正方形平面電感及微細長條傳輸線所作量測的實驗結果。 上述研究指示了利用矽VLSI技術製造這些傳輸線及電感 的可行性,並預測了未來可將此種方式應用於以矽為材料 的高性能且低成本的5-10 GHz MMIC。 1989年5月16日授與Ronald S. Horwath等人的美國專 利4,83 0,706說明了一種不必用到雷射的方法,其中係在對 一樹脂絕緣材料作初始部份固化之後,再對傳統上各通孔 壁為筆直且角落為正方形的該樹脂絕緣材料進行最後的固 化,而製造出具有圓角的斜壁通孔。該專利說明了與直壁 通孔相關聯的問題、以及斜壁通孔及使通孔壁與平面化表 面交叉處變圓之效益。 所引述的所有這些參考文件都無述及到本發明的製程及 製品。 -6- 仏浪尺度通用中國國家‘率(<:叫八4祕(210\297公釐) '" (诗先Μ婧背面之注意事項再填寫本頁) 裝. 訂 .丨瘃 經濟部中央樣準局負工消費合作社印衷 , /1 Ί 〇 ;· i υ Ο Α7 ------Β7__ 五、發明説明(4 ) 發明概述 因此,本發明之一目的在於提供一種具有以砷化鎵為材 料的結構的高頻性能特性之以矽為材料的積體電路結構。 本發明之另一目的在於提供—種具有以砷化鎵為材料的高 頻結構的性能特性之以矽為材料的積體電路結構,其中所 採用的製程步驟及設備係與現有矽晶圓技術製程所採用的 製程步騾及設備相容,且整體製造成本在市場上具有競爭 力。 本發明達到了上迷這些目的及其他目的,其中一以矽為 材料的高頻積體電路結構包含一用來隔離各信號線之介質 樹脂。基材通常是以矽為材料的線路後端 (Back-End-Of-Line ;簡稱BE0L)iC製造所用的基材,係以 真空沈積非珍貴金屬之方式而有效率地執行於製造電感、 傳輸線、及電容等元件時之金屬沈積,且以取代亦用於非 微波應用的此種對厚聚醯亞胺介質進行的溼式製程或rie l雷射消熔製程來執行通孔製造。使用雷射時,可製造具 有可預測的且可重複生產的平坦一致之斜壁通孔,且不論 介質之厚度為何都可在該斜壁通孔上沈積連續金屬線路。 與習用技術比較時,本發明之製程步驟數目減少了,且 也儘量減少了溼式製程步驟的數目。所得到的以矽為材料 的模組化結構可設有許多整合式高品質被動微波線路與組 件、以及利用BEOL·金屬線路製法製造的—接地平面。所 製造的結構可根據應用而設有或不設有一接地平面。該楔 組化結構在高頻性能上可與以砰化鎵為材料的結構競爭, 本纸張尺度用中關家標準(CNS ) ί 210X297公釐) --------^------1T------^ (請先閱讀背面之注意事項再填寫本頁) Α7 Β7 經濟部中央樣準局員工消費合作社印裝 五、發明说明(5 ) 且在成本上可與以矽為材料的結構競爭。本發明適用於諸 如調諧四配網路、無功負載、功率分割器、電晶體、電感、 傳輸線、諧振器、偶合器、類比信號、混合信號、射頻信 號、通訊、阻抗變量器、單片式微波積體電路(M〇n〇Ht仏 Microwave Integrated Circuit;簡稱 乂"1〇:)連接線路等微波 元件之應用及市場。 本發明之優點包括:提供耗損低於以矽為材料的BE()ij 結構之傳輸線結構;超過砰化鎵的自行踏振頻率,且q因 數遠優於BEOL ;矽晶圓技術可進行用於不得設有整合式 被動元件之雷達(20 GHz)應用;以及使碎化鎵得以進行高 階的整合(BiCMOS)。本發明結構的模組化可將額外的高頻 Μ波接收/發射能力加入與妙、硬錯、坤化嫁、及其他半導 體基材有關的現有產品. 在本發明的一實施例中,係利用固體導電端點通孔之形 成而正常地處理矽鍺晶圓。在大約攝氏400度的溫度下, 將數量足以造成標稱厚度15微米的一固化層之聚酿亞胺 (PI)58ll(為 ε. I, Dupont et Nemours and Co, (Delaware)之 產品)置於晶圓上旋轉塗佈並固化《在固化的PI上執行將 深入每—端點銷通孔之雷射消熔,以便產生約為62度角的 一圓形斜壁通孔。在矽鍺與聚醯亞胺之間設有TV介質, 該τν介質包含一個二氧化矽/氮化矽夾層。利用ΚΙΕ製程 而以含氧電漿將消熔之通孔灰化,亦可選擇性地執行後績 的錢射蝕刻製程,以保證自斜壁通孔去除雷射施加之後所 留下的任何碎片。寬度最窄的通孔之直徑約為1〇微米。然 8 - 尽紙狀^適用中國國家標率(CNS ) Μ胁(210X297公釐) ΙΙΙΙΙ1 II 裝 1 1 訂 II I 成 (請先閲讀背面之注意事項再填寫本頁) 4 41 0 8 3 經濟部中央樣準局勇工消費合作杜印裳 A7 _________B7_ 五、發明説明(6 ) 後在PI上(包括沿著端點銷通孔之斜壁及底部),以濺鍍沈 積製程沈積一厚度約為2微米至2.5微米的鋁銅金屬層, 以便在各傳輸線之間作出電氣連接。該紹銅層之合金比中 銅約佔總重的0.2°/。到5.0%。在微影製程之後,以一上方金 屬钱刻製程使各傳輸線成形。在該結構上旋轉塗佈一第二 光阻層’並固化成約為3微米的厚度,而且製造”球形通 孔",以便使在各預定位置上的傳輸線具有電氣連接。雖然 因係以雷射而非以微影製程使構形成形,而使厚聚酿亞胺 層無須具有感光性’但是第二聚醯亞胺層可以具有感光 性,這是因為該層薄得足以用微影製程取代雷射製程即可 產生圖樣。在球形通孔上施加鉛錫鲜料,再進行迴鲜及冷 卻’即可形成銲球,以供後續以錫料熔接受控制的晶片連 接法(Controlled Collapse Chip Connection;簡稱 C4)連接 到春戶指定的構裝。鮮線接合(wire bonding)是C4接合的 一種替代方式β 為了有助於對本發明的進一步了解,請配合各圖示而參 閱下文中之詳細說明。 附圖簡述 圖ΙΑ、1Β、1C、1D、及1Ε合而以橫斷面圖之方式示出 於準備本發明的結構時之各主要階段β 圖2是其中包括多個端點銷通孔及球形通孔的本發明— 完成結構之橫斷面圖。 圖3Α示出當配置線路的介質材料之厚度為β微米且其 有效介質常數為2.8時用來計算分別具有三個寬度中的— -9- 本紙張又度適用中國國家標隼(CNS ) 格(210X297公楚) ' 〜" (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消背合作社印裝 4 41 08 3 A7 B7 ----------~--------' ' 五、發明説明(7 ) 寬度的傳輸線阻抗預測值之方程式。圖3 B示出該計算的結 果及每一寬度之平均量測阻抗。 圖4示出有效介質常數隨著三種量測線寬的每一線寬之 頻率而變之情形。 圖5示出以分貝/毫米為單位的耗損隨著三種量測線寬的 每一線寬之頻率而變之情形。 圖6示出以分貝/波長為單位的耗損隨著三種量測線寬的 每一線寬之頻率而變之情形= 圖7示出Q(品質)因數隨著三種量測線寬的每一線寬之 頻率而變之情形β 圖8Α示出用來計算圖8Β所示最大阻抗隨著三種量測線 寬的每一線寬之頻率而變之方程式。 圖9示出27微米線寬之阻抗隨著頻率而變之情形^ 圖10示出27微米線寬的有效介質常數隨著頻车而變之 情形β 較佳實施例之詳細說明: 製造及結構: 圖1Α示出已準備好接地平面(17)的一矽鍺晶圓基材 (1 〇) ’其中包含端點銷(18)。在包含端點銷(18)的晶圓基材 (10)表面上配置一厚介質材料層(11),該厚介質材料層(η) 最好是使用 Dupont et Nemours and Co.(Delaware)生產的 聚醯亞胺581 1或5878。施加該介質,並將該介質固化, 亦即將該介質加熱到約攝氏400度,以便蒸發掉溶劑,並 以熱交連樹脂聚醯亞胺介質。固化後厚聚醯亞胺介質(11) -10- ---------^------1T------^ (諳先聞讀背面之注意事項再填寫本頁〕 ^紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) — 經濟部中央標隼局—工消費合作社印装_ 4 41 0 8 3 發明説明(8 最.、厚度係取決於最終裝置的功能需求,而為^微米到 15微米?約比以硬為材料的ic技術中傳統所用的厚度 個數量、及纟此種厚聚酿亞胺層中,以逵式微影製程 產生此種狹窄寬度的精密通孔將是不切實際或是無法製造 的為了避免圖1C所不金屬層(2〇)中形成的各微波傳輸線 與叫圓基材(10)間疋信號耗損,並為了保證在高射頻下能 有间叩#(Q)的電厚介質層(⑴是必要的。最好是將液 ㈣Μ 質旋轉塗佈H上,並使該介質固 化’以便得到所需的厚度;旋轉塗饰速度愈慢該層將愈 厚。此外,亦可利用若干中間固化步驟進行—次以上的塗 佈,而將該介質建立成所需的厚度。如果使用此種替代的 技術,則在每一次固化之後,且在施加下一樹脂層之前, 先施加諸如Union Carbide所生產的有機性矽烷底層塗劑 之六甲基二亞颯(HMDS)或Ai 1〇〇等的黏著促進劑,隨後再 執行加氧灰化這一額外的步驟。Lam Research公司(CA)所 供應的一種Drytek Quad RIE工具係用來進行灰化,該灰化 步驟使用下列參數:200瓦的功率、5〇 sccm的流量率' 3〇〇 mT的愿力、對每一片晶圓進行3〇秒的時間。在固化製程 中,係在一充滿氮氣的紅外線烤箱中,以每分鐘大約上升 攝氏5度的速率,使溫度徐緩上升到大約攝氏4〇〇度的最 後固化溫度。在一個2步騾的固化製程中,第一塗層係被 固化到大約攝氏220度的溫度,而第二塗層則被固化到大 約攝氏385度的溫度。 圖1B示出一固化後聚醯亞胺介質層(11),該介質層已經 -本紙依尺度適用中國國家標準(CNS M4規格(210X297公釐) --------^------------.綵 (讀先閲讀背面之注意事項再填寫本頁)
經濟部中央標隼局貝工消费合作社印裂 五、發明説明(9 ) 過雷射消熔、加氧灰化、及濺射清洗等製程,而產生了一 個延仲到端點銷(18)之清潔通孔(12),且由於雷射消嫁,而 使該通孔(12)具有最好是約為62度的斜壁(13),以便容納 圖lc所示之一連續金屬層(2〇)。每一通孔(12)都包含亦如 圖lc所示之各圓形邊緣(21),其中斜壁銷通孔(12)壁與固 化厚聚醯亞胺(II)的平面化表面交叉=對該聚醯亞胺厚度 進行的雷射消熔產生了精密通孔,該等精密通孔在寬度最 窄處可窄到大約1 〇微米到2 5微米。雖然通孔的雷射消馆: 壁(13)之角度最好是約為62度,但是請注意,角度在62 度的加或減15 %而在大約5 2度到7 1度之間角度的消熔壁 也可差強人意地製造出具有連續金屬層及圓形邊緣(21)之 窄寬度精密通孔。 雷射去除足夠的聚醯亞胺’而在不會損及端點銷(18)下 層金屬的情形下形成斜壁通孔(12)-所用的雷射消溶工具 是 Tamarack Scientific Co.(Anaheim, CA)製造的 Tamarack model 290。產生以氣化氙為媒介之準分子雷射,該準分子 雷射之規格如下:波長308奈米、頻率300赫、脈衝密度 400脈衝/平方毫米、及能量密度2〇〇毫焦耳/平方釐米可 利用加氧灰化製程去除消熔製程所留下的任何碎屑,該加 氧灰化製程即是一種脈衝密度為4〇〇脈衝/平方毫米的準分 子雷射製程’用以自包園斜壁通孔(12)的固化聚醯亞胺介 質層(1 1)之外露表面去除較少的介質,而使向下切削最 小’並使聚酸亞胺(11)有大致均勻的厚度。在Drytek Quad RIE的工具(由Lam Research公司(California)所生產)中, -12- --------^------.訂------^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消費合作社印製 f 441083 A7 ______ B7 五、發明説明p〇 ) 係在200瓦的功率、50 seem的流量率、及300 mT的壓力 下執行灰化製程》在濺鍍該連續金屬層(2〇)之前進行的濺 射預清洗製程去除斜壁通孔(12)内任何尚存的殘餘物。 然後執行鋁銅的覆蓋濺鍍沈積,以便產生所需厚度的金 屬層(20),該厚度通常約為1到5微米,例如約為2.5微米。 然後準備以微影製程界定金屬層(20),並蝕刻入高頻傳輸 線’或製造出其他的微波元件《利用容積比例為1份硝酸·· 3份去離子水:16份磷酸(這些酸具有"市場現成品〃的濃 度’並在每加命酸中加入幾滴諸如Ashland Chemical公司 所供應的Igepal等的非離子表面作用劑。)的溶液來姓刻鋁 銅線路。該蝕刻劑適當地控制分別影響到高頻結構中的耗 損及阻抗之細微線寬及各線間之間隔。使用氯氣乾式RIE 製程時,可證明4%鋁銅或0.5%鋁銅有比溼式蝕刻更佳的 解析度。將抗反射的氮化鈦(圖中未示出)濺鍍沈積在金屬 層(20)的外露表面時’有助於完成一致的微影製程,大約 320埃到600埃的氮化鈦即已足夠。利用熱過氧化氫去除 在形成傳輸線之後的殘餘物。 此時’將圖1D所示的第二聚醯亞胺介質層(14)施加到表 面,並以約攝氏400度的溫度將該介質層固化,而得到大 約3微米到4微米的厚度,且露出圖I e所示之球形通孔 (15),並使球形通孔(15)向下生成到金屬層(2〇)中製造的傳 輸線。在此步驟中’可使用雷射製程以取代溼式微影製程。 將錯錫銲料施加到球形通孔(丨5),然後對鉛錫銲料執行迴 銲製程,並冷卻成一球形(1 9) β銲線接合是C4接合的—種 13- 本紙張財固國家橾準(CNS ) μ胁(2丨j --- --------t------ΐτ------^ (請先W讀背面之注項再填寫本頁) 441083 A7 B7 經濟部中央標準局貝工消費合作社印装 五、發明说明(11 ) 替代方式"現在已可利用錫料熔接受控制的晶片連接(<:4) 方式將銲球(19)接合到—客戶指定的構裝,而安裝該結構。 圖2中本發明的一結構之橫斷面圖示出:通常在—基材 上會製造出比則文中參照圖1A一 1 e針對單一元件實例而示 出及說明的更複雜之圖樣D 量測: 進行各種量測,以便決定配置在一厚聚醯亞胺層上的各 種長度及寬度的傳輸線之性能。除非另有指示,否則都是 針對一信號導體執行所有的量測,而該信號導體係由配置 在一硬化聚醯亞胺581 1層上的厚度為2.5微米的4%鋁銅 所構成’而該硬化聚醯亞胺5811層具有大約13微米之標 稱厚度、及2.8之有效介質常數(Eeff),丑該硬化聚醯亞胺 58 11層又係配置在一覆蓋有厚度大约15微米且為大約4〇/〇 鋁铜的接地平面之矽基材上。係針對長度為370微米及 3362微米且寬度分別為15微米及27微米的信號導體進行 量測,並針對長度為171微米及1668微米且寬度為8.5微 米的信號導體進行量測β 收集雙淳的S參數資料,並將結果與預期值比較。利用 MatLab公司(Massachusetts)所供應的MatLab軟體程式,而 自其中並不包括接觸墊及探針所產生影響的所量測S參數 資料計算Zo、Eeff、及分貝(耗損)之傳輸線資料。經由一 般用途介面卡(General Purpose Interface Board;簡稱 GPIB) 將資料傳送到一個人電腦。利用 HP Tester 8750(由 Hewlett-Packard 公司(Oregon)所生產)、Cascade 100 微米 -14- 本纸張尺度適用中國國家標牟(CNS ) A4規格(210X29?公釐} (請先聞讀背面之注意事項再填窝本頁) A7 B7 經濟部中央橾準局貝工消费合作社印製 五、發明説明(12) 間距探針、SOLT校準裝置及Alessi晶圓工作站來收集資 料。資料分析程序包含由University of California at Los Angeles (UCLA)的H. J,Orchard教授所建議的一種方法, 且該方法係示於圖13A-13D。 係利用圖3 A所示之方程式來計算阻抗之預期值,且 在圖3B中繪出Z〇隨著線寬而變化的情形。位於預期值曲 線圖稍微上方的二個點是量測值,該等量測值與預期值約 有10°/。内之誤差。較窄的線有較高的阻抗。 Eeff隨著每一量測線寬的頻率而變化的情形係示於圖 4。當頻率高於約8·5 GHz時,所測試的所有線寬之Eeff 值是相當一致的。 每一毫米的耗損(分貝)隨著每一量測線寬的頻率而變之 情形係示於圖5,而每一波長的分貝數隨著頻率而變之情 形係示於圖6。在微波頻率時,較寬的線通常具有較低的 耗損’但是在最高頻率範圍時,特定線寬間之差異較不顯 著《在所測試的頻率範圍中,較窄的線在耗損分貝數上有 較為一致。 Q值隨著每一量測線寬的頻率而變之情形係示於圖7。 當頻率低於約10 GHz時’較窄的線寬有較高的Q值,但 是對於鬲於該頻率值的所有量測頻率,所有的線寬不再具 有Q值趨勢的一致性。 圖8 A所示方程式計算出的Zmax(最大阻抗)隨著每—量 測線寬的頻率而變之情形係示於圖8B。15微米及27微米 寬度的線具有比3 8.5微米寬度的線更大的Zmax,但是在 -15- I n I n 1 n n - n n n ^ n ϋ n I 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家標率(CNSM4規格(2丨0x297公釐〉 經濟部中央標準局負工消費合作.杜印裝 ;4 410 8 3 Α7 ____________Β7_ 五、發明説明(13 ) 所量測的所有頻率上,27微米寬度的線之Zmax值比15微 米寬度的線之Zmax值更具有一致性。 如圖9所示,隨著27微米線寬的頻率而變的阻抗值z〇 在高於約5.5 GHz的頻率上係保持固定。如圖10所示,隨 著27微米線寬的頻率而變之Eeff值在高於约7.5 GHz的 頻率上係保持固定。 較厚的介質雖然提供較低的耗損,但仍需較寬的信號線 寬,以便維持阻抗。 本發明的結構之尺寸是在考慮到最終產品的工作頻率所 需的電氣特性要求下之折衷方案。例如,如果想要使最終 產品在10 GHz下工作,且介質材料具有13微米的厚度及 2·8的Eeff,則3 0微米的線寬將是一個合理的妥協方案。 量測結果顯示本發明之模組化結構是適當的且可製造 的’亦即在用於其特定用途時是穩定的、可預測的、及可 重複生產的。 雖然已配合一個或多個特定實施例而說明了本發明,但 是熟悉本門技術者在參照前文所述的資訊之後將易於作出 各種修改。因此’本發明將包含本發明的精神及廣義範圍 所涵蓋的所有此類修改。 -16- 本尺瞻縣7c叫Α4—ϋχ瓣羡] n 1 —i n n n I ! 士^丁 — 衣 (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

  1. 41 08 3 AS Bg C8 D8 經濟部中央標準局貝工消费合作社印策 、申請專利範圍 I —·種製造單片式微波積體電路模組之製程,包含下列步 驟: a. 提供一半導體基材,在該丰導體基材上配置有一第 ~金屬層,在該第一金屬層上產生圖樣,以便包含至少 —個端點銷; b. 在包含該等至少一個端點銷的該第—金屬層上施 加一第一介質材料厚層,並使該第一介質材料厚層固 化; c-雷射消熔一斜壁通孔,以便經由該介質材料厚層而 直接延伸到每一該等至少一個端點銷,而形成至少一個 斜壁端點銷通孔; d. 在該介質材料厚層之上沈積一第二金屬層,並進入 該等至少一個斜壁端點銷通孔; e. 在該第二金屬層上產生圖樣;以及 f. 使產生圖樣的該第二金屬層與—外部裝置之間有電 氣連接》 2_如申請專利範圍第!項之製程,其中提供一半導體基材 之該步驟包含下列步騾:提供—以矽為材料的基材。 3. 如申請專利範圍第2項之製程,其中提供—以矽為材料 的基材之步驟包含下列步驟:提供一矽褚基材。 4. 如申請專利範圍第丨項之製程,其中該半導體基材包含 一接地平面層,而該接地平面層上配置有該第一金屬層。 5. 如申請專利範圍第丨項之製程,其中施加並固化—第一 介質材料厚層之該步驟包含下列步驟:施加並固化—有 -17- l^i 11^1 1^— If— n^i m^i all^i―一N (請先閏讀背面之注$項再填寫本頁) 本紙張纽A财 S Η 雜CNS ) ( 210V?07>X«: A 8 Μ 8 Μ Α8 Β8 C8 D8 、申請專利範園 機介質材料。 6.=請專利範圍第5項之製程,其中施加並固化一第一 ::介質材料厚層之該步驟包含下列步驟:施加並固化 4舰醯亞胺層’且該聚醯亞胺層在固化之後的厚度約為 4 Μ米到40微米。 7· t申請專利職第6項之製程,其中施加並固化一第一 =亞胺厚層之該步驟包含下列步驟:施加該聚臨亞 ’並以溫度逐漸升高到约攝& 400度之方式將該聚醯 亞胺固化。 8]:令請專利範園第6項之製程,其中施加並固化一第一 亞胺厚層之該步驟包含下列步驟H列中間層 I万式,施加並固化一第—聚醯亞胺厚層。 9·如申請專利範圍第8項之製程,包含下列額外的步驟: 在任何兩相鄰中間層之界面上提供黏著促進。 ★申μ專利辜e圍帛9項之製程,其中提供黏著促進的該 步驟包含下列步驟*,在任何兩相鄰中間層之界面上施加 六甲基二亞砜。 申叫專利輯圍弟1項之製程,其中雷射消熔一斜壁通 孔之該步驟包含下列步驟:雷射消熔一通孔,該通孔的 壁斜到足以後續地進行沈積—金屬層,該金屬層在所有 點上都有大致相同的機能性厚度,並具有該第一金屬層 的上水平表面與該斜壁通孔交又之曲率。 12.如申請專利範固帛1項之製程’其十雷射消熔-斜壁通 孔之該步驟包含下列步騾:雷射消熔一通孔,以便形成 -18 - 本紙張ΛΑ逍用中國國家揉準(CNS )八俄^ ( 21〇χ297公庚) n 訂 ξ (請先《讀背面之注意事項再填寫本頁) 經濟部t央梂车局貝工消费合作社印装 經濟部中央標準局男工消費合作社印策 Αδ ?! D8 六、申請專利範圍 ' 一 一壁,該壁之角度傾斜約52度到71度。 13. 如申請專利範圍第12項之製程,其中雷射消熔一斜壁 通孔之該步驟包含下列步驟:雷射消熔—通孔,以便形 成一壁,該壁之角度傾斜約62度。 14. 如申請專利範圍第Η項之製程,其中在雷射消熔一斜 壁通孔之該步驟之後包含下列額外的步騾:利用雷射消 溶之方式去除該端點通孔内沈積的任何殘餘物。 15. 如申請專利範圍第丨4項之製程,其中去除任何殘餘物 之該步驟包含下列步驟··以一含氧電漿進行灰化。 16. 如申請專利範圍第丨4項之製程,其中去除任何殘餘物 之該步驟包含濺射蝕刻。 17. 如申請專利範圍第1項之製程,其中該第一及第二金屬 層包含一銘銷合金。 18. 如申請專利範園第17項之製程,其中該第—及第二金 屬層包含一成份包含约0.2%到5%的銅之一銘銅合金。 19. 如申請專利範圍第1項之製程,包含下列額外步驟:在 該雷射消熔步騾之前’先將一抗反射的材料提供給該第 一金属層。 20. 如申請專利範園第19項之製程,其中提供—抗反射材 料的遠步驟包含下列步爾:在該雷射消溶步驟之前,先 將氮化鈦提供給該第一金屬層。 21. 如申請專利範圍第1項之製程’其中沈積一第二金屬層 之该步驟包含下列步驟:沈積厚度約為1微米到6微米 的一第二金屬層。 • 19- 本减逋用中88家揉準(CNS ) ( 210^97公釐) -------- ‘裝 訂 n 線 (請先^讀背面之注意事項再填寫本頁) Δ 41 0 8 3 Α8 Β8 C8 D8 經濟部中央揉牟局具工消費合作社印裝 申請專利範圍 22.如申請專利範圍第21項之溆和 片 a ^ Λ '毛秩,其中沈積該笫二金屬 層Μ步帮包含下列步驟:錢鍍該第二金屬層。 23·如申請專利範圍第1項之製程,其中在該第二金屬層上 產生圖樣之該步驟包含下列步聲:利用—麟酸"肖酸蚀 刻方式’在該第二金屬層中蝕刻—圖樣。 24.如申請專利範圍第Μ之製程,其中在該第二金屬層上 產生圖樣之該步驟包含下列步驟:飯刻以形成至少-個 微波元件。 25_如中請專利範園第24項之製程,其,在該第二金屬層 上產生阖樣以形成至少一個微波元件之該步驟包含下 列步騾·在遠第二金屬層上產生圖樣,以便形成至少— 條微波傳輸線。 26. 如申請專利範圍第25項之製程,其中在該第二金屬層 上產生圖樣以形成至少一條微波傳輸線之該步驟包含 下列步驟·在該第—金屬層上產生圖樣,以便形成至少 —條微波傳輸線’其中該傳輸線之寬度約為3微米到4〇微 米。 27. 如申請專利範圍第1項之製程·,包含下列额外的步觸: 在產生圖樣的該第二金屬層上提供一第二介質材料層。 28. 如申請專利範圍第27項之製程,其中提供一第二介質 材料層之該步驟包含下列步驟:提供厚度約為2.5微米 到4微米的一第二介質材料層β 29. 如申請專利範圍第27項之製程,包含下列額外的步驟: 利用微影或雷射消熔之方式,露出通過該第二介質材料 20 本紙法尺度逋用中8®家播準(CNS ) Μ规格(210X297公釐) 1—^i n^i ml fil Ύ4 (請先閲讀背面之注f項再填寫本頁) 4 41 08 3 Α8 Β8 C8 D8 六、申請專利範圍 經濟部中央榡率局WC工消费合作社印«. 層的若干通孔,並將銲料施加導^等通孔,以便提供產 生圖樣的該第二金屬層與該外置間之電氣連接。 30.—種模組化單片式微波積體電:_|構,包含: a.—半導體基材,在該丰導上配置有一第—金 屬層,在該第一金屬層上產生函^裊,以便包含至少—個 端點銷; b·—第一厚介質材料,該第一厚介質材料係配置在包 含該等至少一個端點銷的該第一金屬層上; c. 一斜壁通孔’該斜壁通孔係經由該介質材料厚層而 直接延伸到每一該等至少一個端點銷,而.形成至少一個 斜壁端點銷通孔; d. —產生圖樣的笫二金屬層,該產生圖樣的第二金屬 層係配置在該介質材料厚層上,並進入該等至少一個斜 壁端點銷通孔,而提供該第一與第二金屬層間之電氣連 接; e. —第二介質材料層’該第二介質材料層係配置在產 生圖樣的遠第二金屬層上,並進入該斜壁通孔;以及 f. 在產生圖樣的該第二金屬層與一外部裝置之間建立 電氣連接之裝置。 3 L如申請專利範園第3 0項之結構 一以矽為材料的半導體材料。 32·如申請專利範圍第3 1項之結構 半導體材料包含石夕及鍺。 33.如申請專利範圍第3 〇項之結構 其中該半導體基材是 其中該以矽為材料的 其中該半導體基材包 ---------裝---1--訂------線 (诗先Μ讀背面之注$項再埃寫本頁) -21 - 本紙張Λ度適用肀國國家揉率(CNS ) A4規格(210X297公度) 〇8 3 申請專利範圍 A8 B8 C8 D8 經濟部中央標率局貝工消費合作社印製 含接地平面層’而該接地平面層上配置有該第一金屬層。 34. 如申请專利範圍第3〇項之結構其中該第一厚介質材 料包含一有機介質材料。 35. 如令請專利範圍第μ項之結構 包含—固化之聚醯亞胺。 36. 如申請專利範圍第3 5項之結構 的厚度約為4微米到4 〇微米。 玎如电請專利範圍第3〇項之結構 ”,w ”二〜_ —通孔’該通孔之壁傾斜之角度約在52度與7丨度之間。 38.如申凊專利範圍第3 7項之結構’其中該斜壁通孔包含 一通孔’該通孔之壁傾斜之角度約在62度。 39_如申清專利範圍第3 〇項之結構,其中該斜壁通孔在其 最有直棱處之寬度约為1〇微米到25微米。 40. 如申清專利範圍第3〇項之結構,其中產生圖樣的該第 二金屬層包含至少一個微波元件β 41. 如申請專利範圍第4〇項之結構 波元件包含至少一條微波傳輸線 42. 如申請專利範圍第41項之結構 波傳輸線之寬度約為3微米到40微米 43. 如申請專利範圍第3 0項之結構,其中該第二介質材科 層包含聚醯亞胺。 44_如申請專利範圍第43項之結構’其中該聚醯亞胺之厚 度約為2.5微米到4微米。 45.如申請專利範圍第30項之結構,其中該第一及第二金 其中該有機介質材孝+ 其中該固化聚醯亞胺 其中該斜壁通孔包含 其中該等至少一個微 其中該等至少一條微 先閲«背面之注f項再填寫本頁) 裝· 訂 22- 本紙張尺度逋用中國®家揉準(CNS ) A4規格{210X297公釐) 4 41 08 3 A8 BS C8 D8 六、申請專利範圍 屬層包含一銘銅合金。 46. 如申請專利範圍第45項之結構,其中該鋁铜合金包含 約0.2%到約5%的鋼。 47. 如申請專利範園第30項之結構,其中在產生圖樣的該 第二金屬層與一外部裝置之間建立電氣連接之該裝置 包含至少一個錫料熔接受控制的晶片連接裝置。 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標率局男工消费合作社印策 -23- 本紙張尺度逍用中國國家梂準(CNS > A4規格(210X2们公釐)
TW88113646A 1998-08-13 1999-11-06 Modular high frequency integrated circuit structure TW441083B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US9643298P 1998-08-13 1998-08-13

Publications (1)

Publication Number Publication Date
TW441083B true TW441083B (en) 2001-06-16

Family

ID=22257328

Family Applications (1)

Application Number Title Priority Date Filing Date
TW88113646A TW441083B (en) 1998-08-13 1999-11-06 Modular high frequency integrated circuit structure

Country Status (1)

Country Link
TW (1) TW441083B (zh)

Similar Documents

Publication Publication Date Title
US6259148B1 (en) Modular high frequency integrated circuit structure
US5583739A (en) Capacitor fabricated on a substrate containing electronic circuitry
JPH08330353A (ja) インダクタを有するフリップ・チップ半導体素子の製造方法
US4983250A (en) Method of laser patterning an electrical interconnect
Chinoy et al. Processing and microwave characterization of multilevel interconnects using benzocyclobutene dielectric
US5796168A (en) Metallic interconnect pad, and integrated circuit structure using same, with reduced undercut
US20060197182A1 (en) High frequency integrated circuits
JP3611728B2 (ja) ミリ波用ミキサ回路基板
TW441083B (en) Modular high frequency integrated circuit structure
Chao et al. Multi-layer thin-film substrates for multi-chip packaging
Bar et al. A silicon platform with Through-silicon vias for heterogeneous RF 3D modules
US5761802A (en) Multi-layer electrical interconnection method
JP2003023224A (ja) 回路基板とその製造方法及び高出力モジュール
Shin et al. Selectively anodized aluminum substrates for microwave power module package
US20210366822A1 (en) Hybrid via interconnect structure
JP2871222B2 (ja) 配線基板の製造方法
Wang et al. X-shaped through glass via and its transmission performance in Ka band
Schiltz A review of planar techniques for multichip modules
Hamieh et al. 1.65 ¼m L/S high density interconnect on organic substrate by advanced semi-additive process for HPC applications
JP2001110780A (ja) 半導体装置の製造方法
JP2701805B2 (ja) 半導体装置の製造方法
Kim et al. New through-wafer via interconnections with thick oxidized porous silicon sidewall via
Lernout A five‐layer thin film MCM‐Si design using oxynitride dielectrics
Rucker et al. Polyimide for Multichip Modules: Materials and Process Challenges
Lee et al. High performance elevated thin film microstrip on polyimide-loaded silicon

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees