TW439276B - Fabricating method of read only memory - Google Patents

Fabricating method of read only memory Download PDF

Info

Publication number
TW439276B
TW439276B TW089102403A TW89102403A TW439276B TW 439276 B TW439276 B TW 439276B TW 089102403 A TW089102403 A TW 089102403A TW 89102403 A TW89102403 A TW 89102403A TW 439276 B TW439276 B TW 439276B
Authority
TW
Taiwan
Prior art keywords
voltage
memory
read
manufacturing
item
Prior art date
Application number
TW089102403A
Other languages
English (en)
Inventor
Le-Tian Rung
Ming-Jin He
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW089102403A priority Critical patent/TW439276B/zh
Priority to US09/513,266 priority patent/US6327174B1/en
Priority to US09/756,587 priority patent/US6392930B2/en
Application granted granted Critical
Publication of TW439276B publication Critical patent/TW439276B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

i439276 A7 5653twf.doc/008 B7 五、發明說明（f ) 本發明是有關於一種唯讀記憶體（read only memory, ROM)的製造方法，且特別是有關於一種將動態隨機存取 記憶體(DRAM)轉變成爲唯讀記憶體的方法。 一般常見的唯讀記億體包括罩幕式唯讀記憶體。罩幕 式唯讀記憶體係利用通道電晶體當作記憶胞並於程式化階 段，選擇性地植入離子到指定通道區，藉由改變臨限電壓 (threshold voltage)而達到控制記憶胞導通（on)或（off)的目 的。其中，罩幕式唯讀記憶體的結構爲多晶矽字元線(word line, WL)跨過位元線（bit line，BL)之上，記憶胞的通道則 形成於字元線所覆蓋的下方，以及位元線之間的區域。對 於某些製程而言，唯讀記憶體即以通道的離子植入與否來 儲存二階式的位元數據”〇”或"1”。此法的優點是產品教或$ 時間很短，可先作成半成品，留著最後通道植入的步驟，\ 於客戶下單後執行即可，但是需要再使用一個光罩來進行 通道離子植入步驟，成品可靠性較差。 另外一個方法，則是在一開始製作通道電晶體時，即 決定記憶胞是否要讓其導通，再據以在通道電晶體之通道 區形成場氧化區（field oxide, FOX)，使該通道電晶體成爲 關閉狀態，沒有形成場氧化區的通道電晶體則爲導通狀 態。此法因爲在一開始製作時就決定好程式化的圖案 (pattern)，進行場氧化區的製作，所以不需額外的光罩， 同時可靠性也較高，但是在元件積集度越來越高的情況 下，記憶胞的面積也跟著縮小，場氧化區因爲其邊緣有鳥 嘴效應(bird's beak effect)，使其積集度大受影響。而且因 3 本紙張尺度適用中圈國家標準（CNS)A4規格（210x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 A7 5653twf.doc/008 37 五、發明說明（>) 爲在熱氧化過後，場氧化區的平面高度通常會高於基底之 平面高度，所以整個基底表面的平坦化程度也會較差。 再有另一種可程式唯讀記憶體(PROM)，構造很像罩幕 式唯讀記憶體的半成品，其中有金屬線與記憶體陣列中的 每一個電晶體銜接，而金屬線與電晶體之間多了一條保險 絲（fuse)，當進行資料的寫入時，以較高的電流把銜接電 晶體的保險絲燒斷，使其產生斷路，以完成"Γ的寫入， 而保險絲還存在的電晶體則保持通路，相當於存入”0”。 由於動態隨機存取記憶體爲一種揮發性記憶體，當電 源關閉時，儲存於其中的資料便會消失，而唯讀記憶體市 一種非揮發性記憶體，也就是即使電源關閉，儲存於其中 的資料仍會被保留下來，因此動態隨機存取記憶體與唯讀 記憶體有不同的製作方法，且製程對於唯讀記憶體與動態 隨機存取記憶體的要求也多有不同，當要將唯讀記憶體與 動態隨機存取記億體製作在同一晶片時，便會使製程變得 複雜許多。 有鑑於此，本發明提供一種唯讀記憶體的製造方法， 當完成動態隨機存取記憶體的結構時，利用高電壓使電容 器中上下電極之間的介電膜層崩潰(breakdown)，藉以f吏此 動態隨機存取記憶體的電晶體達到寫入”0”或” Γ的目的。 以ΟΝΟ(二氧化矽-氮化矽-二氧化矽）堆疊結構來作爲 電容器的介電膜層，當電壓超過約6伏特時，便會使介電 膜層崩潰，因而使電容器的上下電極之間產生漏電的現 象，造成電容器的故障。根據製程的需要，將電容器編程 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） c請先閱讀背面之注意事項再填寫本頁) ' --------訂---------線 經濟部智慧財產局負工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 5653twf.doc/O 08 B7 五、發明說明（> ) 使其儲存”r'或是”〇"，假設上電極的電壓大於位元線的電 壓，可在位元線上施加約爲7伏特的電壓，則可使其對應 的電容器編寫爲"Γ，而使其他位元線則施以正常的電壓， 使其對應充電的電容器讀取爲”〇”，反之亦然。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 圖式之簡單說明： 第1圖繪示爲ΟΝΟ結構的介電層的電流與電壓之關係 圖；以及 第2圖繪示爲一種習知動態隨機存取記憶體的電路簡 示圖。 圖示標記說明： BL 位元線 WL 字元線 ΟΝΟ 電容器的介電膜層 10 電晶體 習知動態隨機存取記憶體的電路簡示圖12 閘極 14 源極 實施例 請參照第1圖，其繪示爲動態隨機存取記憶體中電容 器之ΟΝΟ結構的介電層的電流與電壓之關係圖。圖中橫 座標所示電壓，單位爲伏特；而縱座標爲電流，單位爲安 培。 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ----------- r裝--------訂---------緩 (請先閱讀背面之注意事項再填寫本頁) A7 B7 653twf,doc/008 五、發明說明（仏） 由圖表中可以看到傳統動態隨機存取記憶體(dram)的 操作區域在電壓〇伏特到6伐特之間，因爲在這個區段介 電膜層的操作正常’通常不會有電流或僅有微量的電流產 生’且此微量的電流與施加的電壓無關。以〇NO(二氧化 矽-氮化矽-二氧化矽）堆疊結構來作爲電容器的介電膜層， 當電壓超過約6伏特時，便會使介電膜層崩潰，因而使電 容器的上下電極之間產生F-N隧穿電流（F-N tunneling current) ’也就是一種漏電的現象，如此會造成電容器的故 障，由圖表可看到電流瞬間的提昇。在崩潰現象產生之後， 介電膜層級失去絕緣的效果，之後即使在上下電極僅施加 小量的電壓，亦會產生高額的電流，表現則如圖表中所示 的崩潰後的曲線。 而習知動態隨機存取記憶體的電路簡示圖如第2圖所 示，記憶體由電晶體10與包括ΟΝΟ結構的電容器組成， 其中電晶體10的閘極12與字元縣WL相接，電晶體10 的源極14則與位元線BL相接。 本發明利用動態隨機存取記憶體來製作唯讀記憶體， 根據製程的需要，對選定的動態隨機存取記憶體的電容器 進行編程，存入”1”或的資料。假如在原本的電路設計 上，上電極的電壓大於位元線的電壓；在位元線上施加約 爲7伏特的電壓，則會使電容器的介電膜層崩潰而寫入爲 ”1"，而在其他位元線則施以正常的電壓，其對應充電的 電容器讀取的資料則爲”0”。 相對來說，假如在原來的元件設計中，上電極的電壓 6 本紙張尺度適用+國國家標準（CNS)A4規格（210 X 297公《 ) -----------' ---I I I I--訂·---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 5653twf.doc/008 B7__________ 五、發明說明（f) 小於位元線的電壓，則在上電極上施加約爲7伏特的電壓， 使介電膜層崩潰而寫入"1”，其他施以正常電壓的電容器 則存入。當然也可以將自崩潰的電容器讀取到的資料 設定爲"〇”，如此正常運作的電容器則讀取出"Γ的資料。 因此，本發明提出一種罩幕式唯讀記憶體的製造方法， 適用於當一罩幕式唯讀記憶體與一其他種類的記憶體或邏 輯元件整合在一起之時。 本發明利用動態隨機存取記憶體的電容器中介電膜層 崩潰漏電的特性，使動態隨機存取記憶體改變成爲唯讀記 憶體，以存入非揮發性的"0”與"1”的資料，如此僅需要使 用動態隨機存取記憶體的製程，即可將動態隨機存取記憶 體與唯讀記憶體可輕易地製作在同一晶片上。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) '-裝--------tr---------4 經濟部智慧財產局員工消費合作社印製 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 經濟部t央樣率局貝工消費合作社印製 据 43 9 2 76 A8 Β8 5653twf.doc/008 品 申請專利範圍 1. 一種唯讀記憶體的製造方法，包括下列步驟： 提供複數個動態隨機存取記憶體之電容器，該些電容 器分別具有一介電膜層，該介電膜層具有一崩潰電壓； 於連接至該些動態隨機存取記憶體之位元線其中之一 施加一第一電壓，使該介電膜層崩潰產生漏電，藉以使連 接該位元線之該電容器寫入"Γ ;以及 於其他該些位元線上施加一第二電壓，使連接其他該 些位元線之其他該些電容器寫入”〇”。 2. 如申請專利範圍第1項所述之唯讀記憶體的製造方 法，其中該崩潰電壓約爲6伏特。 3. 如申請專利範圍第1項所述之唯讀記憶體的製造方 法，其中該第一電壓高於該崩潰電壓。 4. 如申請專利範圍第3項所述之唯讀記憶體的製造方 法，其中該第一電壓約爲7伏特。 5. 如申請專利範圍第1項所述之唯讀記憶體的製造方 法，其中該第二電壓低於該崩潰電壓。 6. —種唯讀記憶體的製造方法，包括下列步驟： 提供複數個動態隨機存取記憶體之電容器，該些電容 器分別具有一介電膜層，該介電膜層具有一崩潰電壓； 於連接至該些動態隨機存取記憶體之位元線其中之一 施加一第一電壓，使該介電膜層崩潰產生漏電，藉以使連 接該位元線之該電容器寫入”〇” ；以及 於其他該些位元線上施加一第二電壓，使連接其他該 些位元線之其他該些電容器寫入” Γ。 ---------装------訂------% (請先閱讀背面之注意事項再填寫本買) 本紙張尺度逍用中國囷家梂準（CNS ) A4说格（210X297公釐） 3 9 ^ ； 〇 Α8 Β8 5653twf.doc/008 六、申請專利範圍 7·如申請專利範圍第6項所述之唯讀記憶體的製造方 法，其中該崩潰電壓約爲6伏特° 8. 如申請專利範圍第6項所述之唯讀記憶體的製造方 法，其中該第一電壓高於該崩潰電壓。 9. 如申請專利範圍第6項所述之唯讀記憶體的製造方 法，其中該第一電壓約爲7伏特。 10. 如申請專利範圍第6項所述之唯讀記憶體的製造方 法，其中該第二電壓低於該崩潰電壓。 --------—裝------訂------球 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消費合作社印裝 本紙張尺度適用中國囷家標準（CNS > A4規格（21〇Χ25>7公釐）
TW089102403A 2000-02-14 2000-02-14 Fabricating method of read only memory TW439276B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW089102403A TW439276B (en) 2000-02-14 2000-02-14 Fabricating method of read only memory
US09/513,266 US6327174B1 (en) 2000-02-14 2000-02-24 Method of manufacturing mask read-only memory cell
US09/756,587 US6392930B2 (en) 2000-02-14 2001-01-09 Method of manufacturing mask read-only memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089102403A TW439276B (en) 2000-02-14 2000-02-14 Fabricating method of read only memory

Publications (1)

Publication Number Publication Date
TW439276B true TW439276B (en) 2001-06-07

Family

ID=21658773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102403A TW439276B (en) 2000-02-14 2000-02-14 Fabricating method of read only memory

Country Status (2)

Country Link
US (2) US6327174B1 (zh)
TW (1) TW439276B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG125143A1 (en) 2002-06-21 2006-09-29 Micron Technology Inc Nrom memory cell, memory array, related devices and methods
US6853587B2 (en) * 2002-06-21 2005-02-08 Micron Technology, Inc. Vertical NROM having a storage density of 1 bit per 1F2
US6735108B2 (en) * 2002-07-08 2004-05-11 Micron Technology, Inc. ROM embedded DRAM with anti-fuse programming
JP2005024665A (ja) * 2003-06-30 2005-01-27 Ricoh Co Ltd 粉体搬送装置、画像形成装置、トナー収容部及びプロセスカートリッジ
US7095075B2 (en) 2003-07-01 2006-08-22 Micron Technology, Inc. Apparatus and method for split transistor memory having improved endurance
US6979857B2 (en) 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
US7085170B2 (en) 2003-08-07 2006-08-01 Micron Technology, Ind. Method for erasing an NROM cell
US6873550B2 (en) 2003-08-07 2005-03-29 Micron Technology, Inc. Method for programming and erasing an NROM cell
US6977412B2 (en) 2003-09-05 2005-12-20 Micron Technology, Inc. Trench corner effect bidirectional flash memory cell
US6830963B1 (en) 2003-10-09 2004-12-14 Micron Technology, Inc. Fully depleted silicon-on-insulator CMOS logic
US7184315B2 (en) 2003-11-04 2007-02-27 Micron Technology, Inc. NROM flash memory with self-aligned structural charge separation
US7202523B2 (en) 2003-11-17 2007-04-10 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US7050330B2 (en) 2003-12-16 2006-05-23 Micron Technology, Inc. Multi-state NROM device
US7269072B2 (en) 2003-12-16 2007-09-11 Micron Technology, Inc. NROM memory cell, memory array, related devices and methods
US7241654B2 (en) 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array
US7157769B2 (en) * 2003-12-18 2007-01-02 Micron Technology, Inc. Flash memory having a high-permittivity tunnel dielectric
US6878991B1 (en) 2004-01-30 2005-04-12 Micron Technology, Inc. Vertical device 4F2 EEPROM memory
US7221018B2 (en) * 2004-02-10 2007-05-22 Micron Technology, Inc. NROM flash memory with a high-permittivity gate dielectric
US6952366B2 (en) 2004-02-10 2005-10-04 Micron Technology, Inc. NROM flash memory cell with integrated DRAM
US7072217B2 (en) 2004-02-24 2006-07-04 Micron Technology, Inc. Multi-state memory cell with asymmetric charge trapping
US7075146B2 (en) 2004-02-24 2006-07-11 Micron Technology, Inc. 4F2 EEPROM NROM memory arrays with vertical devices
US7102191B2 (en) 2004-03-24 2006-09-05 Micron Technologies, Inc. Memory device with high dielectric constant gate dielectrics and metal floating gates
US7274068B2 (en) 2004-05-06 2007-09-25 Micron Technology, Inc. Ballistic direct injection NROM cell on strained silicon structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949154A (en) * 1983-02-23 1990-08-14 Texas Instruments, Incorporated Thin dielectrics over polysilicon
US5357459A (en) * 1985-07-15 1994-10-18 Texas Instruments Incorporated Nonvolatile capacitor random access memory
US4916524A (en) * 1987-03-16 1990-04-10 Texas Instruments Incorporated Dram cell and method
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5768182A (en) * 1991-05-21 1998-06-16 The Regents Of The University Of California Ferroelectric nonvolatile dynamic random access memory device
US5148391A (en) * 1992-02-14 1992-09-15 Micron Technology, Inc. Nonvolatile, zero-power memory cell constructed with capacitor-like antifuses operable at less than power supply voltage
US5849624A (en) * 1996-07-30 1998-12-15 Mircon Technology, Inc. Method of fabricating a bottom electrode with rounded corners for an integrated memory cell capacitor
US5981404A (en) * 1996-11-22 1999-11-09 United Microelectronics Corp. Multilayer ONO structure
US5995409A (en) * 1998-03-20 1999-11-30 Silicon Aquarius, Inc. Electrically-programmable read-only memory fabricated using a dynamic random access memory fabrication process and methods for programming same
US6018484A (en) * 1998-10-30 2000-01-25 Stmicroelectronics, Inc. Method and apparatus for testing random access memory devices
US6177703B1 (en) * 1999-05-28 2001-01-23 Vlsi Technology, Inc. Method and apparatus for producing a single polysilicon flash EEPROM having a select transistor and a floating gate transistor

Also Published As

Publication number Publication date
US6392930B2 (en) 2002-05-21
US20010013599A1 (en) 2001-08-16
US6327174B1 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
TW439276B (en) Fabricating method of read only memory
US6969617B2 (en) Method for manufacturing NAND type nonvolatile ferroelectric memory cell
TW519652B (en) Method and system for embedded chip erase verification
JP2020532862A (ja) 遮蔽メモリアーキテクチャのための装置及び方法
TW514930B (en) Semiconductor device
US10825827B2 (en) Non-volatile memory with pool capacitor
US10789992B2 (en) Non-volatile memory with capacitors using metal under pads
JP2001527683A (ja) ダイナミックランダムアクセスメモリ製造プロセスを用いて製造される電気的にプログラム可能なリードオンリメモリおよびそのプログラム方法
US8750069B2 (en) Semiconductor device and method for forming the same
US10818685B2 (en) Non-volatile memory with pool capacitor
US6625053B2 (en) Nonvolatile semiconductor memory device having ferroelectric capacitors
TWI292151B (en) Half density rom embedded dram
US11508654B2 (en) Non-volatile memory with capacitors using metal under signal line or above a device capacitor
JP2005513691A6 (ja) 半記憶密度ｒｏｍ内蔵ｄｒａｍ
US6735107B1 (en) Nonvolatile semiconductor memory device having ferroelectric capacitors
JPH1117148A (ja) 基準セルキャパシタとして線形キャパシタを使用する強誘電体メモリー素子、これに貯蔵された情報の読出方法及びその製造方法
TW498328B (en) Method to program a read-only-memory cells-arrangement
TW400644B (en) The structure of Dynamic Random Access Memory(DRAM) and the manufacture method thereof
JP2904997B2 (ja) 半導体記憶装置及びその製造方法と制御方法
KR101834492B1 (ko) 반도체 소자 및 그 제조 방법
JP2001273768A (ja) 半導体記憶装置
JPH0758224A (ja) 不揮発性メモリ装置
JPS59119600A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent