TW424031B - Method of manufacturing semiconductor wafer - Google Patents

Method of manufacturing semiconductor wafer Download PDF

Info

Publication number
TW424031B
TW424031B TW086106759A TW86106759A TW424031B TW 424031 B TW424031 B TW 424031B TW 086106759 A TW086106759 A TW 086106759A TW 86106759 A TW86106759 A TW 86106759A TW 424031 B TW424031 B TW 424031B
Authority
TW
Taiwan
Prior art keywords
wafer
super
rounding
polishing
manufacturing
Prior art date
Application number
TW086106759A
Other languages
English (en)
Inventor
Takashi Nihonmatsu
Makoto Osuga
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TW424031B publication Critical patent/TW424031B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

:-03 11 '<Γ Λ7 ______Β7_____ 五、發明説明(1 ) 發明背景 . 發明領域 本發明有關如矽,GaAs ,GaP或I nP製成之半 導體晶圓之製造方法》 相關技術說明 製造半導體晶圓之程序爲對單晶碇矽切片得到晶圓, 對各切片晶圓之周緣削圓,然後超拋光,酸蝕,並予以鏡 面拋光。 . 過程中,對切片晶圓之周綠削圓爲基本步驟。單晶矽 極硬而脆,除非各切片晶圓之周緣接受削圓程序,製造半 導體晶圓及裝置之過程中切片晶圓易裂或生屑,導致生產 量下降,而半導體裝置特性劣化。 削圓方法一般分爲化學法,其中將各晶圓周緣化學地 削圓,及機械法經由磨石將各晶圓周緣機械地削圓,隨著 晶圓直徑漸增之趨勢,已廣泛使用機械法,因產生晶圓具 一致品質及高尺寸正確性。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項,再填寫本頁) 若以機械法削圓晶圓之周緣,必須穩固支持晶圓。因 對晶圓之周緣削0,晶圓乃支持於其主表面。因此當支持 晶圓時,晶圓之表面易刮污。然而,因一裝置之圖案形成 於晶圓主表面上,晶圓之主表面須防止刮污。因此,晶圓 一般如下方式處理:首先,由單晶碇切片各晶圓後立即實 施削圓程序:完成削圓程序後,晶圓予以超抛光程序,其 中將晶圓主表面研磨使晶圓厚度均勻。經由超拋光程序* 本紙張尺度適用申國國家標準(〇阳)六4規格(210/297公嫠)_4_ ' mQ31 ·ι A7 ____B7_五、發明説明(2 ) 削圓程序中產生於晶圓主表面上之刮污可除去。 、 近來半導體裝置之集積程度增加,亟須改進各晶圓削 圓面之平滑性及尺寸正確性。習知上,經由含較小直徑磨 粒之磨石提高晶圓削圓面之平滑性,乃犧牲生產力,並經 由改進削圓機之精度及控制技蓋以提高晶圓削圓面之尺寸 正確性。 然而若接著削圓程序而超拋光,上述對削圓面之平滑 性及尺寸正確性之品質改進乃減少。即如圖1所示,進行 超拋光將削圓晶圓1置於一上超拋光轉檯2與一下超拋光 請 先 閲 讀 背 面 意 事 , 項一J 再! Η 裝 經濟部中央標隼扃貝工消费合作社印製 轉檯3間,包含超拋光液及磨粒 晶圓1與上超拋光轉槿2 2間及 間,然後晶圓1主表面於上超拋 3間受壓力作用而摩擦。過程中 。磨粒進入支持件4與晶圓1間 受研磨,使晶圓之周緣部形狀劣 磨粒較削圓所用者粗,故晶圓1 圓時不能達成高水準之晶圓1削 性。 因此|亟需一種製造半導體 程中達成晶圓削圓面之平滑性及 之混合物( 晶圓1與下 光轉檯2與 使用支持件 ,故晶圓1 化》此外, 之削圓面更 圓面之平滑 晶圓之方法 尺寸正確性 研磨劑)加於 超拋光轉檯3 下超拋光轉檯 4支持晶圓1 之周緣部5亦 用於超拋光之 粗,結果,削 地及尺寸正確 ,可於削圓過 發明概述 鑒於前述,本發明一目的提供製造半導體晶圓之方法 ,可達成經由削圓程序晶圓削圓面之平滑性及尺寸正確性 本紙張尺度適用中國國家標皁(〇灿)以規格(210乂 297公浼)_5- 訂 經濟部中央樣準局貝工消費合作社印製 03 l ^ A7 B7五、發明説明(3 ) 本發明人發現可於削圓程序前實施超拋光程序,而非 削圓程序後,因而解決以上問.題。本發明乃根據此發現。 根據本發明第一特性,提供製造半導體晶圓之方法中 ,於削圓程序之前實施超拋光程序。根據本發明第二特性 *提供製造半導體晶圓之方法中,包含步驟將單晶碇切片 取得晶圓;超拋光切片晶圓;削圓經超拋光之晶圓*以酸 蝕刻經削圓之晶圓;及鏡面拋光蝕刻晶圓。 因超抛光程序後削圓,製造之半導體晶圓於削圓程序 可達削圓表面之平滑性及尺寸正確性,並防止劣化。此外 ,因經超拋光之晶圓厚度均匀,另一優點爲削圓表面之尺 寸正確性可於後續削圓程序中輕易確保。削圓面之寬度( 之後稱削圓寬度)通常介於400至5 OO/zm。削圓寬 度以圖2中尺寸a表示,圖2顯示晶圓1之部分截面。 .較佳地,予超拋光程序前使晶圓預先削圓處理。 超拋光程序前進行預先削圓程序之原因在於,若由單 晶碇切片晶圓後隨即進行超拋光,晶圓因具角緣於其圓周 ,故超拋光中晶圓易裂,因此,超拋光中產生之屑及裂痕 破壞晶圓。此外/相較接著削圓程序進行超抛光,完成超 拋光時晶圓之主表面平坦性明顯劣化。因此,執行預先削 圓程序,故防止晶圓生屑及裂痕。此外,隨此程序後,超 拋光中所達成晶圓主表面之平坦度可防止劣化。 就預先削圓程序,所用削圓程序於寬鬆品質下實施, 相較習知削圓程序所用"因此,可利用較低正確性及性能 本紙張k度適用中國國家標举·( CNS )八4*見格(210 X297公釐6 _ " 經濟部中央標準局員工消費合作社印製 4 03 1; - i A7 __B7_ 五、發明説明(4 ) 之低廉削圓機。當然,亦可用較高正確性及性能之一般用 削圓機。 較佳地,超拋光程序之前進行預先削圓程序中形成之 削圓表面寬度決定後,完成超拋光之最終削圓寬度至少爲 1 OOgm,較佳介於lOOjtzm至300/zm,此乃因 晶圓厚度隨超抛光進行時減少,因此削圓寬度亦減少。 此乃因若以預先削圓程序形成削圓寬度,故完成超拋 光時最終削圓寬度小於1 0 0 μιη,完成超拋光後晶圓之 主要表面之平坦性劣化仍大》此外,較佳完成超抛光後最 終削圓寬度不大於3 0 0 μιη之原因如下。當完成超拋光 時削圓寬度大至3 0 0 wm,經預先削圓所得削圓寬度可 視爲足夠。若實施預先削圓,使前圓寬度大於3 0 0 /zm ,加工時間太長,削圓寬度可能超過超抛光起以削圓所得 之削圓寬度。經預先削圓所得削圓寬度界定於使用完成超 拋光後之削圓寬度原因在於完成超拋光後上述範圍中之削 圓寬度必須留下。若削圓寬度界定於預先削圓本身後利用 削圓寬度,削圓寬度必須根據超拋光時除去量而改變。 此外,由晶圓削圓表面之平滑性及尺寸正確性來看, 於超抛光前實施預先削圓程序中形成削圓寬度較佳決定後 ,以預先削圓程序形成之削圓表面不會於超拋光後削圓完 成時留下。 尤佳地,完成超抛光後實施削圓,而未除去超拋光時 加至晶圓主表面之研磨劑剩餘。 本發明之方法中,完成超拋光後進行削圓,具有經超 本紙張尺度適用中國國家標準(〇^)八4規格(2丨0乂297公釐)_7 (請先閱讀背面之注意事¾.再填寫本頁) -裝. ,丁 ^'° ϊ4〇3 t Α7 ___ Β7 五、發明説明(5 ) 請 先 閲 .讀 背 之 注 意 事 項 填 寫 本 頁 拋光所得平滑表面之晶圓翠至削圓機中,其中晶圓之主.表 面受削圓機之晶圓支架夾持或由晶圓支架夾住。因此,晶 圓之超拋光主表面易刮傷,使晶圓生產量減少。爲解決以 上問題,利用之研磨劑包含磨粒作爲均爲細粒,並曾用於 超拋光程序中。 換言之,一般完成超拋光锋隨即以清潔程序清潔而除 去各晶圓表面上殘餘研磨劑。相對者,本發明中,超拋光 完成後未由晶圓除去研磨劑,而當研磨劑允許留於晶圓表 面上。完成削圓程序,除去研磨劑。根據此過程(如圖3 A )所示,實施削圓程序之條件爲晶圓1覆以研磨劑,如 研磨用之吸檯7,供研磨且與超拋光晶圓1之主要面未直 接觸。因此晶圓1主表面不受破壞影響,防止晶圓生產量 減少。 當進行削圓而未除去完成超拋光時留於晶圓主表面上 之研磨劑,晶圓較佳浸於過氧化氫水溶液中。 經濟部中央標準局員工消費合作社印掣 研磨劑一般包含鹼性表面活化劑。此鹼性表面活化劑 用以蝕刻晶圓,並可能危險地污損晶圓。完成超抛光與除 去研磨劑間之時間愈長,危險損害之機率愈高。此外,當 完成超拋光與除去研磨劑間時間拉長使研磨劑乾燥,鹼性 表面活化劑與磨粒共結而必然弄污晶圓*因此必須防止附 於晶圓之研磨劑乾燥。 然而若完成超拋光後即刻削圓以防止晶圓主表面任何 損傷,於完成削圓後達成除去研磨劑,導致延遲除去研磨 劑。結果,研磨劑乾掉|鹼性表面活化劑易與磨粒共結。 本紙張尺度適用中國國家標準(CNS)A4規格(2丨0X297公釐)_ 8 _ :\1:,4 4 03 1 A7 B7 .气 五、發明説明(6 ) 爲防止削圓前超拋光後研磨劑乾掉引起鹼性 活·化 經濟部中央標準局貝工消费合作杜印策 劑與磨粒共結,晶圓較佳浸入水中。尤其,若晶圓浸於過 氧化氫水溶液,可防止鹼性表面活化劑與磨粒共結,其乃 因研磨.劑乾燥引起同時*晶圓可靠地防止因鹼性表面活 化劑蝕刻反應而弄污》 以上功效源自晶圓表面因過氧化氫水溶液中氧之作用 而覆以一氧化膜。此氧化膜據信爲一保護膜,防止晶圓因 鹼性表面活化劑蝕刻而弄污》 過氧化氫水溶液濃度較佳介於0 . 5〜2 . 0 w t 。若濃度低於0 . 5w t %,形成氧化膜達成防污功效不 足。相反地,高達2.0%wt之濃度即足夠,由製造成 .本觀點超過2.Owt%之濃度不佳。. 浸入時間較佳介於1 0分至2 4小時。 至少須1 0分形成氧化膜成保護膜。即使晶圓浸入過 氧化氫水溶液中超過2 4小時,可得相同效果,但浸X超 過2 4小時降低生產力。 過氧化氫水溶液溫度(即處理溫度)較佳介於1 _ 3 5 °C。當過氧化氫水溶液溫度介於此範圍,即正常溫度 或室溫,即不需特別裝置進行溫度控制。 * 此外,後續削圓程序中,晶圓通過削圓機時間必須儘 量縮短以防止鹼性表面活化劑與磨粒因削圓中乾燥引起共 結。 根據本發明,可製造由矽,GaAs * GaP或 I η P製成之半導體晶圓》本發明尤適用製造半導體晶圓 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨ΟΧ29?公釐)_ g _ 4 2 4 〇 3 1 1 Α7 Β7 經濟部中央棹準局員工消費合作社印製 五、發明説明(7 ) ,其削圓面隨半導體裝置之集積程度增加須具較高平滑,性 及尺寸正確性。 根據本發明,製成之半導體晶圓不會造成削圓時所得 晶圓之削圓面之平滑性及尺寸正確性劣化。因此提供之半, 導體晶圓較習知方法製造之晶圓相比,具較高平滑性及尺 寸正確性之削圓面β 較佳實施例說明 以實例詳述本發明實施例β 根據本發明方法製造之矽晶圓(之後稱本發明製法) 。即矽晶圓由單晶矽碇切片,再予以超抛光及依序削圓。 測量各晶圓之削圓面之形狀及粗度。 分開地,以習知方法製成矽晶圓(之後稱習知製法) 。即由單晶矽碇切片矽晶圓,予以削圓,之後測量其削圓 面之粗度。接著,超拋光晶圓並測量各削圓面之粗度,亦 即測各削圓面之形狀0 圖4及5說明測量結果。 圖4 ( a )部顯示本發明製法之削圓程序後粗度變異 範圍及習知製法之削圓程序後之粗度變異範圍,圖、4 ( b )部爲習知製法之超拋光程序後粗度變異範圍。 圖5 ( a )顯示本發明製法所得削圓面之形狀,圖5 (b )顯示習知製法所得削圓面之形狀。 , 由圖4可見,如習知製法,若先削圓(粗度成圖4 ( a)範圍)再超拋光(粗度成圖4(b)範圍),削圓面 裝 訂 『喊 (请先閲讀背面之注意事項#':填寫本頁)
本紙ί長尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐L 4.2403 A7 B7 五、發明説明(8 ) 較完成削圓程序時爲粗。本發明製法中,超拋光先於削·圓 ’故削圓面之粗度等於習知製法削園程序所得者(粗度成 圖4(a)範圍〕。因此,根據本發明,削圓面較習知製 {請先閲讀背面之注^Η項再填寫本頁) 法所得平滑。 此外,由圖5可見,本發明製法製成之各晶圓周緣部 未見磨損(見圖5 (a)),而習知製法製成之各晶圓周 緣部有一些磨損(見圖5 (b)。結果証明本發明製法製 成各晶圓之削圓面尺寸正確性較習知法所得者高。 實例2 : 晶圓由單晶矽碇切片。晶圓分成二組。接著,第一組 之晶圓接受預先削圓程序,故削圓寬度成1 50//m,第 二組之晶圓接受預先削圓程序1而削圓寬度爲5 0 。 若以預先削圓程序形成之削圓面寬度定爲1 5 0 ,完 成超拋光後削圓寬度成1 0 0 。 接著預先削圓程序後,超拋光第一及第二組之矽晶圓 。接著,測量晶圓主表面之平坦性。 經濟部中央標準局貝工消费合作社印装 結果示於圖6。 圖6 ( a )顯示完成超拋光後具預先削圓寬度5 0 // m之晶圓主表面之平坦性變異範圍,而圖6 (b )爲完成 超拋光後具預先削圓寬度1 5 0 /zm之晶圓主表面平坦性 之變異範圍》 由圖6可見,當以預先削圓程序形成之削圓寬度爲 5 0 Mm,完成超抛光時晶圓主表面之平坦性劣化極危險 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公蝥)_ 11 — α〇3 \ Λ7 Β7 五、發明説明(9 ) (見圖6 (a))。另者,當預先削圓程序形成之削圓,寬 度爲150//m,則防止晶圓主表面劣化(見圖6 (b) )。因此,若超拋光程序以前實施預先削圓而形成削圓寬 度決定使完成超拋光時削圓寬度至少爲1 0 0 ,可防 止完成超拋光時晶圓主表面之平坦性劣化。 實施3 : 矽晶圓由單晶矽碇切片,各晶圓接受預先削圓程序, 使削圓寬度成2 0 0 /zm,接著超抛光各晶圓。然後,.由 一些晶圓洗去研磨劑後並保留於其他上,各晶圓接受削圓 程序。完成削圓程序後,計算刮傷主表面之晶圓。 表1顯示結果。 由表1可見,若實施削圓而未洗去研磨劑而保留,可 防止主表面刮傷。 I ^ I裝 I 訂 ( 旅 . > !· (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作社印製 本紙悵尺度通用中國國家標準(CNS)A4規格(2IOXM7公釐U 12 - /19 4〇3 1 A7 B7 五、發明説明(10) 表 研磨劑除去 研磨劑未除去 測試晶圓數 200 1000 刮傷晶圓數 83 3 刮傷產生比率 42¾ 0.3% I--------f i 丨· •ί.ί (請先閲讀背面之注意事項再填寫本貫) 經濟部中失標準局K工消费合作社印製 實施4 : 由單晶矽碇切片矽晶圓,各晶圓受到預先削圓,使削 寬度爲2 0 0 //m,各晶圓再超拋光。接著,未洗去研磨 劑,保留之。一些晶圓置於過氧化氫水溶液(1 . 〇wt %,室溫),其他於純水中,均經1 2小時,然後削圓晶 圓。完成削圓後計算污損晶圓。 結果7F於表2。 本纸张尺度適州中闯囤家標卒(CNS.) Λ4規格(2丨0X 297公釐)_ _ /: 9d〇3l ^ ϊ,- A7 B7 一__---- 一五、發明说明(u) 表 2 __-·*^**"""一— 浸於過氧化氫水 溶液中1 2小時 浸於純水中1 2 小時 測試晶圓數 300 298 污損晶圓數 0 176 污損產生比率 0¾ 59 % 由表2可見 當實施削圓程序 未除去研磨劑,完成 ---------{ J裝-- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局*只工消费合作杜印製 超拋光後經1 2小時,若浸於過氧化氫水溶液中可防止晶 圓受污’即使1 2小時後再實施削圓。另者,當晶圓置於 純水中,一半以上晶圓受污。 本發明不限於上述例,其僅爲例示,與申請專利範圍 所述實質相同者且提供相似功效者均爲本發明之範圍。 例如,可使用習知削圓機或化學圓化以實施預先削圓 程序,如超拋光後削圓表面寬度成1 0 0 Am或以上。此 外,削圓面之形狀不受限制,削圓面可具任何形狀。 圖式簡要說明 圖1爲以超拋光引起晶圓周緣部不良效果之視圖; 本紙ift尺適用中囤國家標準< CNS ) A4規格(2丨0X297公釐)_ _ A7 —_B7 五、發明説明(12 ) 圓2說明晶圓之削圓面之寬度; 圖3 A及3 B說明以研磨劑提供晶圓主表面之保護; 圖4之表顯示實例1所測量削圓表面之粗度變異範圍 ,其中(a )部顯示本發明製法之削圓程序後之粗度變異 範圍及習知製法之削圓程序後之粗度,而(b )部顯示習 知製法之超抛光後粗度之變異範圍: 圖5顯示實例1所測量削圓表面之形狀,其中(a ) 部顯示本發明製法所得削圓面之形狀,(b)部顯示習知 製法所得削圓面之形狀;及 圖6顯示實例2所測量超拋光後晶圓主表面之平坦性 變異範圍,其中(a )部顯示以預先削圓形成削圓面之寬 度爲50之變異範圍。(b)部顯示以預先削圓形成 削圓面之寬度爲1 5 Ο μιη之變異範圍。 ^ 装— — — — 1— 訂 I, ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率扃只工消费合作社印聚 本紙张尺度適圯中囤囤家標準(CNS ) Λ4規格(210X297公釐)_ _

Claims (1)

  1. 4 〇3. Α8 Β3 C8 D8 修正^ 煩請委思:明示® #··^本.^"c""( 十;in;:J^日所提之 1内容赴否准予修正, 經濟部智慧財產局員工消費合作社印製 t、申請專利範圍 第8 6 1 Ο 6 7 5 9號專利申請案 中文申請專利範圍修正本 民國88年12月修正 1 .—種製造半導體晶圓之方法|用於切片單晶碇> 包含至少一超拋光程序及一削圓程序,其特徵在於於該削 圓程序之前實施該超抛光程序。 2 . —種製造半導體晶圓之方法,包含步驟爲: 切片單晶碇而得一晶圓;. 超拋光經切片之晶圓; 削圓經超拋光之晶圓; 以酸蝕刻經削圓之晶圓;及 鏡面拋光經蝕刻之晶圓。 3.如申請專利範圍第1項之製造半導體晶圓之方法 ,其中完成超拋光程序後,實施削圓程序而不除去研磨劑 ,超拋光程序中研磨劑已施於晶圓表面並留於表面上。 4 .如申請專利範圍第2項之製造半導體晶圓之方法 ,其中完成超拋光程序後|實施削圓程序而不除去研磨劑 ’超拋光程序中研磨劑已施於晶圓表面並留於表面上。 5. 如申請專利範圍第3項之製造半導體晶圓之法, 其中完成超拋光程序後而削圓程序前將晶圓浸於過氧化氫 水溶液中。 6. 如申請專利範圍第4項之製造半導體晶圓之法’ 其中完成超拋光程序後而削圓程序前將晶圓浸於過氧化氫 水溶液中。 本紙浪尺度逍用中囷國家梂準(CNS ) Α4规格(2!0Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 42 4 03 1 .丨六、申請專利範圍 法 之 圓 晶 體 導 半 造 製 之。 項圓 1 晶 第體 圍導 範半 利矽 專爲 請圓 申晶 如體 .導 7 半 中 其 法 之 圓 晶 體 導 半 造 製 之。 項圓 2 晶 第體 圍導 範半 利矽 專爲 請圓 申晶 如體 導 8 半 中 其 (請先聞讀背面之注意事項再填寫本頁) V装 、-a- 經濟部智慧財產局員工消費合作社印製 张 紙 本 ΜNs c 準 橾 家 國 國 中 I用 適 釐 公 7 9 2 424 〇3 1
    728436
    落1圈
    第2固 424 03ί 6
    6
    3 圖A 第3圃B 粗度Ra (相對值J (a) (b) 第4圓 424031
    平坦度 〇τν相對值)
    4 〇3. Α8 Β3 C8 D8 修正^ 煩請委思:明示® #··^本.^"c""( 十;in;:J^日所提之 1内容赴否准予修正, 經濟部智慧財產局員工消費合作社印製 t、申請專利範圍 第8 6 1 Ο 6 7 5 9號專利申請案 中文申請專利範圍修正本 民國88年12月修正 1 .—種製造半導體晶圓之方法|用於切片單晶碇> 包含至少一超拋光程序及一削圓程序,其特徵在於於該削 圓程序之前實施該超抛光程序。 2 . —種製造半導體晶圓之方法,包含步驟爲: 切片單晶碇而得一晶圓;. 超拋光經切片之晶圓; 削圓經超拋光之晶圓; 以酸蝕刻經削圓之晶圓;及 鏡面拋光經蝕刻之晶圓。 3.如申請專利範圍第1項之製造半導體晶圓之方法 ,其中完成超拋光程序後,實施削圓程序而不除去研磨劑 ,超拋光程序中研磨劑已施於晶圓表面並留於表面上。 4 .如申請專利範圍第2項之製造半導體晶圓之方法 ,其中完成超拋光程序後|實施削圓程序而不除去研磨劑 ’超拋光程序中研磨劑已施於晶圓表面並留於表面上。 5. 如申請專利範圍第3項之製造半導體晶圓之法, 其中完成超拋光程序後而削圓程序前將晶圓浸於過氧化氫 水溶液中。 6. 如申請專利範圍第4項之製造半導體晶圓之法’ 其中完成超拋光程序後而削圓程序前將晶圓浸於過氧化氫 水溶液中。 本紙浪尺度逍用中囷國家梂準(CNS ) Α4规格(2!0Χ297公釐) (請先閲讀背面之注意事項再填寫本頁)
TW086106759A 1996-05-22 1997-05-20 Method of manufacturing semiconductor wafer TW424031B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15036996A JP3339545B2 (ja) 1996-05-22 1996-05-22 半導体ウエーハの製造方法

Publications (1)

Publication Number Publication Date
TW424031B true TW424031B (en) 2001-03-01

Family

ID=15495495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086106759A TW424031B (en) 1996-05-22 1997-05-20 Method of manufacturing semiconductor wafer

Country Status (6)

Country Link
US (1) US6080641A (zh)
EP (1) EP0813931B1 (zh)
JP (1) JP3339545B2 (zh)
DE (1) DE69703600T2 (zh)
MY (1) MY122019A (zh)
TW (1) TW424031B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328193B2 (ja) 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
US6338805B1 (en) 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
EP1306891A4 (en) * 2000-07-10 2007-05-23 Shinetsu Handotai Kk MIRROR BROWN WARP, MIRROR BAG AND MIRROR BAG MACHINE AND METHOD
US6361407B1 (en) * 2000-08-02 2002-03-26 Memc Electronic Materials, Inc. Method of polishing a semiconductor wafer
DE10064081C2 (de) * 2000-12-21 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
DE10142400B4 (de) 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
US7176135B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. EBR shape of spin-on low-k material providing good film stacking
DE102006022089A1 (de) * 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
EP2135313B1 (en) 2007-04-12 2011-09-14 3M Innovative Properties Company High performance, high durability non-precious metal fuel cell catalysts
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
CN113085041B (zh) * 2021-06-08 2021-08-20 四川上特科技有限公司 一种晶圆棒端切装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424224A (en) * 1993-01-19 1995-06-13 Texas Instruments Incorporated Method of surface protection of a semiconductor wafer during polishing
JPH07323420A (ja) * 1994-06-02 1995-12-12 Tokyo Seimitsu Co Ltd ウェーハ製造方法及びその装置
TW308561B (zh) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk

Also Published As

Publication number Publication date
EP0813931A1 (en) 1997-12-29
EP0813931B1 (en) 2000-11-29
US6080641A (en) 2000-06-27
JP3339545B2 (ja) 2002-10-28
MY122019A (en) 2006-03-31
DE69703600D1 (de) 2001-01-04
DE69703600T2 (de) 2001-06-13
JPH09312274A (ja) 1997-12-02

Similar Documents

Publication Publication Date Title
JP3247301B2 (ja) 再生半導体ウェハとその再生方法
TW459297B (en) Method of processing semiconductor wafers to build in back surface damage
WO2003094215A1 (fr) Procede de fabrication de plaquettes semi-conductrices et plaquette
TW424031B (en) Method of manufacturing semiconductor wafer
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
JP2007204286A (ja) エピタキシャルウェーハの製造方法
TW201539564A (zh) 半導體晶圓之製造方法
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
US20070267387A1 (en) Processing Method of Silicon Wafer
US8092278B2 (en) Reclamation method of semiconductor wafer
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP4492293B2 (ja) 半導体基板の製造方法
JP4526683B2 (ja) 石英ガラス製ウェーハ支持治具及びその製造方法
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP3516203B2 (ja) 化合物半導体ウェハ
JP5515253B2 (ja) 半導体ウェーハの製造方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP2007013012A (ja) 太陽電池用シリコンウェーハの端面の面取り加工方法
JP4075426B2 (ja) シリコンウェーハの製造方法
JPS6381934A (ja) ウエハおよびその製造方法
JP2000243731A (ja) 高平坦度ウェーハの製造方法
JP3750466B2 (ja) 半導体ウェーハの仕上げ研磨方法
JP3550644B2 (ja) 高平坦度ウェーハの再加工方法
JP2009298680A (ja) 半導体ウェーハ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees