TW423221B - A scanable latch circuit and method for providing a scan output from a latch circuit - Google Patents
A scanable latch circuit and method for providing a scan output from a latch circuit Download PDFInfo
- Publication number
- TW423221B TW423221B TW88117088A TW88117088A TW423221B TW 423221 B TW423221 B TW 423221B TW 88117088 A TW88117088 A TW 88117088A TW 88117088 A TW88117088 A TW 88117088A TW 423221 B TW423221 B TW 423221B
- Authority
- TW
- Taiwan
- Prior art keywords
- node
- type device
- signal
- feedback
- scan
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
4 2 3 22 1」罐 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 發明領域: 本發明關係於半導體積體電路,更明確地說,關係於 一問鎖電路’其可以被掃描測試。 相關申諳案: 本案係關於申請於1外7年—月27日名為,,用於鏈波 連鎖邏輯之閃鎖結構"之美國專利申請案號第〇8/79〇,259 號’其揭示係併入作為參考t 發明背景: 半導體積體電路裝置可以被設計以允許簡單故障診 斷測試。一允許此等測之設計技術被稱為掃描路徑設計。 於掃描路徑設計中,電路元件係被安排以形成一連率之鏈 結移位暫存器,作為診斷測試目的用。經由這些鏈結移位 暫存器之位元移位路由係被稱為掃描路徑。一位元移位運 算係用以串聯施加診斷測試資料至每一鏈結電路元件。 於掃描路徑中之每一電路元件除了用於電路元件之 一般資料輸入及資料輸出外’另包含—掃描輸入。於—電 路元件之掃描測試操作中,電路元件之正常操作係被禁 止。於掃描測試被作動時,一施加至—典型可掃插電路元 件之掃描輸入之信號於電路元件資料輸出,產生一相關择 描輸出信號。一掃描輸出信號可以同時被提供於個別之掃 描輸出。由電路元件所反應於該掃楢輸入信號而產生之掃 描輸出信號應符合電路正常操作所造成之信號α電路元件 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) +τ 訂 I (請先閱讀背面之注意事項再填寫本頁) 線 4 2322 五 經濟部智慧財產局員工消費合作社印製 A7 B7 、發明說明( 未能產生預測掃描輸出信號表示電路元件之故障。 雖然掃描於積體電路中之測試電路元件之能力簡化 了診斷測試,但對於掃描路徑設計有幾喂缺點。此缺點之 一是額外掃描測試電路對正常操作之電路元件效能之影 響。相關於一特定電路元件之掃插測試電路可以加入大量 屯容於電路元件要徑。所加入電容造成電路元件正常操作 下之效能之降低。 目的及概诚: 本發明之0的係提供一可掃描閂鎖電路,其中額外掃 描電路並不會嚴重地損害正常操作中之電路之效能。本發 明之目的也是提供一種方法,用以提供來自閂鎖電路之掃 描輸出’而不會於問鎖電路之正常操作中大量產生效能損 害。 ' 依據本發明之閂鎖電路,經由一回授路徑施加掃插輪 入資料’該路徑係與閂鎖電路要徑隔離。於本文中,隔離 表不回授路徑並未直接連接至電路要徑。於回授路徑上之 k號並未直接施加至電路要徑,但卻可以用以控制於電路 要徑上之信號。分開掃描輸出信號係同時較佳地由閂鎖電 路回授路徑中之信號導出a藉由掃描測試經由該隔離回授 路徑,該掃描電路對於閂鎖電路要徑並未增加大量之電 容。 該閂鎖電路包含一閂鎖資.料輸入節點,該節點係經由 一 ^*1鎖輸入組件連接至一資料輸出節點。閂鎖資料輪出節 第s頁 良紙張尺度細巾關家_7^_认4規格(21〇 X 297公楚y I ^—-.7---------------訂---------線. (請先閱讀背面之注意事項再填寫本頁) 4 2 3 221 1 A7 B7 五、發明說明( ‘知0 w包增晋毯。—連接至輸出節點之回授路徑係與資料 輸出節點以較佳為反相器之第一及第二絕緣組件分離β — 可以包含一通過閘配置之掃描致能組件係反應於—掃描 致旎乜號以選擇地由回授路徑中之第二回授節點斷開— 第:回授節點’藉以中斷回授路徑,卩完成掃描測試。於 正¥操作中,掃描致能組件連接第一及第二回授節點,以 允許閂鎖電路可以正常地操作。 當掃插致能信號被施加至掃描致能组件時,藉以斷 開第及第一回授節點,一連接至第二回授節點之掃描輸 入組件施加一掃描輸入信號,以控制於閃鎖電路資料輸出 節點上之t號。即,掃描輸入组件經由第二回授節點施加 掃描輸入測試資料’該第二回授節點係與閂鎖電路要徑隔 離之點。同時’本發明之較佳形式包含一掃描輸出組 件’當掃描測試被致能時,該掃描輸出組件利用於回授路 仏上< t號,以發展一分離掃描輸出信號。較佳掃描輸出 组件係由一掃描時鐘所控制,以無關於資料輸出節點之信 號<方式保持住該分離掃描輸出信號。 ,藉由經隔離回授路徑施加掃描輸入測試資料,掃描電 路並未對閂鎖電路要徑施加電容。同日寺’因為掃描輸出组 件使用回授路徑中之信號,以產生掃描輸出信號,掃描 輸"路同時未對閃鎖電路要徑施加電容。再者,相關於 掃描輪出電路(較佳掃描時鐘當電4配置纟操作於 測試模式時,提供了另外功能輸出。 田 本發明之這些及其他目的,優點及特性將由以下較佳 ____ 第6頁 297公釐> -------- (請先閱讀背面之注意事項再填寫本頁) 訂----------線 經濟部智慧財產局員工消費合作社印製 4^3 22 1」铋 A7 __B7_ 五、發明說明() 實施例之說明配合以下附圖變得更明顯, 圖式簡單說明: 第1圖為實施本發明之原理之可掃描閂鎖電路之示意圖。 第2圖為由示於第1圖之電路所產生之及利用之各種信號 之時序圖。 經濟部智慧財產局員工消費合作社印製 圖號對照說明: 10 可掃描閂鎖電路 11 資料輸入節點 12 資料輸出節點 13 閂鎖輸入組件 16 第一回授節點 17 第二回授節點 18 第一隔離组件 19 第二隔離组件 21 掃描致能組件 22 掃描輸入组件 23 分離掃描輸出 组件 26 P型裝置 27 N型裝置 29 N型裝置 30 P型裝置 33 反相器輸入 34 反相器輸出 37 P型裝置 38 P型裝置 39 輸出節點 40 N型裝置 41 N型裝置 44 N型裝置 45 N型裝置 4 6 反相器輸出節 點 47 P型裝置 48 P型裝置 51 反相器. 52 輸入節點 53 輸出節點 55 中間節點 56 N型裝置 第7頁 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂. -線. 423221 玉、發明說明() A7 Β7
57 Ν型裝置 58 Ρ型裝置 59 Ρ型裝置 61 輸入.節點 62 中間反相器 63 輸出節點 65 中間節點 67 反相器 70 掃描輸出節點 72 ρ型裝置 73 Ρ型裝置 74 Ν型裝置 75 Ν型裝置 經濟部智慧財產局員工消費合作社印製 發明詳細說明: 參考第1圖,一可掃描閂鎖電路10包含—資料輸入 節點11經由一閂鎖輸入組件u連接至—資料輸出節點 12。資料輸出節點12包含以本發明之形式之電路要徑。 閂鎖電路10同時包含一回授路徑,其包含有—第一回授 節點1 6及第二回授節點1 7。該回授路徑係與資料輸出節 點12以一第一隔離組件18及第二隔離組件19加以隔離。 為了使掃描測試容易’問鎖電路1 〇包含一掃描致能組件 2 1及一掃描輸入組件22 »本發明之較佳形式同時也包含 一分離掃描輸出組件2 3。 閂鎖電路1 〇係可以交替方式操作於閂鎖模式或於掃 描測試.模式中。於閂鎖模式中,電路1 〇閂鎖來自資料輪 入節點11之資料至於資料輸出節點1 2之閂鎖輸出 〜q。於 掃描測試模式中,閂鎖電路1 〇經由掃描輸入組件2 2垃τ 换受 捧描測試資料’並於輸出節點1 2產生一掃插測試輪出 較佳地也有來自掃描輸出组件之分離掃描輸出信號。於資 第3頁 本紙張尺度適用中國㈣豕標準(CNS)A4規格⑵Q χ 297公爱) (請先閱讀背面之注意事項再填寫本 訂: 線- ^^322五、 發明說明() A7 B7 經濟部智慧財產局員工消費合作社印製 料信號d及閂鎖輸出q及相關於閂鎖電路 ^ 間之關係係示於第2圖之時序圖中。 、他各' 於閂鎖模式中,閂鎖輸入組件丨3 », , J 於資料輸出節 玷11之信號d以於資料輸出節點12 、 贫展仏唬q。所例示 <閂鎖輸入組件13包含—通過閘配置,其具有一# ^ 型場效電晶體(FET)及一n型FET。N刑哲L 第 iT ,e 土裝直27之汲一源 極導通路徑連接資料輸入節點n至資料輸出節畔Η,同 時,該裝置之閉極係連接成以接收一問鎖輸入信號。卜p 型裝置26具有其源-沒極導通路徑連接於資料輸入°節點 11及資科輸節點12之間,並且,與N型裝置27並聯。p 型裝置26之閘極係連接成以接收一信號ci—b,其係^閂 鎖輸入信H Cl之補數。任一於本案中所述:補數信號包 含對問鎖信號之補數(el_b)可以由任〜適當機構產 生,包含一合適反相器電路(未示出 為了本揭示及以下之申請專利範圍之目的’諸電晶體 將被稱為裝置。名稱”裝置1,係用以包含任何適當切1裝 置,包含所例示之FET^熟習於本技藝者可以了解,雖然 本發明揭示於第1圖中係使用FET,但本發明可以以其他 電晶體技術加以實現。 於閃鎖模式中’掃描致能組件21連接第一回授節點 1 6至第二回授節點! 7,藉以閉路該回授路徑。所例承掃 描致能组件21同時包含一通過閘配置,其包含_ n蜇装 置29及一p型裝置30。該p型裝置3〇令其源—汲極導通 路徑分別連接第一及第二回授節點16及17,其鬧極連接 第9頁 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) IΊ 丨丨 τ --------fr----- (請先fta讀背面之法意事β再填寫本寅) 線. 4 23 22 A7 B7 ---- 經濟部智慧財產局員工消費合作社印製 五、發明說明() 以接收一信號scancl βΝ型裝置29令其汲—源極導通路 徑連接於第一及第二回授節點1 6及1 7之間,其閘極連接 以接收信號scancl_b,該信號為scancl之補數,一低信號 scancl及高信號scancl_b使得裝置29及30均於導通狀 態’以連接回授節點1 6及1 7。此信號狀態可以被稱為掃 描去能信號狀態。 為揭示之目的,一高位準信號包含大致為系統供應電 壓Vdd之信號,並代表一第一邏輯狀態。一低位準信號稱 為於系統參考電壓或接地之信號,代表相反之邏輯狀態。 第一隔離組件18包含一反相器,令其反相器輸入33 連接至資料輸出節點12’及一反相器輸出34連接至第一 回授節點1 6。雖然示於第!圖中之較佳閂鎖電路丨〇包含 一反相電路,但熟習於本技藝者可以知道,回授電路可以 在不反相資料輸出節點之信號下,與資料輸出節點12隔 離。此非反相配置係被認為等效於示於第1圖之反相隔離 配置。 · 第二隔離组件1 9包含一時鐘反相器電路,其係為閂 鎖輸入信號c 1及其互補信號C 1 _b所加時鐘。所例示之時 鐘反相器分別包含第一及第二p型裝置37及38,其令其 源一汲導通路徑_聯連接於一系統電壓供應Vdd及輸出節 點3 9之間’該知點3 9係連接至資料輸出節點丨2。第一p 型裝置3 7之間極係連接至第二回授節點1 7,同時第二p 型裝置3 8之閘極係連接以接收閂鎖輸入信號c丨。較佳之 第二隔離组件19同時分別包含第—及第二n型裝置4〇, 第10頁 本紙張尺度適用中國國家標準(CNS)A4规格(210 X 297公釐) — T丨丨I, ,—藥.丨- (請先聞讀背面尤注意事碩再填寫本頁〕 ASI. --線. 423221 A7 B7 五、發明說明() 41,令其汲一源導通路徑串聯連接於電路轉 爾出即點39方 系統參考電壓或地端之間。第一N型裝窓Λ λ 久 40之閘極係遽 接至第二回授節點17,同時,第二Ν型發s 雙 策置4 1之閘極伟 連接以接收信號cl_b。 诉 電路1 0之閂鎖模式操作可以被參考银, 第1及2圖如w 說明。於閂鎖模式中,於資料輸入節點 ;、 人 1 1 <信號d係m 以於資料輸出節點12開發信號q。於太政。 、巧 '十眢明之例示形 中,一高位準閂鎖輸入信號cl及其互補伶 ^ 姻仏唬cl_b使得 鎖輸入组件13之裝置26及27於導通壯甜 、秋嘘,以允許於 料輸入節點11之信號d.通過資料輸出節 ^ ‘"’£ 。因此, 鎖輸出信號q隨著閂鎖輸入信號d ^熟習於本技藏| u 1 了解,雖然一雙裝置通過閘極配置係被例 以 中农弟1圖,用 以傳送於節點U之資料至輸出節點12,徊並仙 1一長他各種配置 可+加以利用。例如,一單一裝置可以被用以傳送資料。 或者’反相配置可以用以產生反相於資料信號d之斤號 q。利用資料輸入節點1 1之信號cf以發展於資料輸出節點 12之資料輸出信號q之其他配置係被認為等效於示於第i 圖之通過閘配置1 3。 於資料輸出節點12之信號係於反相器電路中被反 相’該反相器電路包含第一隔離組件18及此被反相信號 係沿著回授路徑由第一回授節點16施加,經由掃描致能 組件2 1 ’最後至第二回授節點1 7。於本發明所例示之較 佳形式中,高閂鎖輸入信號cl及其互補信號cl_b去能該 計時反相器’該反相器包含第一隔離組件丨9,使得反相器 第11貫 卜紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐 (請先閱讀背面之注意事項再填寫本頁) -訂· --線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明() 電路不能對抗與資料輸出節點12之想要資料信號q之 展。然而’一旦閂鎖輸入信號cI志&^ <發 一 双CI成為低,則其互補信號
Cl_|b為高,並施加被反相信號回到資料輪由節點I] _ 於閃鎖模式,電路1〇持有於資料輸出節點12之想要門鎖 輸出信心,只要閃鎖輸入信號C1保持為低及其:補信號 c l_b保持為高。 ' 於掃描測試模式中,問鎖輸入信號cl係持續保持為 低及其互補信號Cl„b保持為高。因此,包含第二隔離組 件丨9之被加上時鐘之反相器保持作動,使得於第二回授 節點17之信號控制於資料輸出節點12之^。同時,當 為低及cl一b為高時,於資料輸入節點u之信號d對於資 料輸出節點12之信號無作用。 為了致能掃描測試,掃描致能組件21係被啟始地操 作以分別斷開第一及第二回授節點i 6及丨7,藉以中斷回 授路徑。於本發明所例示之形式中,信號scancl為高及其 互補信號scancl—b為低,以令裝置29及3〇均為非導通狀 態’以斷開節點16及17,並防止於第一回授節點16之信 號影響於第二回授節點17之信號。此高信號scancl及低 信號SCanCl_b組合可以被稱為一掃插致能信號狀態。熟習 於本技藝可以了解’各種其他配置,反相或非反相均吁以 用以選擇性地斷開於兩回授節點1 6及1 7間之回授路德。 這些其他的配置係被認為等效於第i圖所示之結構。 ;隨著第一回授節點1 7由第一回授節點1 6斷開,释描 輸入組件22利用掃描輸入信號Si以經由第二回授節點控
第12X 氏張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) i,ll-!_----------------訂---------線. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 42322L A7 ____________B7 五、發明說明() 制輸出信號q。於本發明之例示形式中’掃插輸入組件U 包含一加時鐘反相器,其係由信號scancl及其互補信號 scanci_b所控制。當掃描輸入組件22操作時,掃描輸入 信號si係被反相及此反相信號係被施加至第二回授節點 P。此信號於第二隔離組件19中再次被反相,使得於資 料輸出節點12之信號q係跟隨掃描輪入信號^。一旦想 要信號q係發展於資料輸出節點12,則掃描致能信號 scancl可以變成低(其互補scanel”b可以為高),以使得掃 描致能組件2丨再次連接至第一及第二回授節點“及”, 因為此點中’諸節點將承載—共同信號(於,節點。之 q之反相)。 ; 所例示掃描輸入級件22分別包含第一及第n型裝置 44及45 ’令其汲—源極導通路徑串聯連接於—加時鐘反 相輸出印點4 6及系统來去+膝, 久承4參考电壓义間。反相器輸出節點46 係連接至第二回授節點17n型裝置44之閑極係被 連接以接收掃描輸入传龄、 、、 W彳°唬S1,而第二Ν型裝置45之閘極 係被連接以接收掃描致能信號咖叫i。所例示掃描輸入組 件22同時分別包含第-及第二P型裝置47及48,令其源 一汲極導通路徑串聯速垃办_ # ώ ^ 接於供應電壓Vdd及電路輸出節點 46之間。第一p刑承军、 二. 土裝置47 <閘極係連接以接收掃插輸入 "f吕喊si及第二p刑举芸 , 土裝置48 <閛極係連接以接收信號 sca'ncl_b(scancl 之補數)。 雖^”路10操作於 即 《輸出仏戒q可以被當作為掃描輸出信號’但本 笫131 .I-----------^£^4--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適財關家標準(CNS)1T規格 297公蝥) 經濟部智慧財產局員工消費合作社印製 4 ? Ί 22 1 噌 Α7 - --------Β7 _-___ 五、發明說明() 發明例7JT於第1圖之較佳形式將提供一分離掃描輪出信 號,經由掃描輸出組件23 ^掃描輸出組件23包含一反相 态配置,其反相於第一回授節點i 6之信號,以提供掃描 輪出L號so。π於第1圖之較佳反相掃描輸出組件23係 被掃描時鐘信號c2所計時,以保持掃描輸出信號而無 關於信號q。 較佳掃描輸出組件23包含—計時反相器51,其令一 反相輸入郎點52連接至閂鎖電路回授路徑,較佳地於第 一回授節點16»計時反相器51之輪出節點53係連接至一 第一中間節點55。計時反相器52分別包含第一及第二N 型裝置56及57,令其汲一源極導通路徑串聯連接於計時 反相器輸出節點5 3及系統參考電壓之間。.第一 n型裝置 56之閘極係連接至反相器.輸入節點52,而第二N型裝置 5 7之閘極係連接以接收掃描時鐘信號c2。較佳計時反相 器51更分別包含第一及第二p型裝置58及59,令其源— 汲極導通路徑串聯連接於供應電壓Vdd及計時反相器輸出 節點53之間。第一 p型裝置58之閘極係連接至電路輸入 節點52’而第二p型裝置59之閘極係連接以接收信號 c2_b ’其係為掃描時鐘信號c2之補數。 第一中間節點55係連接至中間反相器62之輸入節點 6 1,該反相器具有一輸出節點6 3連接至一第二中間節點 6 5。第二中間節點6 5提供輸入至最終反相器6 7,其係提 供其輸出以掃描輸出節點70作為掃描輸出信號s〇e 所例示掃描輸出組件23包含—回授配置,其分別具 第14頁 衣紙張尺度適用中國國家標準(CNS)A4現格(210 X 297公釐) " ' -M丨丨-Ί----------- ----tli-------線 J)^ (請先閲讀背面之注意事項再填寫本頁) 'it A7 B7 423221 —_ 五、發明說明( 有第一及第二P型裝置72及73,令其 7六你 戍極導通 -,聯連接於系統供應電壓Vdd及第一中間節點”之間 第一 P型裳置72之閑描係連接以接收於第二中間節點^ 2信號,而第二P型裝置73之間極係連以接收歸描時 鐘信號c2=回授配置更包含第一及第二N型裝置μ及 75 ’令其汲—源極導通路徑串聯連接於系統參考電壓及第 -中間節點55之間。第―Ν型裝置74之閘極係連接以接 收於罘—中間節點65之信號,而第二ν型裝置乃之閘極 係連接以接收信號c2_b,其係為掃描時鐘信號d之補數。 經濟部智慧財產局員工消費合作社印製 於所例示之掃描輸出組件2 3之操作中,於第一回授 郎點1 6之信號係被於計時反相器5丨加以反相,及被反相 仏號只有當掃插時鐘c2變成高及其補數c2 — b變為低時施 加至第一中間節點55。於第—中間節點55之信號係被中 間反相器62所再次反相’並被最終反相器67所反相-最 終時間,以於掃描輸出節點7 〇提供掃描输出信號。於此 點7两c2信號及低c2_b信號分別關閉回授裝置π及π, 使得回拍1配置並不與來自閂鎖回授路徑之進入信號對 抗,"、而—旦掃描時鐘c2為低及其補數c2_b為高,則 掃描輸出組件23之回授配置保持該已經發展於第一中間 印點55上之信號,因此’只要該掃插時鐘C2保持為低, 就保持該在掃描輸出節點70之掃插輸出信號。因此f當 電路1 0正操作於掃描測試模式時,所例示掃描輪出組件 23操作以提供分離輪出信號。當電路10操作於閂鎖模式 時,所例示掃描輸出組件23可以於掃描輸出節點70提供 第15頁 私紙張尺度適用中國國.家標準(CNS)A4規格⑽x 297公愛 經濟部智慧財產局員工消費合作社印製 A7 B7__五、發明說明() 一分離功能輸出。此分離功能输出可以被保持,而無關於 資料輸出節點1 2之信號q。 上述較佳實施例係想要例示本發明之原理,而並不是 用以限制本發明之範圍。對於這些較佳實施例之各種實施 例及修改可以在不脫離以下申請專利範圍之範圍下*為熟 習本技藝者所完成。例如,雖然設定於本發明之例示形式 中之通過閘及計時反相器利用雙信號(例如c 1及c 1 _b), 但本發明之其他形式也可以以單一信號加以操作。各種計 時配置可以用以控制實施本發明原理之可掃描閂鎖電 路。再者,雖然所例示閂鎖電路1 0包含一靜態閂鎖,但 掃描測試資料可以依據本發明經由一相關於計時閂鎖電 路之隔離回授路徑加以施加。 i T丨丨—,---------------訂---------線I、 (請先閲讀背面之注意事項再填寫本頁) 第圯頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- ABicD 、申請專利範圍 1 ·—種閂鎖電路,至少包含: (請先閎讀背面之注意事項再填寫本頁) (a) —閂鎖輸入組件,連接於一資料輸入節點及一資 料輸出節點之間’該閂鎖輸入组件接收於資料輸入節點 上之資料,並反應於一閂鎖輸入信號,利用於資料輸入 節點上之資料’控制於資料輸出節點上之信號狀態.; (b) —第一隔離組件,令一輸入連接至該資料輸出節 點及一輸出連接至一第一回授節點,第一隔離組件利用 於資料輸出節點上之信號以於第一回授節點,發展一第 —回授信號; (c) 一第二隔離組件,令一輸入連接至一第二回授節 點及一輸出連接至資料輸出節點,該第二隔離組件.利用 於第二回授節點之信號控制於資料輸出節點之信號狀 態,第一隔離組件及第二隔離組件隔離開由資料輸出節 點之回授路徑; (d) —掃描致能组件連接於第一回授節點及第二回授 節點之間,該掃描致能組件,用以反應於一掃描致能信 號而斷開第一回授節點與第二回授節點,並反應於一掃 插去能信號,而連接第一回授節點與第二回授節點; 經濟部智慧財產局員工消費合作社印製 (e) —掃描輸入组件連接於一掃描輸入節點與第二回 授節點之間,掃描輸入組件接收來自掃描輸入節點之每 描輸入信號,並反應以掃描致能信號,以利用掃插輪人 信號以控制於第二回授節點之信號狀態;及 * 1 »i (ί) 一掃描輸出組件連接於第一因授節點及掃插輪$ 節點之間,該掃描輸出組件,用以利用於第一回授節點 第17頁 本紙張尺度適用中國國家標準(CNS >八4規格(21〇x297公釐) A8 B8 C8 D8 23221 六、申請專利範園 之第一回授路徑信號,以產生一掃描輸出信號於掃插輸 出節點。 2 ·如申請專利範圍第1項所述之閂鎖電路,其中: (a) 上述之閂鎖輸入組件包含一通過閘組件,其包含 一 N型裝置及一 p型装置,該N型裝置令其汲〜源極 導通路徑連接於資料輸入節點及資料輪出節點之間,及 該P型裝置令其源一汲極導通路徑連接該資料輸入節點 及該資料輸出節點;及 (b) 上述之問鎖輸入信號係被施加至N型裝置之門 極’及閂鎖輸入信號之補數係施加至P型裝置之閑 3. 如申請專利範圍第1.項所述之閂鎖電路,其中上述之第 二隔離组件包含一反相器電路,具有一反相器輸入連接 至該第二回授節點及一反相器輸出連接至該資料輸出 節點。 4. 如申請專利範圍第2項所述之閂鎖電路,其中上迷之第 經濟部智慧財產局員工消費合作社印製 二隔離組件包含一計時反相器電路,包含: (a)—第一 P型裝置及一第二?型裝置,該第—p型 裝置令其源一汲極導通路徑_聯連接於第二p型裝置之 源一汲極導通路徑,以連接一電壓供應至資料輸出節 點’該第一 P型裝置之閘極係連接至第二回授節點,該 第二P型裝置之閘極係連接以接收閂鎖輸入信號;及 第18頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210><297公楚) 2 2 8 8 8 8 ABCD 六、申請專利範圍 (請先聞讀背面之注意事項再填寫本頁) (b)—第N型裝置及一第二N型裝置,該第一 N型裝 置令其汲一源極導通路徑串聯連接第二N型裝置之汲 一源極導通路徑,以連接一參考電壓源至資料輸出節 點,該第一 N型裝置之閘極係連接至第二回授節點及該 第二N型裝置之閘極係連接以接收問鎖輸入信號之補 數。 5. 如申請專利範圍第1項所述之閂鎖電路,其中: (a) 上述之掃描致能組件包含一通過閛組件,其有一 P型裝置及一 N型裝置,該P型裝置令其源一汲極導通 路徑連接第一回授節點至第二回授節點,及該N型裝置 令其沒一源極導通路徑連接第一回授節點至第二.-I 節點;及 (b) 上述之掃描致能信號係施加至P型裝置之?,.·: 及該掃描致能信號之補數係施加至N型裝置之閘極。 經濟部智慧財產局員工消費合作社印製 6. 如申請專利範圍第5項所述之閂鎖電路,其中上述之掃 描輸入組件包含一計時反相器電路,該反相器電路包 含: (a)—第一 P型裝置及一第二P型裝置,該第一 P型 裝置令其源一汲極導通路徑_聯連接於第二P型裝置之 源一汲極導通路徑,以連接一電壓供給至第二回授節 點,該第一 P型裝置之閘極係連接至掃描輸入節點,該 第二P型裝置之閘極係被連接以接收該掃描致能信號之 第19頁 本紙張尺度適用中國國家楯準(CNS ) A4规格(210X297公釐) 2 3 22 Ί Α8 Β8 C8 D8 六、申請專利範圍 補數;及 (請先閲讀背面之注意事項再填寫本頁) (b)—第一 Ν型裝置及一第二Ν型裝置,該第一 Ν型 裝置令其汲一源極導通路徑串聯連接於第二N型裝置 之汲一源極導通路徑,以連接一參考電壓源至第二回授 節點,第一 N型裝置之閘極係連接至掃描輸入節點,以 及,第二N型裝置之閘極係連接以接收該掃描致能信 號。 7. 如申請專利範圍第1項所述之閂鎖電路,其中: (a) 上述之第一隔離组件包含一反相器電路,該電路 具有一反相輸入連接至資料輸出節點及一反相輸出連 接至第一回授節點;及 (b) 上述之掃描輸出组件包含一反相器電路。 8. 如申請專利範圍第1項所述之閂鎖電路,其中上述之掃 描輸入組件包含一計時反相器電路,該反相器電路具 有: 經濟部智慧財產局員工消費合作社印製 (a) —第一 P型裝置及一第二P型裝置,該第一 P型 裝置令其源一汲極導通路徑串聯連接於第二P型裝置之 源一沒極.導通路徑,以連接一電壓供給至一第.一内邵節 點,該第一 P型裝置之閘極係連接至第一回授節點,該 第二P型裝置之閘極係被連接以接收該掃描時鐘信號; 及 (b) —第一 N型裝置及一第二N型裝置,該第一 N型 第20頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 23221 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 、中請專利範圍 裝置令其及一源極導通路徑串聯連接於第二N型裝置 乙汲一源極導通路徑,以連接—參考電壓源至第—内部 節點,第一N型裝置之閘極係連接至第一回授節點,以 及,第一 N型裝置之閘極係連接以接收該掃描時鐘信號 之補數° 9.如申請專利範圍第1項所述之閂鎖電路,其中上述之第 一隔離組件包含一反相器電路及該掃描輸出組件包 含: (a) —計時反相器電路’令—輪入連接至第一回授節 點及一輸出連接至第一内部節點; (b) —内部節點回授電路,連接至内部節點並於第二 内部節點,連接成接收一信號; (c) 一中間反相器電路’令一輸入連接至第一内部節 點及一輸出連接至第二内部節點:及 (d) —最終反相器電路,令其輪入連接其第二内部節 點及一輸出連接至該掃描輸出節點。 1 0.如申請專利範圍第9項所述之閂鎖電路,其中: (a)計時反相器電路包含: (i) 一第一 P型裝置及一第二P型裝置,,該第一 P 型裝置令其源一汲極導通路徑串聯連接於第二P型 裝置之源一汲極導通路徑’以連接—電壓供給至第一 回授節點’該第一 p型装置之閘極係連接至第一回授 第21頁 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X29?公董) J —Γ—------0¾.— {請先聞讀背面之注意事項再填寫本頁) 訂 1 ^3221 as B8 C8 D8 六、申請專利範圍 節點,該第二P型裝置之閘極係被連接以接收該.掃描 時鐘信號之補數;及 (請先閱讀背面之注意事項再填寫本頁) (ii) 一第一 N型裝置及一第二N型裝置,該第一 N 型裝置令其汲一源極導通路徑串聯連接於第二N型 裝置之沒一源極導通路徑,以連接一參考電壓源至第 一内部節點,第一 N型裝置之閘極係連接至第一回授 節點,以及,第二N型裝置之閘極係連接以接收該掃 描時鐘信號;及 (b)該内部節點回授電路,包含: (i) 一第一 P塑裝置及一第二P型裝置,該第一 P 型裝置令其源一汲極導通路徑串聯連接於第二P型 裝置之源一汲極導通路徑,以連接一電壓供給至第一 内部節點,該第一 P型裝置之閘極係連接至第二内部 節點*該第二P型裝置之閘極係被連接以接收該掃描 時鐘信號;及 經濟部智慧財產局員工消費合作社印製 (ii) 一第一 N型裝置及一第二N型裝置,該第一 N 型裝置令其汲一源極導通路徑事聯連接於第二N型 裝置之汲一源極導通路徑,以連接參考電壓源至第一 内部節點,第一 N型裝置之閘極係連接至第二内部節 點,以及,第二N型裝置之閘極係連接以接收該掃描 時鐘信號之補數。 1 1 · 一種用以閂鎖經由一資料輸入節點所供給的資料之閂 鎖電路,該閂鎖電路至少包含: 第22X 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) άΖ 3 22 ί AS Β8 C8 D8 _ 六、申請專利範圍 (a) 〜電路要徑; (b) —回授路徑連接至電路要徑,該回授路徑係與電 (請先閱讀背面之注意事項再填寫本頁) 路要彼隔離並包含一第一回授節點及一第二回授節 點; (e)—相關於回授路徑之掃描致能組件,該掃描致能 組件反應於一掃描致能信號,而隔離開第一回授節點與 第^ @授節點,於第一回授節點之信號狀態係由於電路 要徑之信號狀態所控制; (d) —掃描輸入組件,用以控制經由第二回授節點之 雷路要徑之信號狀態,同時,第二回授節點係與第一回 授節點隔離。 12 ‘如_清專利範圍第1 1項所述之閂鎖電路,更包含: (e) —掃描輸出组件,用以利用於回授路徑上之信號 狀態’以提供一掃描輸出信號。 1 3 .如申請專利範圍第1 1項所述之閂鎖電路,更包含: 經濟部智慧財產局員工消費合作社印製 (a) —第一隔離组件連接於電路要徑及第一回授節點 之間’用以隔離開電路要徑與第一回授節點;及 (b) —第二隔離組件連接於第二回授節點及電路要徑 之間’用以隔離電路要徑與第二回授節點。 14·如申請專利範圍第} 3項所述之閂鎖電路,其中上述之 第二隔離組件包含一計時反相器電路,該反相器電路包 第23】: 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公嫠) •23 22 、申請專利範園 A8 B8 C8 D8 含: (a) —第—p型裝置及— p型裝置,孩第一p型 = 其源―&極導通路徑串聯連接0二P型裝置之 ‘、及極導通路,以連接—電壓供給至 第-P型裝置之隸係連接至第in 1該 w王弟一回授即點,孩第二p 里裝置之間極係被連接以接收_問鎖輸入信號;及 (b) —第一 N型裝置及一第型裝置,該第—N型 裝置令其波—源極導通路徑串聯連接於第二N型裝置 广及源'極導通路徑,以連接—參考電壓源至電路要 卩第N型裝置之閘極係連接至第二回授節點,以 及第一N型裝置之閘極係連接以接收該閂鎖輸入信號 之補數》 ° M,如申請專利範圍第13項所述之閃鎖電路’其中: (a) 上述之第一隔離组件包含—反相器電路’該電路 具有一反相輸入連接至電路要徑及一反相輸出連接至 第一回授節點;及 (b) 上述之掃描輸出组件包含一反相器電路。 1 6.如申請專利範圍第丨3項所述之閂鎖電路,其中上述之 第一隔離組件包含一反相器電路及該掃描輸出組件包 含: (a)—計時反相器電路’令一輸入連接至第—回授節 點及一輪出連接至第一內部節點; 本紙張尺度適用中國固家摞準(CNS ) A4規格(2丨0X297公羡) J ~.I.------- (請先閲請背面之注意事項再填寫本頁} 訂 經濟部智慈財產局員工消費合作社印製 23221 ^ Μ C8 D8 六、申請專利範圍 (b) —内部節點回授電路,連接至内部節點並於第二 内部節點,連接成接收一信號; (請先閱讀背面之注意事項再填寫本頁) (c) 一中間反相器電路,令一輸入連接至第一内部節 點及一輸出連接至第二内部節點;及 (d) —最終反相器電路,令其輸入連接其第二内部節 點及一輸出連接至該掃描輸出節點。 1 7.如申請專利範圍第1 6項所述之閂鎖電路,其中: (a) 上述之計時反相器電路包含: (i) 一第一 P型裝置及一第二P型裝置,該第一 P 型裝置令其源一汲極導通路徑串聯連接於第二P型 裝置.之源一汲極導通路徑,以連接一電壓·供給至一第 一内部節點,該第一 P型裝置之閘極係連接至第一回 授節點,該第二P型裝置之閘極係被連接以接收該掃 描時鐘信號之補數;及 經濟部智慧財產局員工消費合作社印製 (ii) 一第一 N型裝置及一第二N型裝置,該第一 N 型裝置令其汲一源極導通路徑串聯連接於第二N型 裝置之汲一源極導通路徑,以連接一參考電壓源至第 一内部節點,第一 N型裝置之閘極係連接至第一回授 節點,以及,第二N型裝置之閘極係連接以接收該掃 描時鐘信號;及 (b) 内部節點回授電路包含: ⑴一第一 P型裝置及一第二P型裝置,該第一 P 型裝置令其源一汲極導通路徑Φ聯連接於第二P型 第25頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 2 3 2 2 1 as 1 B8 C8 D8 六、申請專利範圍 (請先閔讀背面之注意事項再填寫本頁) 裝置之源一汲極導通路徑,以連接電壓供給至第一回 授節點,該第一 P型裝置之閘極係連接至第二回授節 點,該第二p型裝置之閘極係被連接以接收該掃描時 鐘信號;及 (ii) 一第一 N型裝置及一第二N型裝置,該第一 N 型裝置令其汲一源極導通路徑串聯連接於第二N型 笨置之汲一源極導通路徑,以連接參考電壓源至第一 内部節點,第一 N型裝置之閘極係連接至第二回授節 點,以及,第二N型裝置之閘極係連接以接收該掃描 時鐘信號之補數。 1 8. —種用以提傈來自一閂鎖電路之掃描輸出之方法,該方 法至少包含步驟: (a) 隔離開一回授路徑與一閂鎖電路要徑,該回授路 徑包含第一回授節點及一第二回授節點; (b) 利用於電路要徑之信號,以控制於第一回授節點 之信號; 經濟部智慧財產局員工消費合作社印製 (c) 反應於一掃描致能信號,以由第二回授節點斷開 第一回授節點;及 (d) 當第一回授節點由第二回授節點斷開時,施加一 掃描輸入信號以控制於電路要徑上經由第二回授節點 之信號。 1 9.如申請專利範圍第1 8項所述之方法,更包含步驟: 第26頁 本紙張尺度適用中國國家標準(CNS) A4規格_( 210X297公釐) ' 4 2 3 2 2 1 έ8 ^ 1 C8 D8 六、申請專利範圍 (a)利用於回授路徑上之信號,以提供一掃描輸出信 號。 (請先閱讀背面之注意事項再填寫本頁) 2 0.如申請專利範圍第1 8項所述之方法,其中上述隔離開 回授路徑與電路要徑之步驟更包含步驟: (a) 反相於電路要徑之信號,並施加該反相信號至第 一回授節點;及 (b) 反相於第二回授節點之信號並施加反相信號至電 路要徑。 2 1.如申請專利範圍第1 8項所述之方法,其中上述之隔離 第一回授節點與第二回授節點之步驟更包含: (a)施加掃描致能信號至一第一電晶體之閘極,該第 一電晶體被連接於第一回授節點及第二回授節點之 間,並施加掃描致能信號之補數至一第二電晶體,該第 二電晶體係與於第一回授節點及第二回授節點間之第 一電_晶體並聯。 經濟部智慧財產局員工消費合作社印製 22.如申請專利範圍第I 8項所述之方法,其中上述之施加 掃描輸入信號之步驟包含: (a)反相掃描輸入信號並施加該反相信號至第二回授 節點。 2 3 .如申請專利範圍第22項所述之方法,更包含: 第27頁 本紙張尺度適用中國國家橾準(CNS ) A4规格(2I0X297公釐) 2 2 3 2 Hr ab,cd 經濟部智慧財產局員工消費合作社印製 '中請專利範圍 (a)以掃描致能信號致能該輸入反相器電路。 2 4 ·如申請專利範圍第1 §項所述之方法,其中上述之利用 於第一回授節點上之信號以產生掃描輸出信號之步驟 包含: (a)反相於第一回授節點之信號。 25. 如申請專利範圍第24項所述之方法,其中上述之利用 於第一回授節點上之信號以產生掃描輸出信號之步驟 包含: (a) 反應於一掃描時鐘信號,反相於第—回授節點之 信號’並施加該反相信號至第一中間節點; (b) 反相於第一中間節點之信號並施加該反相信號至 ~第二中間節點; (C)反相於弟一中間gp熬之信號並施加該反相信號至 一掃描輸出節點;及 (d)施加於第二中間節點之信號至一連接至第一中間 節點之回授配置上。 26. 如申請專利範圍第25項所述之方法,更包含步驟:以 掃描時鐘信號作動回授配置,以於第—中間節點保持該 信號。 第28頁 本紙張尺度&用中國國家梂準(CNS ) A4規格(210X297公旋) 111. —oI— (請先閱讀背面之注意事項再填寫本頁) 訂 -i.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/197,751 US6240536B1 (en) | 1997-01-27 | 1998-11-23 | Scanable latch circuit and method for providing a scan output from a latch circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
TW423221B true TW423221B (en) | 2001-02-21 |
Family
ID=22730621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88117088A TW423221B (en) | 1998-11-23 | 1999-10-04 | A scanable latch circuit and method for providing a scan output from a latch circuit |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN1187898C (zh) |
TW (1) | TW423221B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100340060C (zh) * | 2003-08-20 | 2007-09-26 | 松下电器产业株式会社 | 半导体集成电路 |
-
1999
- 1999-10-04 TW TW88117088A patent/TW423221B/zh not_active IP Right Cessation
- 1999-10-28 CN CNB991232496A patent/CN1187898C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1254989A (zh) | 2000-05-31 |
CN1187898C (zh) | 2005-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kabbaj et al. | Trivial extensions defined by coherent-like conditions | |
TW418329B (en) | Integrated circuit clocking technique and circuit therefor | |
TW381265B (en) | Semiconductor integrated circuit having triple-state logic gate circuits | |
WO2005029704A1 (en) | A dynamic and differential cmos logic with signal-independent power consumption to withstand differential power analysis | |
EP0702858A1 (en) | High voltage cmos logic using low voltage cmos process | |
Reddy et al. | Detecting FET stuck-open faults in CMOS latches and flip-flops | |
TW476123B (en) | Semiconductor integrated circuit | |
JP2005514595A5 (zh) | ||
US7414449B2 (en) | Dynamic scannable latch and method of operation | |
TW445712B (en) | Flip-flop having gated inverter feedback structure with embedded preset/clear logic | |
TW302443B (zh) | ||
TW396588B (en) | Semiconductor integrated circuit reducing undesired current | |
TW423221B (en) | A scanable latch circuit and method for providing a scan output from a latch circuit | |
TW508902B (en) | A delay circuit with voltage compensation | |
TW536680B (en) | A data output circuit capable of being used for both a PCI bus and a PCI-X bus | |
TW305956B (zh) | ||
TW399366B (en) | Protection circuit | |
TW448625B (en) | Ring oscillator type voltage controlled oscillator | |
TW317029B (zh) | ||
CN109565270A (zh) | 低时钟电源电压可中断定序电路 | |
TW544935B (en) | Semiconductor integrated circuit device with voltage interface circuit | |
JPH0512887B2 (zh) | ||
TW307955B (zh) | ||
TW529246B (en) | Symmetric clock receiver for differential input signals | |
TW421719B (en) | Arrangement to recognize the contact-fault at the test of the integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |