TW421842B - Operating method capable of decreasing the burn-in time - Google Patents
Operating method capable of decreasing the burn-in time Download PDFInfo
- Publication number
- TW421842B TW421842B TW087100471A TW87100471A TW421842B TW 421842 B TW421842 B TW 421842B TW 087100471 A TW087100471 A TW 087100471A TW 87100471 A TW87100471 A TW 87100471A TW 421842 B TW421842 B TW 421842B
- Authority
- TW
- Taiwan
- Prior art keywords
- address
- operation method
- line address
- patent application
- shortening
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
經濟部_央榡準局員工消费合作社印製 421842 2236twf.d〇c/〇〇5 A7 —~~— — —___ β7 五、發明説明(f ) 本發明是有關於一種預行崩應,且特別是有關於一種 可大量縮短預行崩應時間的操作方法。 爲了確認半導體元件的好壞,例如是積體電路(IC)的好 壞,通常在晶画製程結束之後,會以一預行崩應(Burn_In) 的方法來作爲測試的程序,此一程序是一不可避免的步 驟^傳統預行崩應的方法,例如是在半導體經過包裝好之 後,再進行預行崩應之步驟。因此,在預行崩應之步驟結 束後,右是預行崩應的結果發現有一或二條的列位址、行 位址或是位元具有瑕疵,就沒有再修補的機會,必須丟棄 或是以降價的方式求售,使得產品的產率變得很小。 習知上,一般預行崩應(Burn_In)的方法,通常是以—次 偵測一個記憶胞(Memory Cell)在讀取(Reaci)與寫入(Write) 動作上,是否有錯誤(error)的發生。然而,對半導體業者而 固,以習知偵測方式,不僅相當耗費時間,更會造成高負 擔成本的缺點。 舉例而言,請參照第1圖,第1圖是位址解碼器的示意 圖。假設以一記憶晶片(Memory Chip)爲例,例如係靜態隨 機存取記憶體(SRAM)或動態隨機存取記憶體(DRAM),其 中記憶晶片包含有一位址解碼器(Address DecodeOlO,且此 位址解碼器10至少具有3個位址輸入端A2、A1及A0。當 我們要對此記憶晶片進行預行崩應的程序時,請參照附表 1 ’假如輸入(A2,A1,A0)之値爲(0,0,0)時,經位址解碼器10 進行解碼後,所找到的字元線位址(Word Line Address)爲 X〇 ’亦即X0=1且X:l~X7=0,此時即會對字元線位址X0 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公《 )
If:-----—裝---^-----1T-----m (請先閲讀背面之注意事項再填寫本頁) 421842 2236twf.doc/〇〇5 . _ A7 __B7 五、發明説明(> ) 進行讀取與寫入功能的測試。接著,當字元線位址X0測試 完畢後,我們可再輸入(A2,A1,A0)之値爲(0,0,1),且經位址 解碼器10進行解碼後,所找到的字元線位址爲XI,亦即 xi = l且X0,X2〜X7=0,此時即會對字元線位址XI進行讀 取與寫入功能的測試。當字元線位址XI測試完畢後,我們 可依序輸入(A2,A1,A0)之値爲(0,1,0)〜(1,1,1),並找到其所 對應的字元線位址X2〜X7,且對這些字元線位址X2〜X7進 行讀取與寫入功能的測試。當然,並不限定必須依序對字 元線位址進行預行崩應的程序,例如爲3位元輸入位址時, 其操作原理爲從輸入位址(〇,〇,〇)至輸入位址(1,1,1),只要每 個輸入位址經解碼後所對應之字元線位址都被偵測過即 可。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印裝 A2 A1 A0 X7 X6 X5 X4 X3 X2 XI X0 0 0 0 0 0 0 0 0 0 0 I 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 附表1 因此,本發明的目的就是在提供一種縮短預行崩應時間 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公嫠) 經濟部中央標隼局貝工消費合作杜印製 421842 ; 2236twf.d!,c/〇〇5 A7 -------B7__ 五、發明說明(今) 的操作方法’以改善習知在測試記憶胞時所耗費的大量測 試時間’進而降低生產成本 本發明的另一目的,就是在提供一種不需更改現有之製 程治具、設備等,即可達到本發明之縮短預行崩應時間的 目的’大大地降低了生產成本。 爲達成本發明之上述和其他目的,本發明所提供之縮短 預行崩應時間的操作方法,係利用位址解碼器之空腳做爲 定朗應牺’並經由控制自由選定端的數量來決定一次所 能偵測字元線位址的數量。 以及’本發明所提供之縮短預行崩應時間的操作方法, 適用於記憶晶片之偵測,以偵測記憶晶片之字元線位址的 操作功能是否有異常,本發明之操作方法包括: 輸入高位準至記憶晶片之一特定崩應端中,當輸入端具 有η個輸入端做爲自由選定端時,其餘輸入端分別接收高 位準或低位準,此時,可同時偵測2η個字元線位址。 爲讓本發明之上述和其他目的 '特徵、和優點能更明顯 易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細 說明如下‘· 圖式之簡單說明: 第1圖是位址解碼器的示意圖; 第2圖是依照本發明一較佳實施例之位址解碼器的示 意圖;以及 第3圖是依照依照本發明之方程式Eq,l所繪示之電路 圖。 i I m - - .- ^ I I I- I - — ^^1 ,一SJ1 - -i - I (請先閲讀背面之注^Φ項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公漦) 經濟部中央標準局貝工消費合作社印製 42^42 2236twf.d〇c/005 A7 ----- B7 五、發明説明(¥ ) 圖式之標示說明: 10,20 :位址解碼器 30 : 3-輸入及閘 4〇 : 4-輸入及閘 5〇 :或閘 實施例 請參照第2圖’其繪示的是依照本發明一較佳實施例 之一種位址解碼器的示意圖。假設以一記憶晶片爲例,例 如爲靜態隨機存取記憶體(SRAM)或動態隨機存取記憶體 (DRAM) ’其中記憶晶片至少包括一位址解碼器20及一記 憶單元(圖中未顯示),且此位址解碼器20至少具有一特定 崩應端(Dedicated burn-in pin)B及3個位址輸入端A2、A1 及A0。當我們要對此記憶晶片進行預行崩應的程序時,請 參照附表2。 B A2 A1 A0 XI X6 X5 X4 X3 X2 XI X0 1 X 0 0 0 0 0 0 0 0 1 1 1 X 0 1 0 0 0 0 1 1 0 0 1 X 1 0 0 0 1 1 0 0 0 0 1 X 1 1 1 1 0 0 0 0 0 0 附表2 首先,我們先在位址解碼器20中,選取一空腳(NC) 做爲一高位準之輸入端,此空腳係爲特定崩應端B,其中 高位準係指邏輯値1。接著,將輸入端A2做爲自由選定端 —-----ο —裝_-------訂-----線 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標牟(〇奶)八4规格(210><297公*> 經濟部中央標準局員工消費合作社印製 4 21Q42 2236lwf.d〇c/005 ^ B7 五、發明説明(f ) 破入端A1 (Don’t-care ;以X表示),並輸入低位準至位址-,An、— λ Α,Α〇)^2· 及Α0中’其中低位準係指邏輯値〇。此時(Β,Α" —雄,所找到 値爲(1,,0,0),然後經位址解碼器20進订解碼炉”,。 的字元線位址爲xo及X卜亦即Χ0=1,Χ1 = 1且 > 寫入功能 此時即會對字元線位址χο及XI同時進行讀取與/ ^ 的測試D接著,我們可由附表2得知’當鱗 (8,八2,八1/0)之値爲(1人0,1)時,所找到的字艿線位址爲 X2及X3 ;當輸入位址队人2,入1,0)之値爲(1,%,1,0爾’所 找到的字元線位址爲X4及X5 ;輸入位址(B,A2,A1,A0)之 値爲(1,X,1,1)時,所找到的字元線位址爲X6及X7 ° 當然,本發明並不限定必須依序對字元線位址進行預 行崩應的程序,只要每個輸入位址經解碼後所對應之字元 線位址都被偵測過即可。以上述本發明之較佳實施例,我 們可得到輸入位址與其對應之字元線位址的關係如下: (一) (二)
X0=B A1 AO + B A2 A1 AO
X1=B A1 AO + B A2 A1 AO
x2=b aTao+¥ aJai aJ X3=b aTao+¥ aTaiao c , ______ Eq.l
X4=BA1 AO + B A2 A1 AO X5=BA1 A^~+*b"A2 aTa〇
X6=BA1A0+¥A2A1 aJ X7=BA1A0+ B A2A1A0 其中(一)、(二)分別表示方程式Eq.t之第.一部份與第二 7 本紙張尺度適用中國國家橾準(CNS } A4規格(210X297公犛) 丨_Q —裝--^-----訂-----、線 (請先閲讀背面之注意事項再填寫本頁) 421842 2236twf.doc/005 經濟部中央標準局負工消費合作社印製 五、發明説明(4 ) 部份D 然而,本發明的操作方法之所以可同時找到兩個字元 線位址並對其進行偵測動作,其原理可由上述方程式Eq.l 運算而得知: (1) X0 * X1=B A1 AO ;故當(B,A2,A1,A0)=(1,X ,〇,〇) 時,可同時找到字元線位址X〇與XI。 (2) Χ2 · Χ3=Β^Γα〇 ;故當(B,A2,A1,A0)=(1,X ,〇, 1)時’ 可同時找到字元線位址X2與X3。 (3) Χ4·Χ5=ΒΑΐ7ϋ5";故當(8,2,八1,0)=(1,父,1,〇)時’ 可同時找到字元線位址Χ4與Χ5。 (4) Χ6 · Χ7=ΒΑ1Α0 ;故當作,八2,八1,入0)=(1,><,1,1)時, 可同時找到字元線位址Χ6與Χ7。 另一方面,由上述方程式Eq.l得知,第一部份之輸入 位址係爲高位準B,而第二部份之輸入位址係爲低位準 互。第一部份之其餘輸入位址(ΑΙ,ΑΟ)依序爲(0,0)、(〇,〇)、 (0,1)、(0,1)、(1,0)、(1,0)、(1,1)及(1,1),而第二部份之其 餘輸入位址(Α2,Α1,Α0)依序爲(0,0,0)、(0,0,1)、(0,1,0)、 (0,1,1)、(1,0,0)、(1,0,1)、(1,1,0)、(1,1,1)。由上述可發現, 當第一部份之輸入位址(Α1,Α0)爲(0,0)時,可同時找到字元 線位址Χ0及X卜同理,當第一部份之輸入位址(Α1,Α0)分 別爲(〇,1)、(1,〇)及(1,1)時,分別可同時找到字元線位址 Χ2,Χ3、Χ4,Χ5及Χ6,Χ7 〇假如我們要以一次偵測一個字元 線位址的方式進行預行崩應,則只需將方程式Eq.l的第一 部份去除,這樣就如同習知的方法一樣了。 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 本紙張尺度適用中國國家榡牟(CNS ) A4規格(210X297公釐) 42^842 2236lwf.doc/005 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(7 ) 同理,依照本發明的操作原理,假如位址解碼器包括有 一特定朋應端及複數個輸入端,記憶單元包括有複數個字 兀線仏:址,若輸入一高位準至特定崩應端時,當該些輸入 端具有η個輸入端做爲一自由選定端時,其餘輸入端分別 接收一高位準或一低位準,此時可同時偵測2η個字元線位 址’其中η表複數個。因此,只要依其所需之偵測位元數 來設定自由選定端的數量’即可一次同時偵測4個字元線 位址、8個字元線位址、.....、2η個字元線位址。 請參照第3圖,第3圖是依照本發明之方程式Eq.l所 繪示之電路圖。依照本發明之方法,字元線位址χ〇〜X7分 別可由一3-輸入及閘'一 4-輸入及閘及一或閘所組成。以 字元線位址X0爲例,其中XO=B A1 AO + ΑΪ AT AO, 若以邏輯電路表示包括:一 3-輸入及閘30之輸入端分別接 收輸入位址Β、及,一 4-輸入及閘40之輸入端分別 接收輸入位址¥、及I,一或閘50之輸入端分 別耦接至3-輸入及閘30及4-輸入及閘40之輸出端,以及 或閘50之輸出端用以輸出字元線位址χ〇。同理,產生字 元線位址XI,...,Χ7的電路結構與產生字元線位址Χ0的電 路結構相類似,均是依照方程式Eq.l繪示而得。 依照本發明一較佳實施例與習知方法比較,很顯然地 比習知方法縮短了一半的預行崩應時間,甚至可將預行崩 應的時間減少至最小,因而節省了不少生產成本。 綜上所述,雖然本發明已以較佳實施例揭露如上’然 其並非用以限定本發明,任何熟習此技藝者,在不脫離本 9 -----Q丨裝—^-----訂-----線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 421842 22—,005 A7 B7 五、發明説明(分)發明之精神和範圍內,當可作各種之更動與潤飾,因此本 發明之保護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局肩工消費合作社印製 本紙張尺度適用中國國家樣準(CNS ) A4規格(2丨0X297公釐) 10
Claims (1)
- 421842 2236twf.doc/005 A8 B8 CB D8 經濟部中央榡準局員工消費合作社印製 六、申請專利範園 1,一種縮短預行朋應時間的操作方法,適用於一記憶晶 片’其中該記憶晶片至少包括一位址解碼器及一記憶單 元,該位址解碼器更包括一特定崩應端、一第一輸入端及 —第二輸入端,該記憶單元更包括一第一字元線位址、一 第二字元線位址'一第三字元線位址及一第四字元線位 址,該預行崩應的操作方法,係用以偵測該第一字元線位 址、該第二字元線位址、該第三字元線位址及該第四字元 線位址之一操作功能是否有異常,該操作方法包括下列步 驟: 輸入一高位準至該特定崩應端,並將該第一輸入端及該 第二輸入端之其中之一做爲一自由選定端’另一輸入端用 以接收一輸入位址; 當該輸入位址爲一低位準時,用以同時偵測該第一字元 線位址及該第二字元線位址;以及 當該輸入位址爲該高位準時,用以同時偵測該第三字元 線位址及該第四字元線位址。 2. 如申請專利範圍第1項所述之縮短預行崩應時間的 操作方法,其中該操作方法更包括: 當輸入該高位準至該特定崩應端,並將該第—輸入端及 該第二輸入端皆做爲該自由選定端時,用以同時偵測該第 -字元線位址、該第二字元線位址、該第三字$線位址及 該第四字元線位址。 3. 如申請專利範圍第1項所述之縮短預打崩應'時間的 操作方法,其中該記憶晶片係靜態隨機存取^ (请先S讀背面之泣意事項再填寫本頁} 訂---- 線 本紙浪尺度適用中國國家樣率(<:阳)八4说格(210父297公釐) 經濟部中央標準局貝工消費合作社印策 4/> 184 2 A8 2236twf,dog/005 B8_s__ 六、申請專利範圍 4. 如申請專利範圍第1項所述之縮短預行崩應時間的 操作方法,其中該記憶晶片係動態隨機存取記憶體。 5. 如申請專利範圍第1項所述之縮短預行崩應時間的 操作方法,其中該高位準係爲邏輯値1。 6. 如申請專利範圍第1項所述之縮短預行崩應時間的 操作方法,其中該低位準係爲邏輯値0。 7. 如申請專利範圍第1項所述之縮短預行崩應時間的 操作方法,其中該操作功能係爲一讀取/寫入操作。 8. —種縮短預行崩應時間的操作方法,適用於一記憶晶 片,其中該記憶晶片至少包括一位址解碼器及一記憶單 元,該位址解碼器更包括一特定崩應端及複數個輸入端, 該記憶單元更包括複數個字元線位址,該預行崩應的操作 方法,係用以偵測該些字元線位址之一操作功能是否有異 常,該操作方法包括: 輸入一高位準至該特定崩應端,當該些輸入端具有η 個該輸入端做爲一自由選定端時,其餘該些輸入端分別接 收該高位準與一低位準其中之一,用以同時偵測2η個該字 元線位址,其中η表複數個。 9. 如申請專利範圍第8項所述之縮短預行崩應時間的 操作方法,其中該記憶晶片係靜態隨機存取記憶體。 10. 如申請專利範圍第8項所述之縮短預行崩應時間的 操作方法,其中該記憶晶片係動態隨機存取記憶體。 Π.如申請專利範圍第8項所述之縮短預行崩應時間的 操作方法,其中該高位準係爲邏輯値1。 .Ί\ , Ian m^i ^ «^^^1 n (請先w讀背面之注意事項再填寫本頁) 訂·— 本紙張尺度適用中國國家樣率(CNS ) Α4規格(210Χ2?7公釐) 42^842 Αδ 2236twf.doc/〇〇5 B8 C8 D8 六、申請專利範圍 12. 如申請專利範圍第8項所述之縮短預行崩應時間的 操作方法,其中該低位準係爲邏輯値0。 13. 如申請專利範圍第8項所述之縮短預行崩應時間的 操作方法,其中該操作功能係爲一讀取/寫入操作。 經濟部中央標率局貝工消費合作社印裝 (請先«讀背面之注$項再填寫本頁)本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087100471A TW421842B (en) | 1998-01-15 | 1998-01-15 | Operating method capable of decreasing the burn-in time |
US09/223,333 US5963492A (en) | 1998-01-15 | 1998-12-30 | Method of operation for shortening burn-in time |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087100471A TW421842B (en) | 1998-01-15 | 1998-01-15 | Operating method capable of decreasing the burn-in time |
Publications (1)
Publication Number | Publication Date |
---|---|
TW421842B true TW421842B (en) | 2001-02-11 |
Family
ID=21629344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087100471A TW421842B (en) | 1998-01-15 | 1998-01-15 | Operating method capable of decreasing the burn-in time |
Country Status (2)
Country | Link |
---|---|
US (1) | US5963492A (zh) |
TW (1) | TW421842B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6714032B1 (en) | 2000-04-25 | 2004-03-30 | Agere System Inc. | Integrated circuit early life failure detection by monitoring changes in current signatures |
US7275188B1 (en) * | 2003-10-10 | 2007-09-25 | Integrated Device Technology, Inc. | Method and apparatus for burn-in of semiconductor devices |
KR102125568B1 (ko) * | 2014-02-19 | 2020-06-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 테스트 방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0738418B1 (en) * | 1994-11-09 | 2002-01-16 | Koninklijke Philips Electronics N.V. | A method of testing a memory address decoder |
-
1998
- 1998-01-15 TW TW087100471A patent/TW421842B/zh not_active IP Right Cessation
- 1998-12-30 US US09/223,333 patent/US5963492A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5963492A (en) | 1999-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0262867B1 (en) | Integrated circuit with memory self-test | |
US7155637B2 (en) | Method and apparatus for testing embedded memory on devices with multiple processor cores | |
JP3595495B2 (ja) | 半導体記憶装置 | |
TW533423B (en) | Method and apparatus for built-in self-repair of memory storage arrays | |
JPS6059679B2 (ja) | 作業用記憶領域内の欠陥場所を見付ける方法と装置 | |
JPH04228199A (ja) | 内容参照可能メモリの自己検査方法及び装置 | |
JPH0276195A (ja) | 半導体メモリ装置 | |
US3659088A (en) | Method for indicating memory chip failure modes | |
TW388881B (en) | A nonvolatile memory and a semiconductor device with the nonvolatile memory | |
JPS6255180B2 (zh) | ||
TW400474B (en) | Wordline and bitline redundancy with no performance penalty | |
EP0090219A2 (en) | Memory system restructured by deterministic permutation algorithm | |
TW421842B (en) | Operating method capable of decreasing the burn-in time | |
JP4254334B2 (ja) | 半導体記憶装置およびそのセルフリペア方法 | |
TW493176B (en) | Integrated dynamic semiconductor-memory with redundant unit of memory-cells and its self-reparation method | |
KR960012005A (ko) | 반도체 메모리 | |
TW407275B (en) | NOR-type nonvolatile semiconductor memory device and the method for reading thereof | |
TW407280B (en) | Test device with unlimited input/output terminals and method thereof | |
EP0634751A1 (en) | Method and apparatus for parallel testing of memory | |
TW394847B (en) | Parallel bit test circuit for testing a semiconductor device in parallel bits | |
KR20060014057A (ko) | 전자 회로 테스트 방법 및 장치 | |
JP2004530243A (ja) | メモリセルの構造試験 | |
TW436798B (en) | Test circuit of memory device | |
JPH04270979A (ja) | プログラマブル論理素子及びその試験方法 | |
KR20000038417A (ko) | 리페어 가능한 램을 테스트하는 테스트 시스템 및 그의 테스트방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |