TW420851B - Method and apparatus for reducing warpage in semiconductor packages - Google Patents
Method and apparatus for reducing warpage in semiconductor packages Download PDFInfo
- Publication number
- TW420851B TW420851B TW086108575A TW86108575A TW420851B TW 420851 B TW420851 B TW 420851B TW 086108575 A TW086108575 A TW 086108575A TW 86108575 A TW86108575 A TW 86108575A TW 420851 B TW420851 B TW 420851B
- Authority
- TW
- Taiwan
- Prior art keywords
- plate
- board
- lower plate
- tqfp
- upper plate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 235000015170 shellfish Nutrition 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000011347 resin Substances 0.000 abstract description 10
- 229920005989 resin Polymers 0.000 abstract description 10
- 238000004806 packaging method and process Methods 0.000 description 18
- 238000001816 cooling Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000005273 aeration Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
經濟部中央樣準局貝工消f合作杜印製 420851 ^ A7 __B7 五 '發明説明(1 ) 本發明係有關半導體包裝之領域,且尤其關一用於在 封裝過程中降低包裝內之變形的方法及裝置半導體。 變形是一種在一半導體包裝已使用樹脂包封並整治後 於立即的冷卻的週期中在一半導體包裝內所形成的ϋ形(或 倒U形)彎曲。雖然這個問題會發生在所有類型的半導體包 裝上,但是最嚴重的是發生在較薄的包裝例如一般使用在 對厚度有極高要求的智慧卡或其他應用中之薄金屬導線架 包裝(TQFP)上。雖然變形可能造成各種類型的機能上的問 題,但是最値得注意的一個是因爲突出包裝之導線的角度 位移所造成之導線的不對齊。此種不對齊會妨礙TQFPs與 插槽或電路板適當地接合。 第1圖係一具有一變形的TQFP的說明範例。變形的嚴 重大體上是藉由測量第1圖中之標示"W”的距離來評量。目 即在業界中’要求一小於50微米的變形規範是很普遍的。 目前業界已面臨尋求用以生產符合所需標準的高產量的製 程的極大困難。約略估計,產量可能降低20至30個百分比 ’那是考慮在非常低之一般半導體包裝標準。因此發現一 組具有70至90微米之變形質的一相當多數的TQFP不是不平 常。按照這個問題及爲解決此問題而產生之業界的失敗, 某些TQFPs的業界使用者面臨接受具有大於50微米之變形 的包裝。 在橋正變形問題的嚐試中,雖然一些解決方案已被提 出並已經執行,但是沒有完全成功。一個過去的解決方案 是在樹脂已被交連之後的立即冷卻週期中將TQFP置放在一 本纸張尺度適用中國國CNS)从驗(21〇χ297公慶> ~ " I----------:----裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央榇準局員工消費合作社印製 A7 __B7_ 五、發明説明(2 ) 夾板裝置中,如第2圖所示。夾板裝置具有一兩者皆具有 一與TQFP 8接觸之平坦的平面之上板5與下板7。在防止變 形形成的嘗試中,一相當小的力量(例如400N或0.015N /mm2)被施加至上平板在變形有時間形成之前。夾具保持在 夾合的位置直到包裝已被充分冷卻至室溫。 目前可用的一些半導體包裝工具在包裝程序的冷卻階 段中已配備有此種夾板裝置。雖然此種夾具已協助降低變 形的嚴重至某種程度,但是仍然不足以充分增加至可接受 之程度的產量。因此,許多包裝仍然超過所要求之50微米 的規範所以仍存在很多改善的機會。 爲了增強夾住程序的效用,過去曾提出在冷卻週期中 將TQFP置於一負向夾具中,例如第3圖所示。第3圖中的 TQFP係一具有向下變形傾向的包裝,即具有一倒U型的變 形。爲了額外補償這種型態的變形,在此個案中於下板40 上提供一凹槽35。相當小的力量再次被施加在上板45上直 到包裝輕微地反變形的方向彎曲,以在反方向嚐試補償包 裝的變形趨勢。然後包裝被保持冷卻至室溫。 像其原有的一樣,當許多TQFPs仍遭遇超過所需規範 的變形問題時負向夾具也沒有提供完整滿意的結果。而且 ’因爲可能產生過捕償而造成損害包裝的可能,所以負向 夾具沒有被接受作爲一適當的解決方式且因此未被實行。 雖然至少已經爲解決變形問題有做出一點其他的嚐試 。但就發明者知識所知之最好的,目前不存在有效的方法 及裝置可用以消除或甚至有效的降低TQFPs中的變形,且 本紙張尺度適用中國®家標準(CNS ) A4^#· ( 2!Ox297公釐) '5 _ ' -----------#------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁) 4 2 〇 8 5、」 A7 B7 經濟部中央標準局負工消资合作社印裝 五 '發明説明(3 ) 確實不存在有簡單使用或執行的方法。依變形問題的巖重 性,及業界沒有能力想出一簡單且有效的解決方式,所以 明顯的有一個對具有一用以有效地降低半導體包裝中,尤 其是在TQFPs中之變形的方法與裝置的需求。 因此本發明的目的是克服前面所描述的缺點,及提供 一用以有效地降低半導體包裝中,尤其係在TQFPs中之變 形問題的方法及裝置。 本發明降低半導體包裝中,尤其在薄金屬導線架包裝 (TQFPs)中的變形。本裝置包含一具有一下板與一上板的 夾具。下板連接到一加熱平板至大約50到70°C的一加熱器 控制器。一加氣控制器噴出空氣至上板。TQFPs在其等被 使用樹脂包封及被交連後立即被置於下板與上板之間。夾 具夾住位於下板與上板間的TQFPs並施加輕微的力量。 TQFPs保持在夾具中直到TQFPs已經充分冷卻。 第1圖係一具有倒U型的變形之TQFP的側視圖。 第2圖(習之技藝)係一被夾在一用以降低變形的習之 技藝的夾板裝置中的TQFP的側視圖。 第3圖(習之技藝)係一被夾在一用以降低變形的習之 技藝的負向夾板裝置中的TQF?的側視圖。 第4圖係一 TQFP的橫截面圖。 第5圖係一本發明之較佳實施例的側視圖。 如第4圖所示,一電子電路1〇被包封在具有自包裝中 突出之引線25的一半導體包裝中。利用將其置放於一模製 中而包封電路是業界中普遍實施的方式’其中一液態樹脂 ----辦冬— (請先閲请背面之注意事項再填寫本頁) 訂 本紙俵尺度適用中國國家標準(CNS 洗格(210X297公羞) A7 B7 經濟部中央標準局員工消費合作社印策 五、發明説明(4 ) 被壓擠入模製中以包封電路並將樹脂保持在模製中交連。 : 此製程在高溫下實施以確保樹脂徹底地液化。因而,即便 在包裝已被交連後,一些熱量仍維持在樹脂包裝中,且如 此包裝必須被保持冷卻至室溫。變形開始出現便是在這個 階段。在業界中一般都知道變形問題的產生是由許多的因 素促使,包含有壓模及壓模台尺寸比;不同的壓模熱膨脹 係數;壓模附件環氧化物及引線框架的種類;其他原因。 另外可能的原因,及大部分有關本發明的原因是半導體包 裝的兩個半部的冷卻速率不同。相信在包裝的上半部15及 下半部20之間的冷卻速率的不同可能是因其等之樹脂體積 不同所造成。當上部冷卻較快,變形呈一U字形,而當下 部冷卻較快時,形狀是一到U字形。 本發明的發明者過去即認淸在背景單元所描述之夾住 操作雖然實體上協助抑制TQFP臀曲且因而將變形的程度限 制到某些程度,但是其無法對付問題的根源,即是包裝上 半部及下半部的不同的冷卻速率的差異。第5圖舉例說明_ 對付問題的來源以有效降低變形的本發明。本發明包含有 一夾具其與在背景單元所敘述之夾住裝置類似^如第5圖 所示,夾具包含有一上板50與一下板55。上板50與下板55 兩者分別具有一光滑平坦的平面52與57,其等皆長的足夠 容納一載有數個TQFPs的引線框。本較佳實施例也包含有 配置在上板50與基座75間的彈簧以適當地控制相當小的力 量加之於包裝上且因此避免對包裝的任何損害。然而,不 使用此等彈簧機構時並不會過分地影響本發明之降低變形 ^---;---^.------1T------^ (請先閲讀背面之注意事項再填寫本X〕 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐) 經濟部中央標準局員工消費合作杜印裝 42085 1 A7 ________B7 五、發明説明(5 ) 的能力。 當TQFP剛被樹脂包裝並經交連時,包裝的溫度可能高 達120°C。在本發明以前,包裝保持在夾住裝置中冷卻直 到整個包裝的溫度降至室溫。然而,包裝的上半部及下半 部必定無法以相同的速率到達室溫,且相信此不同,至少 在這部分,造成變形問題。爲了使一TQFP得上下半部得到 一對等的冷卻’本發明納入一加熱器60以能控制傳送熱量 至下板55。利用一空氣供應控制器將空氣加到上板5〇以防 止上板因來自下板的熱量而過熱且協助上半部15快速的冷 卻。 雖然下板可能使用不同的溫度範圍,但是溫度應該是 在立即被包封後之包裝的溫度與室溫間的哪一處。雖然沒 有測試每一個溫度範圍,但是實驗已經顯示大約50至70°C 的溫度範圍對降低變形產生有效的改進。在加熱元件未併 入前,一代表性的群組中有50至80%之具有70至90微米變 形値的包裝。在併入加熱元件並維持一50至70°C溫度範圍 的相當的常溫在下板中,一代表性的群組中有超過80%的 包裝具有35至40微米的變形量。 雖然50至70°C的溫度範圍對本發明已經產生效用’但 是相信其他的溫度範圍也將產生一有效的改善。此外,依 所使用的實際因素而定,有效的溫度範圍也可依所使用之 包封機器的類型,包封後之包裝的溫度’包裝的種類等其 中之一而不同。 爲求得最佳的範圍’ 一個孰於此技的人需在不同的溫 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) - -8 - ----;--;---^------ir------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印策 4 2 Ο E 5 1 一 A7 ___ _B7_ 五、發明説明G ) 度範圍冷卻一些批TQFPs。在該批號中的每一個TQFP應該 作變形測量,及其値應該小心的紀錄。然後幾個批號可以 使用不同的方法做比較。一種可能的方法是計數符合所需 規範(由客戶要求)的包裝數量,且選擇獲得一特別批號的 最高產量的溫度範圍。另一個可能的方法是取平均變形値 及選擇獲得某一批號最低變形量的溫度範圍。只要依照使 用者的需求及期望其他的比較方法也是可能且也是可期望 的。 雖然在較佳實施例中,加熱元件是被連接到下板,但 是孰於此技的人應該知道加熱元件將可連接在上板或兩板 之上。例如,當半導體包裝的上半部的冷卻速率大於下半 部(典型將產生U型變形)時,加熱元件必須連接到上板而 非下板。另外的例子,當使用者希望控制包裝得上下兩個 半部的冷卻速率時,其可能將加熱器連接在夾具的下板與 上板兩者之上,但是對每一個施加不同的熱量。而且,可 以有在一定熱量水平上不同的熱量是較喜歡的情況。因此 ,種種修飾,附加與替代對描述於此之本發明是有可能的 ’而不會偏離揭露於附隨之申請專利範圍的範圍與精神。 -----;------^------ΐτ------線· (請先聞讀背面之注意事項再填寫本頁) 元件編號表 5 上板 40 下板 7 下板 45 上板 8 TQFP 50 上板 10 電子電路 52 平坦的平面 15 上半部 55 下板 20 下半部 57 平坦的平面 本紙张尺度逋用中國國家標準(CNS ) Α4規樁(210Χ297公竣〉 A7 B7 (請先閱讀背面之注意事項再填寫本頁) .裝. 'tr 線 經濟部中央標羋局員工消費合作杜印製 五、發明説明(7 ) 25 引線 60 加熱器控制器 , 30 TQFP 62 空氣供應控制器 35 凹槽 75 基座 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X29?公釐)
Claims (1)
- 燧請委tsr明帝,表案降王後是否變更原實li.sr 經濟部中央橾率局員工消費合作社印裝 1_ Ρ8· 六、申請專利範国 第86108575號專利再審查案申請專利範圍修正本 修正日期:87年9月 1. -種降低半導體封裝中之變形的方法,其包括: 加熱位在一具有一下板與一上板之夾住裝置中之 平板,該下板與上板具有一大體上平坦的表面, 藉此,於該下板與上板之間形成一溫差; 將已經封裝&之单導體封裝立即i於該下板與上 板之間; 將該半導體封裝失在該下板與上板之間;以及 當該半導體封裝已經充分冷卻時將該半導體封裝 移開。 2. 如申請專利範圍第旧之方法,其中該半導體封裝係朝 向該下板而變形》 3. 如申請專利範圍第2項之方法,其中該加熱步驟係僅在 該下板上進行之》 4. 如申清專利範圍第3項之方法,其進一步包括輸送空氣 供應至該上板。 5. 如申請專利範圍第3項之方法,其中該下板被加熱至一 介於25至120°C之間的溫度。 6. 如申請專利範圍第5項之方法,其中該下板被加熱至一 介於50至70°C之間的溫度。 7. 如申請專利範圍第丨項之方法,其中該半導體封裝係為 一薄金屬導線架封裝(TQFP)。 8. —種降低半導體封裝中之變形的裝置,其包括: 本纸張尺度逋用中國两家標率(CNS } M規格(2ΐ〇χ297公釐) 經濟部中央標準局貝工消費合作社印裝 C, \j 3 ; v 械 A8 B8 C8 --—___ D8, 六、中請專利範^ ~' 一具有—下板與一上板之夾住裝置,該下板與上 板具有一大體上平坦的表面; 連接至該夾住裝置以適當地控制提供熱量至該 等平板中之一者的加熱控制器,俾以在該下板與 上板之間形成一溫差; 藉此,當該半導體封裝在被封裝之後被夾在該下 板與上板之間,铉半導體封裝維持在該下板與上 板之間直至該半導趙封裝已經充分冷卻。 9. 如申凊專利範圍第8項之裝置,其進一步包括可控制地 輸送空氣至一未被連接至一加熱控制器之板的空氣供 應控制器。 10. 如申請專利範圍第9項之裝置,其中該半導體封裝係為 一朝向該下板而變形之TQFP » 11,如申請專利範圍第9項之裝置’其中該加熱控制器被連 接至該下板β 12_如申請專利範圍第11項之裝置,其中該加熱控制器將 該下板加熱至一介於50至70°C之間的溫度。 13.—種使用一具有一下板、一上板及一被連接至該下板 之加熱控制器與一被連接至該上板之空氣供應控制器 的夾住裝置來降低TQFP中之倒U型變形的方法,其包 括: 加熱該夾住裝置之該下板至一介於大約50至70°C 之間的溫度; 輸送空氣供應至該上板; ^-----—ΪΤ------.il (請先閲婧背面之注項再填寫本頁) 本紙張尺度適用中國巧家標準(CMS ) A4規格(21 〇 X 297公釐} 42 Q05 1 鉍 V C8 D8. 經濟部中央梂準局貝工消費合作社印製 夂、申請專利範圍 在TQFP已被封裝之後將TQFP置於該下板與該上板 之間; 將TQFP央_在該下板與該上板之間;以及 當TQFP已經充分冷卻時將TQFP移開。 14. 一種決定用以降低半導體封裝中之變形的裝置内之一 最佳溫度的方法’該裝置包括—具有一下板與一上板 之夾住裝置’該下板處上板具有一大體上平坦的表面, 被連接至一平板以可控制地提供熱之加熱控制器以 及一用以輸送空氣至一未被連接至該加熱控制器的平 板之空氣供應控制器,該方法包括: a) 加熱一平板至位在一預選的溫度範圍中之一溫 度; b) 輸送空氣至一未被加熱之平板; c) 將一批的半導體封裝在被封裝之後立即將之置於 該下板與上板之間; d) 夾住該等半導體封裝直至該等半導體封裝已經充 分冷卻; e) 由該夾住裝置移出該等半導體封裝; f) 測量該批之半導體封裝内每_者之變形值; g) 由一不同之溫度範圍内選出一溫度值並重覆步驟a) 至f); h) 比較來自於不同批次之變形值;以及 1)選出一對應於一產生一最低變形程度之批次的溫度 範圍。 (請先W讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國Η家揉準(CNS ) A4^格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SG1996010110A SG66313A1 (en) | 1996-06-20 | 1996-06-20 | Method and apparatus for reducing warpage in semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW420851B true TW420851B (en) | 2001-02-01 |
Family
ID=20429421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086108575A TW420851B (en) | 1996-06-20 | 1997-06-19 | Method and apparatus for reducing warpage in semiconductor packages |
Country Status (5)
Country | Link |
---|---|
US (1) | US6013541A (zh) |
EP (1) | EP0907962A4 (zh) |
SG (1) | SG66313A1 (zh) |
TW (1) | TW420851B (zh) |
WO (1) | WO1997049127A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429385B1 (en) * | 2000-08-08 | 2002-08-06 | Micron Technology, Inc. | Non-continuous conductive layer for laminated substrates |
US6988879B2 (en) * | 2002-10-18 | 2006-01-24 | Asm Technology Singapore Pte Ltd | Apparatus and method for reducing substrate warpage |
US7172927B2 (en) * | 2003-12-18 | 2007-02-06 | Freescale Semiconductor, Inc. | Warpage control of array packaging |
US7214548B2 (en) * | 2004-08-30 | 2007-05-08 | International Business Machines Corporation | Apparatus and method for flattening a warped substrate |
US7803662B2 (en) * | 2007-09-24 | 2010-09-28 | Freescale Semiconductor, Inc. | Warpage control using a package carrier assembly |
CA2713422A1 (en) * | 2010-09-09 | 2010-11-16 | Ibm Canada Limited - Ibm Canada Limitee | Characterizing laminate shape |
US8444043B1 (en) | 2012-01-31 | 2013-05-21 | International Business Machines Corporation | Uniform solder reflow fixture |
WO2016048383A1 (en) * | 2014-09-27 | 2016-03-31 | Intel Corporation | Substrate warpage control using temper glass with uni-directional heating |
CN105870043A (zh) * | 2016-06-16 | 2016-08-17 | 苏州工业职业技术学院 | 一种用于防止引线框架翘曲的装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457630A (en) * | 1987-08-28 | 1989-03-03 | Oki Electric Ind Co Ltd | Method and device for preventing warpage of semiconductor device |
JPH05226397A (ja) * | 1992-02-14 | 1993-09-03 | Toshiba Corp | 半導体用熱硬化型自動モールド装置 |
KR970005713B1 (en) * | 1992-07-31 | 1997-04-19 | Nec Kk | Process for correcting warped surface of plastic encapsulated semiconductor device |
JP3139853B2 (ja) * | 1992-09-05 | 2001-03-05 | アピックヤマダ株式会社 | 樹脂モールドパッケージの徐冷装置 |
US5641997A (en) * | 1993-09-14 | 1997-06-24 | Kabushiki Kaisha Toshiba | Plastic-encapsulated semiconductor device |
US6388338B1 (en) * | 1995-04-28 | 2002-05-14 | Stmicroelectronics | Plastic package for an integrated electronic semiconductor device |
JPH08213418A (ja) * | 1995-02-02 | 1996-08-20 | Hitachi Ltd | 半導体装置の製造方法およびその製造方法に用いるモールド金型 |
JP3099707B2 (ja) * | 1995-11-30 | 2000-10-16 | 日本電気株式会社 | 半導体装置の樹脂封止装置 |
US5825623A (en) * | 1995-12-08 | 1998-10-20 | Vlsi Technology, Inc. | Packaging assemblies for encapsulated integrated circuit devices |
-
1996
- 1996-06-20 SG SG1996010110A patent/SG66313A1/en unknown
-
1997
- 1997-06-18 EP EP97929665A patent/EP0907962A4/en not_active Ceased
- 1997-06-18 WO PCT/SG1997/000026 patent/WO1997049127A1/en not_active Application Discontinuation
- 1997-06-19 TW TW086108575A patent/TW420851B/zh not_active IP Right Cessation
- 1997-06-19 US US08/878,652 patent/US6013541A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0907962A1 (en) | 1999-04-14 |
WO1997049127A1 (en) | 1997-12-24 |
EP0907962A4 (en) | 2000-02-02 |
US6013541A (en) | 2000-01-11 |
SG66313A1 (en) | 2001-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW420851B (en) | Method and apparatus for reducing warpage in semiconductor packages | |
TW457291B (en) | Transferable compliant fibrous thermal interface | |
US5308429A (en) | System for bonding a heatsink to a semiconductor chip package | |
US5365656A (en) | Surface mount assembly of devices using AdCon interconnections | |
TW463346B (en) | Dual-leadframe package structure and its manufacturing method | |
TW490830B (en) | Heat sink with a shrinking mechanism and semiconductor device having the heat sink | |
US6613180B2 (en) | Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body | |
TW434849B (en) | Protective cover plate for flip chip assembly backside | |
WO1997049127A9 (en) | Method and apparatus for reducing warpage in semiconductor packages | |
TW445615B (en) | Semiconductor package with enhanced heat dissipation function | |
TW268143B (zh) | ||
KR930004257B1 (ko) | 전자부품의 외부리이드의 절곡 성형방법 및 성형장치 | |
TW478081B (en) | Process for producing semiconductor device | |
TW395038B (en) | Lead frame | |
US5355018A (en) | Stress-free semiconductor leadframe | |
TW314650B (zh) | ||
TW396444B (en) | Substrate polishing apparatus and method for polishing semiconductor substrate | |
JP2597244B2 (ja) | 半導体装置の製造方法 | |
TW490767B (en) | Improved metal line deposition process | |
JPS59232840A (ja) | モ−ルドパツケ−ジ成形装置 | |
JP3735181B2 (ja) | 電子部品の樹脂封止成形方法及び金型 | |
TW497187B (en) | Inspection method for electric components and assembly apparatus for electric components | |
CN1223010A (zh) | 降低半导体封装件的翘曲的方法和装置 | |
JP3139853B2 (ja) | 樹脂モールドパッケージの徐冷装置 | |
JPH09153505A (ja) | 半導体装置の樹脂封止装置及び封止方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |