TW411560B - Structure of high voltage element and its manufacturing method - Google Patents

Structure of high voltage element and its manufacturing method Download PDF

Info

Publication number
TW411560B
TW411560B TW87109659A TW87109659A TW411560B TW 411560 B TW411560 B TW 411560B TW 87109659 A TW87109659 A TW 87109659A TW 87109659 A TW87109659 A TW 87109659A TW 411560 B TW411560 B TW 411560B
Authority
TW
Taiwan
Prior art keywords
type impurity
oxide layer
trench
scope
patent application
Prior art date
Application number
TW87109659A
Other languages
English (en)
Inventor
Ming-Tzung Dung
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW87109659A priority Critical patent/TW411560B/zh
Application granted granted Critical
Publication of TW411560B publication Critical patent/TW411560B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

mur6 “ B7 M濟央揉率局負工消费合作社印掣 五、發明説明(I ) 本發明是有關於一種半導體之結構及製造方法,且特 別是有關於一種高壓元件之結構及製造方法。 ' 當元件日益縮小時,隨之縮短的通道長度(Channel Length)會使電晶體的操作速度變快,但因通道縮短而衍生 的問題也會日益嚴重,此即所謂的短通道效應(Short Channel Effect)。若施加的電壓不變,而電晶體的通道長度 縮短,根據電場=電壓/長度的公式可以得知,通道內的電 子的能量將會藉由電場增強而提升,進而增加電崩潰 (Electrical Breakdown)的情形。另一方面,若電晶體的通道 長度不變,而電壓增大,電場的強度也會增強,使得通道 內的電子能量提高,同樣會產生電崩潰的現象。 舉例而言,元件做爲高密度數位影音光碟(Digital Versatile Disk ; DVD)和液晶顯示器(Liquid Crystal Display ; LCD)的驅動器時*需承受12~30伏特的高電壓。一般的高 壓元件主要是利用隔離層和隔離層下方的漂移區(Drift Region),來增加源極/汲極區和閘極之間的距離,使元件 在高電壓的狀況下,仍能正常運作。 第1A-1D圖是習知一種高壓元件製造流程剖面示意 圖。首先,請參照第1A圖,提供一具有第一型雜質的半 導體基底(未圖示),其中已形成具有第二型雜質的井10。 當第一型雜質是N型雜質時,則第二型雜質是P型雜質; 當第一型雜質是P型時,則第二型雜質是N型。P型雜質 例如是硼或鎵,而N型雜質例如是砷或磷。其次,以加熱 氧化的方式,在井10上形成墊氧化層20。接著,以低壓 3 ——b--------裝· II '(#先閲讀背面之注意事項再填寫本頁) 訂 •線 本紙張尺度適用中國國家樣率(CNS ) Μ规格(2丨0X297公釐) doc/006 A7 B7 五、發明説明(复) 化學氣相沉積法(Low Pressure Chemical Vapor Deposition), 在墊氧化層20上,形成氮化矽層30。 其次,請參照第1B圖,進行微影蝕刻步驟,去除部 分未被光阻40覆蓋的氮化矽層30,形成氮化矽層50。接 著,以離子植入法,進行砷植入,形成具有第一型雜質的 漂移區60。 接著,請參照第1C圖,先^光阻40,然後以溼式 氧化法和使用氮化矽層50做;漂移區60上和氮 化矽層50兩側,形成鳥嘴(Bird’s^H觀的場氧化層70, 同時,剛才植入的砷,因高溫而^(Drive In)井10 內,擴大漂移區60。場氧化層70的^嘴部分伸入氮化矽 層50兩側的下方,使得氮化矽層50兩側翹起。 然後,請參照1D圖,以溼式蝕刻法,去除氮化矽層 再以溼式蝕刻法,去除墊氧化層2〇。接著,以乾式氧 化法’在場氧化層70和井10上’形成一層薄而電性品質 佳的氧化層,用以做爲閘氧化層80。然後,沉積一層導電 材料,例如多晶矽,在閘氧化層80上,形成多晶矽層, 用以做爲閘極.90。然後,進行微影蝕刻步驟,去除未被光 阻覆蓋的部分閘極90。之後,使用離子植入技術,植入一 低濃度且高能量的第一型雜質,接著去除光阻,並以熱驅 入法,形成具有第一型雜質的漂移區100。隨後,植入— 咼濃度且低能量的第一型雜質,分別在閘極90兩側的井10 表面下’形成源極110和汲極區120。 然而’如第1D圖所示,習知利用一種漂移區的結構, 本紙張尺 ---i---^-----¾------1T------^ ·(锖先閲讀背面之注^項再填寫本真) 鯉濟部中央榡率局—工消费合作社印^ A4规格(21 OX297公釐) ^濟部中央揉牟局貝工消费合作社印裝 A7 B7 五、發明説明(彡) 橫向增加源極/汲極區和閘極之間的距離,亦增加元件的面 積,而且一般在漂移區要做不同的摻雜濃度,以提高崩潰 電壓,亦需多層光罩才能達到要求。 有鑑於此,本發明的主要目的就是在提供一種高壓元 件,經由溝渠式閘極(Trench Gate)結構,使得漂移區排列 在垂直方向,可以縮小漂移區在水平方向上所佔的面積, 降低元件大小,而在溝渠式閘極側壁上所形成的場氧化 層,亦可降低溝渠式閘極邊緣在高壓下對元件的影響。 本發明的另一目的是在提供一種高壓元件之製造方 法,經多次離子植入(Multi-implant)形成漂移區上不同濃度 的區域,可以提高崩潰電壓。 根據本發明之上述目的,提出一種高壓元件之結構, 此結構包括,一具有一第一型雜質的半導體基底、一具有 一第二型雜質的井、一溝渠、一閘氧化層、一場氧化層, 一溝渠式閘極、一些具有第一型雜質的漂移區、一具有第 一型雜質的源極區、一具有第一型雜質的汲極區。在半導 體基底中,有井。在井的凹陷部分中,有溝渠。在溝渠的 內側表面上,有閘氧化層。在位於溝渠的側壁之閘氧化層 上’有場氧化層。在溝渠中,有一溝渠式閘極。在井中、 以及在溝渠式閘極和場氧化層側邊,有漂移區,其中所有 相鄰的兩個漂移區,在下方的漂移區較在上方的漂移區的 摻雜濃度低且厚度大。在井中和漂移區上,有源極區和汲 極區,且源極區和汲極區分別在溝渠式閘極和場氧化層兩 側。 5 ------„-----¾-------ΐτ------線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂準(CNS ) Α4規格(2丨0Χ2?7公漦) 經濟部中央橾準局負工消费合作社印製 /006 a7 B7 五、發明説明(弘) 根據本發明之上述目的,提出一種高壓元件之製造方 法,首先提供一具有一第一型雜質的半導體基底,在半導 體基底中已形成一具有一第二型的雜質的井。其次,以離 子植入法,多次將不同濃度和能量的第一型雜質,分別植 入井中,在井中形成一些具有第一型雜質的漂移區,這些 漂移區中所有相鄰的兩個漂移區,在下方的漂移區較在上 方的漂移區濃度低且厚度大。然後,進行漂移區的回火步 驟,在半導體基底上形成一第一氧化層。接著,去除第一 氧化層。然後,在漂移區上,形成一第一墊氧化層。接著, 在第一墊氧化層上,形成一第一氮化矽層。然後,進行微 影蝕刻步驟,非等向性地去除部分氮化矽層、部分墊氧化 層、以及部分漂移區,形成一溝渠。接著,去除第一氮化 矽層。然後,去除第一墊氧化層。接著,在漂移區和溝渠 內側表面上,形成一第二墊氧化層。然後,在第二墊氧化 層上,除了溝渠的側壁上外,形成一第二氮化矽層。接著, 在溝渠的側壁上,形成一場氧化層。然後,去除第二氮化 矽層。接著,去除第二墊氧化層。然後,以乾式氧化法, 在漂移區和溝渠內側表面上,形成一閘氧化層。隨後,沉 積多晶矽材料,至少塡滿溝渠,接著使用化學機械硏磨法 或回蝕法 > 以閘氧化層做爲蝕刻終點,硏磨或蝕刻部分此 多晶矽材料,則未被去除的部分此多晶矽材料形成一溝渠 式聞極。接著,進行微影和離子植入步驟,並以溝渠式閘 極和場氧化層做爲罩幕,植入第一型雜質在第二漂移區 中’分別在溝渠式閘極的兩側形成源極區、汲極區。之後, 6 ^紙故尺度適用中运石^率(CNS ) Α4規格(2丨0Χ297公釐) ' ---V---r----裝·------1T------0 ·(請先Μ讀背面之注意事項再填寫本頁) A7 B7 4ίί560 2932twf+doc/006 五、發明説明(<) 進行源極區和汲極區的回火步驟 依照本發明一較佳實施例,其中閘氧化層的厚度約是 500-1000埃、場氧化層的厚度約是4000〜12000埃、以及 源極區和汲極區的摻雜濃度均約1〇15離子/cm 2。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之簡單說明: 第1A-1D圖繪示習知一種高壓元件製造流程剖面示意 圖;以及 第2A-2G圖繪示依照本發明一較佳實施例,一種高壓 元件的製程流程剖面示意圖。 圖式之標記說明: 130:半導體基底 10 、 140 :井 20、180、210 :墊氧化層 30、50、丨90、220 :氮化矽層 40 :光阻 60、100、150、160 :漂移區 70、230 :場氧化層 80、240 :閘氧化層 90 :閘極 170 :氧化層 200 :溝渠 7 本紙張尺度適用中國國家揉準(CNS ) A4现格(210X297公教) IIr---r----裝-------1T------^ (請先閲讀背面之注^項再填寫本頁> 經濟部中央樣準局貝工消费合作社印製 經濟部中央標準局貝工消资合作社印裂 411560 2932twf.doc/006 五、發明说明(6 ) 250 :溝渠式閘極 260 :源極 270 :汲極 實施例 請參照第2A-2G圖,其繪示依照本發明一較佳實施 例,一種高壓元件的製程流程剖面示意圖。 首先,請參照第2A圖,提供具有第一型雜質的半導 體基底130。其次,以微影和離子植入技術,植入第二型 雜質,在半導體基底130中形成具有第二型雜質的井140。 此實施例中當第一型雜質是Ν型時,則第二型雜質是Ρ型; 當第一型雜質是Ρ型時,則第二型雜質是Ν型。Ρ型雜質 例如硼或鎵,而Ν型雜質例如砷或磷。接著,再以微影和 離子植入技術,依序植入低濃度且高能量的第一型雜質、 高濃度且低能量的第一型雜質,在井140中形成具有第一 型雜質的的漂移區150和具有第一型雜質的漂移區160, 其中漂移區160在漂移區150之上,且漂移區160較漂移 區150厚度爲薄。然後,進行漂移區150和漂移區160的 回火步驟,因半導體基底130表面被加熱氧化,在半導體 基底130上,形成一層薄的氧化層170。値得注意的是, 此處可經由更多次的雜質植入,造成更多層的漂移區,只 要滿足越下層漂移區的濃度越低且厚度越大的條件,此爲 本發明之第一特徵。如此將有助於提高崩潰電壓和減低遺 漏電流(Leakage Current)。 其次,請參照第2B圖,以溼式蝕刻法,去除氧化層 8 本紙張尺度適用中ΐ因家榡準(CNS )入4規格(2丨〇χ297公漦) —---K----裝·------ir------.^ (锖先聞讀背面之注意事項再填寫本頁) 經碘部中戎摞隼局員工消黄合作社印家 4ti560 2932twf.doc/006 Β7 五、發明説明(。) 170。然後,以加熱氧化方式,在半導體基底130上和漂 移區160上,形成墊氧化層180。接著,以低壓化學氣相 沉積法,沉積一層氮化矽,在墊氧化層180上形成氮化矽 層 190。 接著,請參照第2C圖,進行微影蝕刻步驟’例如使 用反應性離子蝕刻法,非等向性地去除部分氮化矽層190、 部分墊氧化層180、部分漂移區160、以及部分漂移區150, 形成溝渠200,溝渠200底端露出井140。 接著,請參照第2D圖,進行溼式蝕刻步驟,去除氮 化矽層1卯。然後,再進行溼式蝕刻步驟,去除墊氧化層 180。 接著,請參照第2E圖,以加熱氧化方式,在溝渠200 內側表面和漂移區160上,形成墊氧化層210。然後,沉 積一層氮化砂,在墊氧化層210上,除了溝渠200的側壁 上外,形成氮化矽層220。然後,以濕式氧化法,在溝渠 200的側壁上形成場氧化層230,場氧化層230較佳的厚度 是4000埃〜12000埃。 接著,請參照第2F圖,以濕式蝕刻法,去除氮化砂 層220。再以濕式蝕刻法,去除墊氧化層210。然後,以 乾式氧化法,在溝渠200內側表面和漂移區160上, 閘氧化層240,閘氧化層240較佳的厚度約是5〇〇埃~1000 埃。然後,沉積多晶矽材料,至少塡滿溝渠2〇〇, 用化學機械硏磨法(CMP)或回飽法(Etch Back),以聞氧化層 24〇做爲蝕刻終點,硏磨或蝕刻部分此多晶矽材料,則未 9 本紙張尺度ίϊ用中国固家標準(CNS ) A4規格(2丨0X297公^ ----— —] : , r) n ^ . 1 n 線 (請先閏讀背面之注項再填寫本頁) 4ΐ15β〇 2932twf d °c/〇〇6 A7 B7 五 經滴部中央橾準局貝工消費合作社印掣 ;,後,進行源極區260和汲極區 發明説明(牙) $去除的部分此多晶矽材料形成溝渠式閘極250,此爲本 發明之第二特徵。 接著,請參照第2G圖,進行微影和離子植入步驟’ 並以溝渠式閘極250和場氧化層230做爲罩幕,植入第一 型雜質在漂移區1^中,分別在溝渠式閘極250的兩側, 形成源區270,源極區260和汲極區270的 濃度均 27〇的回火 由上述本發明'較佳實施>!!可知,應用本發明具有下列 優點: 1.如第2A圖所示,藉由多次離子植入,形成具有第 —型雜質的漂移區150和具有第一型雜質的漂移區160, SS更:多的漂移區,本發明可以較習知技藝提高崩潰電 壓。 2·利用形成溝渠式閘極250的溝渠式結構,使得具有 第一型雜質的漂移區15〇和具有第一型雜質的漂移區16〇 排列在垂直方向’可以縮小漂移區在水平方向上所佔的面 積’降低元件大小,而在溝渠式閘極250側壁上所形成的 場氧化層,亦可降低溝渠式閘極250邊緣在高壓下對元件 的影響。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明’任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度速用中®闽家標準(CNS ) Α4現格(2丨Οχ297公釐) --^--U-----^------1T------0 (請先'Κ1讀背面之注意事項再填寫本頁)

Claims (1)

  1. 411560 2932twfl .doc/002 第87 1 ϋ96 59號專利範圍修正本
    Ε 曰期 89/5/30 經濟部智慧財產局員工消費合作社印製 項所述之結構,其中該閘氧化 項所述之結構,其中該溝渠式 六、申請專利範圍 1.一種高壓元件之結構,該結構包括: 一具有一第一型雜質的半導體基底; 一具有·一第二型雜質的井,位於該半導體基底中; 一溝渠,位於該井的凹陷部分中; 一閘氧化層,位於該溝渠的底端上; 一場氧化層,位於該溝渠的側壁上: 一溝渠式閘極,位於該閘氧化層上和該溝渠中; 一具有該第一型雜質的第一漂移區,位於該井中、以 及該溝渠式閘極和該場氧化層的側邊; 一具有該第一型雜質的第二漂移區,位於該井中和該 第一漂移區上、以及該溝渠式閘極和該場氧化層的側邊, 且該第二漂移區較該第一漂移區摻雜濃度高和厚度小;以 及 一具有該第一型雑質的源極區和一具有該第一型雜質 的汲極區,位於該井中、該第二漂移區上、以及分別位於 該溝渠式閘極和該場氧化層的兩側; 其中,當該第一型雜質是一 Ν型雜質時,則該第二型 雜質是一 Ρ型雜質; 當該第一型雜質是一 Ρ型雜質時,則該第二型雜質是 一 Ν型雜質。 2. 如申請專利範圍第 層的厚度是500〜1000埃。 3. 如申請專利範圍第 閘極的材料包括多晶矽。 本紙張尺度適用中國國家標準(CNS)A.l規格(210x297公餐) I I —— — — — — — 1 I I ^ . I I I I ! —, —' » — — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 411560 2932twfl .doc/002 第87 1 ϋ96 59號專利範圍修正本
    Ε 曰期 89/5/30 經濟部智慧財產局員工消費合作社印製 項所述之結構,其中該閘氧化 項所述之結構,其中該溝渠式 六、申請專利範圍 1.一種高壓元件之結構,該結構包括: 一具有一第一型雜質的半導體基底; 一具有·一第二型雜質的井,位於該半導體基底中; 一溝渠,位於該井的凹陷部分中; 一閘氧化層,位於該溝渠的底端上; 一場氧化層,位於該溝渠的側壁上: 一溝渠式閘極,位於該閘氧化層上和該溝渠中; 一具有該第一型雜質的第一漂移區,位於該井中、以 及該溝渠式閘極和該場氧化層的側邊; 一具有該第一型雜質的第二漂移區,位於該井中和該 第一漂移區上、以及該溝渠式閘極和該場氧化層的側邊, 且該第二漂移區較該第一漂移區摻雜濃度高和厚度小;以 及 一具有該第一型雑質的源極區和一具有該第一型雜質 的汲極區,位於該井中、該第二漂移區上、以及分別位於 該溝渠式閘極和該場氧化層的兩側; 其中,當該第一型雜質是一 Ν型雜質時,則該第二型 雜質是一 Ρ型雜質; 當該第一型雜質是一 Ρ型雜質時,則該第二型雜質是 一 Ν型雜質。 2. 如申請專利範圍第 層的厚度是500〜1000埃。 3. 如申請專利範圍第 閘極的材料包括多晶矽。 本紙張尺度適用中國國家標準(CNS)A.l規格(210x297公餐) I I —— — — — — — 1 I I ^ . I I I I ! —, —' » — — — — — — — — (請先閱讀背面之注意事項再填寫本頁) ABCD 六 經濟部智慧財產局員工消費合作社印製 411560 2932twfl .doc/002 申請專利範圍 4. 如申請專利範圍第1項所述之結構,其中該N型雜 質包括磷。 5. 如申請專利範圍第1項所述之結構,其中該N型雜 質包括砷。 6. 如申請專利範圍第1項所述之結構,其中該P型雜 質包括硼。 7. 如申請專利範圍第1項所述之結構,其中該P型雜 質包括鎵。 8. 如申請專利範圍第1項所述之結構,其中該源極區 和該汲極區的摻雜濃度均爲1015離子/cm2。 9. 一種高壓元件之結構,包括: 一具有--第一型雜質的半導體基底; 一具有一第二型雜質的井,位於該半導體基底中; 一溝渠,位於該井的凹陷部分中; 一閘氧化層,位於該溝渠的底端上; 一場氧化層,位於該溝渠的側壁上: 一溝渠式閘極,位於該閘氧化層上和該溝渠中; 複數個具有該第一型雜質的漂移區,位於該井中、以 及該溝渠式閘極和該場氧化層的側邊,其中所有相鄰的兩 個漂移區,在下方的漂移區較在上方的漂移區的摻雜濃度 低且厚度大; 以及 一具有該第一型雜質的源極區和一具有該第一型雜質 的汲極區,位於該井中和該些具有第一型雜質的漂移區 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -*-------訂·--------線 8888 ABCD 411560 293 2twfl .doc/002 六、申請專利範圍 上、以及分別位於該溝渠式閘極和該場氧化層的兩側; 其中,當該第一型雜質是一 N型雜質時,則該第二型 雜質是一 P型雜質; 當該第一型雜質是一 P型雜質時,則該第二型雜質是 一 N型雜質。 10. 如申請專利範圍第9項所述之結構,其中該閘氧化 層的厚度是500~1000埃。 11. 如申請專利範圍第9項所述之結構,其中該N型 雜質包括磷。 12. 如申請專利範圍第9項所述之結構,其中該N型 雜質包括砷。 13. 如申請專利範圍第9項所述之結構,其中該P型雜 質包括硼。 14. 如申請專利範圍第9項所述之結構,其中該P型雜 質包括鎵。 15. 如申請專利範圍第9項所述之結構,其中該源極區 和汲極區的摻雜濃度均爲1015離子/cm2。 16. —種高壓元件之製造方法,該方法包括: 提供一具有一第一型雜質的半導體基底,在該半導體 基底中已形成一具有一第二型雜質的井; 多次以離子植入法,將不同濃度和能量的該第一型雜 質,植入該井中,在該井中形成複數個具有該第一型雜質 的漂移區,該些漂移區中所有相鄰的兩個漂移區,在下方 的漂移區較在上方的漂移區濃度低且厚度大; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 政--------訂---------線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 411560 2932twfl .( 六、申請專利範圍 形成一第一墊氧化層,在該些漂移區上; 形成一第一氮化矽層,在該第一墊氧化層上; 形成一溝渠,在該第一墊氧化層中和該第一氮化砂層. 中、以及該井中,且該溝渠底端露出該井; 去除該第一氮化矽層; 去除該第一墊氧化層; 形成一第二墊氧化層,在該溝渠內側表面上和該些漂 移區上, 形成一第二氮化矽層,在該溝渠低端上和該些漂移區 上之該第二墊氧化層上; 形成一場氧化層,在該溝渠的側壁上; 去除該第二氮化砂層; 去除該第二墊氧化層; 形成一閘氧化層,在該溝渠的底端上; 形成一溝渠式閘極,在該溝渠中和該閘氧化層上:以 及 形成一源極區和一汲極區,在該并中和該些漂移區 上、以及分別在該溝渠式閘極和該場氧化層的兩側; 其中,當該第一型雜質是一 N型雜質時,則該第二型 雜質是一 P型雜質; 當該第一型雜質是一 P型雜質時,則該第二型雜質是 一 N型雜質。 17.如申請專利範圍第16項所述之製造方法,其中該 N型雜質包括磷。 14 本紙張尺度適用中國國家標準(CNS)AJ規格(210 X 297公釐) ------------ :仏,-------訂 --------- (請先閱讀背面之注意事項再填寫本頁) 411560 2932twfl .doc/002 A8 B8 C8 D8 六、申請專利範圍 18. 如申請專利範圍第16項所述之製造方法,其中胃 N型雜質包括砷。 19. 如申請專利範圍第16項所述之製造方法,其中該 P型雜質包括硼。 20·如申請專利範圍第16項所述之製造方法,其中胃 P型雜質包括鎵。 21. 如申請專利範圍第16項所述之製造方法,其中更 括進行一源極區和汲極區的回火步驟。 22. 如申請專利範圍第16項所述之製造方法,其中形 成該些漂移區的方式更包括: 進行·一該些漂移區的回火步驟,在該些漂移區上,形 成一氧化層;以及 去除該氧化層。 23. 如申請專利範圍第16項所述之製造方法,其中形 成該溝渠的方式包括進行一微影蝕刻步驟,非等向性地去 除部分該氮化矽層和部分該墊氧化層、以及部分該些漂移 區。 24. 如申請專利範圍第16項所述之製造方法,其中形 成該溝渠的方式包括使用反應性離子蝕刻法。 25. 如申請專利範圍第16項所述之製造方法,其中形 成該閘氧化層的方式係乾式氧化法。 26. 如申請專利範圍第16項所述之製造方法,其中形 成該溝渠式閘極的方式包括: 沉積一多晶矽材料,至少塡滿該溝渠; 本紙張尺度適用中园國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂·-------I ^ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 411560 2932twfl .doc/002 ^ ___ g 六、申請專利範圍 去除在該閘氧化層表面上的部分該多晶矽材料,則未 被去除的部分該多晶矽材料,形成該溝渠式閘極。/ 27. 如申請專利範圍第%項所述之製造方法’其中去 除在該閘氧化層表面上的部分該多晶矽材料之方式包括使 用化學機械硏磨法,並以該閘氧化層做爲蝕刻終點’硏磨 去除部分該多晶矽材料。 28. 如申請專利範圍第%項所述之製造方法,其中去 除在該阐氧化層表面上的部分該多晶矽材料之方式包括使 用回餓法’並以該閘氧化層做爲蝕刻終點,蝕刻去除部分 該多晶砂材料。 29. 如申請專利範圍第16項所述之製造方法,其中形 成該源極區和該汲極區的方式包括使用微影蝕刻法和離子 植入技術,並以該溝渠式閘極做爲罩幕,植入該第一型雜 質到該些漂移區中。 30. 如申請專利範圍第16項所述之製造方法,其中該 場氧化層的厚度是4000〜Π000埃。 31. 如申請專利範圍第16項所述之製造方法,其中該 閘氧化層的厚度是5〇〇〜1〇〇〇埃。 32·如申請專利範圍第16項所述之製造方法,其中該 源極區和該汲極區的摻雜濃度均爲1(p離子/cm2。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公;i ) ----^--------^----I---訂---------線 一 (請先閱tl-背面之注意事項再填寫本頁)
TW87109659A 1998-06-17 1998-06-17 Structure of high voltage element and its manufacturing method TW411560B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW87109659A TW411560B (en) 1998-06-17 1998-06-17 Structure of high voltage element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW87109659A TW411560B (en) 1998-06-17 1998-06-17 Structure of high voltage element and its manufacturing method

Publications (1)

Publication Number Publication Date
TW411560B true TW411560B (en) 2000-11-11

Family

ID=21630406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87109659A TW411560B (en) 1998-06-17 1998-06-17 Structure of high voltage element and its manufacturing method

Country Status (1)

Country Link
TW (1) TW411560B (zh)

Similar Documents

Publication Publication Date Title
TW501227B (en) SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
TWI272679B (en) Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
US8502326B2 (en) Gate dielectric formation for high-voltage MOS devices
TW471102B (en) Semiconductor integrated circuit device and manufacturing method
TW442972B (en) Fabricating method of trench-type gate power metal oxide semiconductor field effect transistor
TW544814B (en) Double diffused field effect transistor and method of forming the same
TW410382B (en) Method of manufacturing forming metal oxide semiconductor transistor with raised source/drain
TW419730B (en) Mehgod for fabricating a semiconductor device having different gate oxide layers
TW406356B (en) A method of manufacturing shallow trench isolation structure
TW413887B (en) Method for forming trench-type power metal oxide semiconductor field effect transistor
TWI231965B (en) Method for manufacturing a semiconductor device
TW411560B (en) Structure of high voltage element and its manufacturing method
TW392311B (en) Manufacturing method for high pressure metal oxide semiconductor device
TW200300592A (en) Method of forming narrow trenches in semiconductor substrates
TW471175B (en) Method for fabricating high voltage transistor
TW389995B (en) Method of manufacturing high-voltage metal-oxide-semiconductor device
TW396434B (en) Semiconductor device and manufacturing method for semiconductor devices
JP2004363551A (ja) 半導体装置の製造方法
JPH02306665A (ja) 半導体装置の製造方法
US20080185675A1 (en) Trench Isolation Structure and a Method of Manufacture Therefor
JP2002343799A (ja) Soi基板及び半導体装置の製造方法
TW389987B (en) Method for producing high voltage device compatible with low voltage device
TW403973B (en) Manufacturing a high voltage device compatible with low voltage device
TW381319B (en) Transistor having composite sidewall spacer and method of construction
TW389986B (en) Method for producing shallow trench isolation (STI)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees