TW410471B - Manufacturing method for dual cylinder capacitor - Google Patents

Description

經濟、部中央標率局貞工消費合作社印" 410471 2890twf,doc/006 Λ7 Β7 五、發明説明（/ ) 本發明是有關於一種積體電路的結構與其製造方法， 且特別是有關於一種動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)之電容器的結構與方法。 當電腦微處理器功能逐漸增強，軟體所進行的程式與 運算越來越龐大時，記憶體的電容需求也就越來越高。而 隨著動態隨機存取記憶體積集度的增加，目前所發展的記 憶胞(Memory Cell)係由一個轉移場效電晶體(Transfer Field Effect Transistor, TFET)與一個儲存電容器所構成。 第1圖示動態隨機存取記憶體元件之記憶胞的電路示 意圖。其中，由半導體基底表面之電容陣列（Array of Capacitor)中所篩選出的電容器C，可利用其充放電的特性 儲存資料。最常見的作法，是將二進位的單一位元資料儲 存在所有的電容器中，當未充電時其邏輯狀態代表〇，而 充電後其邏輯狀態代表1。通常’在電容器C的下電極100 與上電極101間塡入介電質1〇2’以提供電極間所需要的 介電常數，並且將電容器C耦接至一位元線(Bit Line) BL， 藉由電容器C的充放電而達到讀寫的目的。而電容器C其 充放電之間的切換工作是透過轉移場效電晶體T執行之。 其方法是將位元縣BL與轉移場效電晶體T的源極相連， 電容器C與轉移場效電晶體T的汲極相接而字元線(Word Line) WL的信號則餽入轉移場效電晶體T之閘極，以選擇 電容器C是否與位元件BL相連接° 在傳統DRAM的儲存電容量少於lM(Mega=百萬)位元 時，在積體電路的製程中’主要利用二度空間的電容器來 3 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇Χ297公潑） (請先間讀背面之注意事項再填寫本頁) |( 、v5 經濟部中央標準局貝工消費合作社印架 ^10471 2890twf. doc/ 006 A7 B7 五、發明説明（) 實現，亦即泛稱的平坦型電容器(Planar Type Capacitor)。 由於一個坦型電容器需佔用半導體基底相當大的面積來儲 存電荷，故並不適合應用於高度的積集化。高度積集化的 DRAM，例如大於4M位元的儲存電容量者，需要利用三 度空間的電容器來實現，例如所謂的堆疊型（Stacked Type) 或溝槽型（Trench Type)電容器。 與平坦型電容器比較，堆疊型或溝槽型電容器可以再 記憶單元尺寸進一步縮小的情況下，仍能獲得相當大的電 容量。雖然如此，當記憶體元件在進入更高度積集化時， 例如具有64M位元容量的DRAM，單純的三度空間電容器 結構以不敷使用。 誠如熟悉此技藝者所知，記憶胞尺寸的縮小，儲存電 容値亦將減少；而電容値的減少又將造成α射線入射所引 起的軟錯誤(Soft Error)機會的增加。 解決的方法之一是，將電容器的電極與介電膜層向水 平方向延伸，並且向上堆疊而形成所謂Λ鰭型(Fin Type)的 堆疊電容器，使電容器可藉由表面積的增加，以增加儲存 的電容量。 另一種解決的方法則是，使電容器的電極與介電膜層 延伸成一垂直狀綠構，而形成所請的柱型(Cylindrical Type) 堆疊電容器，使電容器可藉由表面積的增加，而增加其所 能儲存的電容量。 隨著積集度不斷的增加，DRAM記憶包的尺寸仍會繼 續縮小。因此，熟悉此技藝者仍不斷找尋新的儲存電容器 4 本度適用中國國家標<(CNS ) A4规格（]〗〇_X297公策1 (請先閲讀背面之注意事項再填寫本頁) 17 '.V}/. --〆¥' 經濟部中央標準局貝工消贽合作社印^ 410471 五、發明説明（彡） 結構及其製造方法，藉以使得在儲存電容器所佔的平面縮 小的情況下，仍能維持所需的電容値。 第2A圖至第2E圖，其繪示爲習知的一種雙柱狀(Dual Cylinder)電容器的結構剖面示意圖。首先，請參照第2A 圖，在基底200上已先形成有隔離用的場氧化層202、導 電結構204、絕緣層206以及一層多晶矽層208 ;於此基底 2〇〇上覆蓋一層氧化矽層，並進行罩幕定義，以形成具有 開口的氧化層210，暴露出部分的多晶矽層208的上表面。 接著，請參照第2Β圖，進行氮化矽的沈積與蝕刻步 驟，以在具開口的氧化層210之側壁，形成氮化矽的間隙 壁212。然後，對多晶矽層208暴露出來的上表面進行熱 氧化法，使其在間隙壁212間的狹窄區域中，形成一呈粒 狀的氧化隔離層214。 之後，請參照第2C圖，去除氮化矽的間隙壁212，以 具開口的氧化層210與氧化隔離層214作爲罩幕，對多晶 矽層208進行蝕刻，以形成具有凹槽的多晶矽層208a。 接著，請參照第2D圖，於去除氧化矽層210與氧化 隔離層214後，利用一道微影蝕刻步驟去除外圍的多晶砂 層208a，以形成雙柱狀結構的下電極208b，藉凹凸曲面的 結構使下電極208b具有更大的表面積。_ 但是在製作形成此下電極結構，於形成具開口的氧化 矽層210時，需進行一道微影蝕刻步驟，以在氧化層上形 成開口；另外還需使用到另一道微影蝕刻步驟，藉以隔離 並形成兩相鄰的下電極208b結構。請參照第2E圖，若兩 5 本紙浪尺度適用中國囷家標準（CNS ) A4規格ί 210X29?公漦） 裳------許-----少" t (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局負工消费合作社印製 410471 2 8 9 0 twf . doc/0 0 6 A7 _B7_ 五、發明説明（¥ ) 道微影步驟在對準上產生偏差時’雙柱狀下電極208c(Dual Cylindrical Electrode)的外邊結構會寬窄不一，而較窄的一 側216很容易在後續製程中斷裂，此並非製程所樂意見到 .的。 有鑑於此，本發明的主要目的就是在提供一種雙柱狀 電容器的製造方法，形成一種具雙柱狀下電極的結構，較 習知製程少了一道微影製程的步驟，可降低製程所需的成 本；此外形成的下電極結構不會有上述雙柱狀下電極，因 爲對準產生偏差，而產生下電極在後續製程中斷裂的情形 發生。 根據本發明的目的，提出一種雙柱狀電容器的製造方 法，此製造方法之簡述如下：首先在形成有源/汲極區的基 底上形成並定義一層氮化矽層，暴露出源/汲極區。在氮化 矽層上覆蓋一層導電層，並耦接至基底的源/汲極區。接著， 在導電層上形成定義出柱狀氧化物，並依序在其側邊形成 氮化矽間隙壁與第一氧化物間隙壁。利用柱狀氧化物、氮 化矽間隙壁與第一氧化物間隙壁組合形成硬罩幕，透過此 硬罩幕對導電層進行蝕刻，去除未被覆蓋的導電層至暴露 出氮化矽層爲止。之後，去除柱狀氧化物及第一氧化物間 隙壁，接著在氮化矽間隙壁之兩側，形成第二氧化物間隙 壁與第三氧化物間隙壁。然後\去除氮化矽間隙壁’以第 二氧化物間隙壁與第二氧化物間隙壁對導電層進行蝕刻’ 去除部份導電層，以形成雙柱狀之下電極。於去除第二氧 化物間隙壁與第三氧化物間隙壁後，進行後續製程’依序 6 本紙張尺度適用中國國家標準.（CNS ) A4規格（210X297公釐） --------©-裝------1T-------M (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印^ 410471 2890twf . doc/006 A.7 B7 五、發明説明（5Ί 形成一層介電膜層與上電極覆蓋在下電極上，以完成電容 器的製作過程。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 圖式之簡單說明： 第1圖示動態隨機存取記憶體元件之記憶胞的電路示 意圖； 第2A圖至第2E圖，其繪示爲習知的一種雙柱狀電容 器的結構剖面示意圖；以及 第3A圖至第3L圖繪示依照本發明一較佳實施例的一 種雙柱狀電容器的製造流程繪示圖。 圖示標記說明： C 電容器 T 場效電晶體 BL.310 位元線 WL 字元線 100.328 上電極 101.208b 下電極 200.300 基底 202.302 場氧化層 204.304 導.電結構 206 絕緣層 208 多晶砂層 7 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------------1T^——Ly - (請先閱讀背面之注意事項再填寫本頁) 410471 2890twf.doc/006 A7 B7 五、發明説明（6) 208a 具凹槽的多晶矽層 208c 寬窄不一的雙柱狀下電極 210 具開口的氧化層 212 間隙壁 214 氧化隔離層 216 雙柱狀下電極較窄的一邊 306 源/汲極區 308 第一氧化層 312 第二氧化層 314 氮化砂層 316.316a 導電層 316b 雙柱狀導電層 318 柱狀氧化層 320 氮化矽間隙壁 322 第一氧化物間隙壁 324a 第二氧化物間隙壁 324b 第三氧化物間隙壁 326 介電膜層 (請先閱讀背面之注意事項再填寫本頁)

P 裝. 丨叙 經濟部中央標準局員工消費合作社印製 實施例 首先，請參照第3A圖，提供基底300，其上已形成有 隔離用的場氧化層302，導電結構304、源/汲極區306、 覆蓋於導電結構的第一氧化層308,以及透過第一氧化層 308連往源/汲極區306的位元線310 ;由於這些結構係以 習知方法製成，故在此不予贅述。在上述結善 8 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） Γ 經濟部中央標準局員工消費合作社印製 410471 2890tWf.d〇c/006 A? B7 五、發明説明（q) 第二氧化層312，形成方式比如化學氣相沈積法，厚度約 爲2000〜20000A ;於進行平坦化後，再將一層氮化矽層314 覆蓋在平坦的第二氧化層312上，氮化矽層314的形成方 式比如化學氣相沈積法，厚度約爲300〜3000A。 接著，請參照第3B圖，進行微影蝕刻步驟，去除部 分的氮化矽層314、第二氧化層312以及第一氧化層308， 暴露出未耦接位元線310的源/汲極區306。於微影蝕刻步 驟後，形成一層導電層316(比如多晶矽層)於氮化矽層314 上，並耦接至暴露出的源/汲極區306，導電.層316的厚度 約爲 3000~1000〇A。 之後，請參照第3C圖，在導電層316上形成一層厚 度約爲1000-8000A的氧化層，再以微影鈾刻步驟在導電 層316上，定義形成柱狀氧化物318，柱狀氧化物318係 形成於對應於導電層316,耦接至源/汲極區306的位置上。 接著，請參照第3D圖，在柱狀氧化物318的側壁上， 形成氮化矽間隙壁320，形成方式比如先沈積一層厚度約 爲1000-3000A的氮化矽層覆蓋在第3C圖所示的結構上， 再利用反應性離子蝕刻步驟蝕刻氮化矽層，而形成氮化矽 間隙壁320。 之後，請參照第3E圖，在氮化矽間隙壁320之側邊形 成第一氧化物間隙壁322,形成方式比如先沈積一層厚度 約爲1000〜3000A的氧化矽層覆蓋在第3D圖所示的結構 上’再利用反應性離子蝕刻步驟蝕刻氧化矽層，而形成第 —氧化矽間隙壁322。 9 本紙張尺度適用中國國家標车（CNS ) Μ規格（2HJX 297公釐） (請先閱讀背面之注意事項再填寫本頁) -訂 k. 經濟部中央橾準局貝工消費合作杜印製 410471 289〇twf.doc/006 五、發明説明（牙） 接著，請參照第3F圖，以柱狀氧化物318、氮化砍間 隙壁320、以及第一氧化物間隙壁322，組合作爲一硬罩 幕，對導電層316進行蝕刻步驟，至暴露出氮化矽層314 爲止；被硬罩幕覆蓋的導電層316a在蝕刻過程中被保留 下來，係用以在後續製程中分別形成電容器的下電極。其 中’柱狀氧化物318、氮化矽間隙壁320、以及第一氧化 物間隙壁322的形狀與結構之俯視圖如第3G圖所示，氮 化矽間隙壁320爲環狀包圍柱狀氧化物318，而第一氧化 物間隙壁322亦呈環狀，包圍在氮化矽間隙壁320之外側。 之後，請參照第3H圖，去除柱狀氧化物318與第一 氧化物間隙壁322，僅留下氮化隙間隙壁320，去除氧化 物的方式比如使用氫氟酸(HF)，在去除氧化物的過程中， 氮化隙層314可保護其下方的氧化層312不至被蝕刻到。 於氧化物去除後，在氮化矽間隙壁320之側壁形成第二氧 化物間隙壁324a與第三氧化物間隙壁324b，形成方式比 如先沈積一層厚度約爲1000-3000A的氧化矽層覆蓋在去 除氧化物的結構上，再利用反應性離子蝕刻步驟蝕刻氧化 矽層，而形成第3H圖所示的結構，其中第二氧化物間隙 壁324a不僅形成於氮化矽間隙壁320之側邊，亦形成在導 電層316a的側壁上。 其中，氮化矽間隙壁320、第二氧化物間隙壁324a、 以及第二氧化物間隙壁324b的形狀與結構之俯視圖如第31 圖所示。第二氧化物間隙壁324a成環狀，形成於氮化矽 間隙壁320之外圍；第三氧化物間隙壁324b亦呈環狀’ 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐] (請先閱讀背面之注意事項再填莴本貰) Ό-裝. 訂 1 經濟部中央標率局貝工消費合作社印製 410471 2890twf.doc/006 人7 __B7___ 五、發明説明（？） 形成於氮化矽間隙壁320之內側，而第三氧化物間隙壁 324b，並不會完全覆蓋移除柱狀氧化物318後暴露出之導 電層316a，故在第三氧化物間隙壁324b之內側仍有導電 層316a暴露出來。 接著，請參照第3J圖，去除氮化矽間隙壁320，去除 方式比如使用熱磷酸，此時未被第二氧化物間隙壁324a 覆蓋的氮化矽層314也會被去除掉，而剩下導電層316a與 第二氧化物間隙壁324a下方的氮化矽層314a。 之後，請參照第3K圖，以第二氧化物間隙壁324a與 第三氧化物間隙壁324b作爲罩幕，對導電層316a暴露出 來的部分進行蝕刻，至厚度變成約爲原來的1/2〜1/3爲止。 然後再將第二氧化物間隙壁324a，及第三氧化物間隙壁 324b去除，去除方式比如使用氫氟酸，至此即形成具雙柱 狀結構的導電層316b，係用以作爲電容器的下電極。要注 意的是，在去除氧化物間隙壁324a與324b的同時，位於 導電層316b下方的氧化層312，因爲部分表面暴露出來， 所以有部分會在此步驟中被移除。 .接著，請參照第3L圖，在作爲雙柱狀下電極的導電 層316b上，形成一層厚度約爲60A的介電膜層326，介電 膜層具有高介電常數，其材質比如1以氧化矽/氮化矽/氧化 矽(ΟΝΟ)、氮化矽/氧化矽(NO)、或是五氧化鉬(Ta205)組成。 然後，形成一層上電極328於介電膜層326上。 本實施例可應用於COB (Capacitor Over Bit-Line)與 CUB ( Capacitor Under Bit-Line)型的動態隨機存取記憶體。

II 本紙f尺度適ϋ國W家標準{ CNS ) A4規格（210Χ297ϋ) ^ " " (請先聞讀背面之注意事項再填寫本頁〕 裝‘ .η •Λ'線- 經濟部中央標隼局貝工消費合作社印製 410471 289〇twf . doc/006 A7 B7 五、發明説明（/〇) 雖然第3L圖未顯示，然熟習此技藝者當瞭解，第3L圖可 依照習知技術製作銲墊（Bonding Pad )、互連導線 (Interconnection)、隔絕保護層（Passivation)以及包裝 等等，以完成DRAM積體電路。由於此製程非關本發明之 特徵，故於此不多做贅述。 在本實施例中，製作電容器的下電極時，在形成雙柱 狀下電極的過程中，僅需使用一道微影蝕刻歩騾，用以形 成柱狀氧化物，較習知方法省略了一道微影軸刻步驟，有 助於降低製作的成本。而且，由於定義形成下電極的導電 層時，沒有使用微影蝕刻步驟，故無須擔心對準偏差的問 題發生、形成的雙柱狀下電極不會有寬窄不一的現象產 生。 另外，以微影蝕刻步驟形成的柱狀氧化物，若步驟中 的微影解析能力不足以做到預期的柱狀氧化物的寬度，可 在蝕刻形成柱狀氧化物後，利用氫氟酸進行等向性的蝕 刻，藉以得到理想寬度的柱狀氧化物，進一步的控制蝕刻 導電層，形成雙柱狀下電極的結構。故整個雙柱狀下電極 的形成完全不受限於微影技術的能力，僅受到鈾刻機台的 解析能力，而其能力遠較於一般微影能力爲佳，故可大幅 提升製程的解析能力。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度適用中國國家標準（CNS ) A4規格C 21〇χ297公釐} --------裝— (請t閲讀背面之注意事項再填寫本頁) T.. -°

Claims (1)

1. 410471 2890twf.doc/006 A8 B8 C8 D8 六、申請專利範圍 1. 一種雙柱狀電容器的製造方法，包括下列步驟： 提供一基底’其上至少具有一源/汲極區； 形成並定義一氧化矽層於該基底上，藉以暴露出該源/ 汲極區； 形成一導電層於該氧化矽層上，並耦接至該源/汲極 區> 形成一柱狀氧化物於該導電層上； 形成一氮化矽間隙壁於該柱狀氧化物之側邊； 形成一第一氧化物間隙壁於該氧化矽間隙壁之側邊； 去除部分該導電層，以暴露出該氮化矽層； 去除該柱狀氧化物與該第一氧化物間隙壁； 形成一第二氧化物間隙壁與一第三氧化物間隙壁於該 氮化矽間隙壁之側邊； 去除該氮化矽間隙壁；以及 透過該第二氧化物間隙壁與該第三氧化物間隙壁，去 除部分該導電層，以形成一雙柱狀下電極。 2. 如申請專利範圍第1項所述之方法，其中該氧化矽 層之厚度約爲2000〜20000A。 3. 如申請專利範圍第1項所述之方法，其中在形成並 定義該氧化矽層於該基底的步驟之後，更進一步的形成一 氣化砂層。 4. 如申請專利範圍第3項所述之方法’其中再進行去 除該氮化矽間隙壁的步驟時，也一倂去除暴露出的該氮化 砂層。 本紙張尺度適用t國國家榡準（CNS > A4规格（210X297公嫠） (請先閲讀背面之注$項再填寫本頁) 裝. 經濟部中央標準局員工消費合作社印製 410471 2 8 9 0 t wf . do c/0 0 6 ABCD 經濟部中央標準局貞工消費合作社印裝 六、♦請專利範圍 5. 如申請專利範圍第3項所述之方法，其中該氮化矽 層之厚度約爲300〜3000A。 6. 如申請專利範圍第1項所述之方法，其中該導電層 係爲一多晶矽層。 7. 如申請專利範圍第3項所述之方法，其中該多晶矽 層之厚度約爲300(M000〇A。 8. 如申請專利範圍第1項所述之方法，其中該柱狀氧 化物之厚度約爲1000-8000A。 9. 如申請專利範圍第1項所述之方法，其中該氮化矽 間隙壁、第一氧化物間隙壁、第二氧化物間隙壁及第三氧 化物間隙壁之厚度分別約爲1000〜3000A。 10. 如申請專利範圍第1項所述之方法，其中去除部分 該導電層，以形成一雙柱狀下電極的步驟中，被去除的部 分該導電層的厚度約爲該導電層厚度的二分之一〜三分之 _ 〇 11. 如申請專利範圍第1項所述之方法，其中去除該柱 狀氧化物、該第一氧化物間隙壁、該第二氧化物間隙壁以 ,及該第三氧化物間隙壁的方法係以氫氟酸進行。 12. 如申請專利範圍第1項所述之方法，其中去除該氮 化矽間隙壁的方法係以熱磷酸進行。 13. 如申請專利範圍第1項所述之方法，其中更進一步 的在該雙柱狀下電極形成後，依序形成一介電膜層與一上 電及於該雙柱狀下電極上。 14. 如申請專利範圍第13項所述之方法，其中該介電 (請先閲讀背面之注意事項再填寫本頁) 裝· iy-_ 氣- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 經濟部十央標準局貝工消費合作社印製 410471 289〇twf.doc/006 Bg C8 D8 々、申請專利範圍 膜層係由氧化形^ /氮化砂/氧化砂組成。 15. 如申請專利範圍第13項所述之方法，其中該介電 膜層係由氮化矽/氧化矽組成。 16. 如申請專利範圍第13項所述之方法，其中該介電 膜層係由五氧化鉬組成。 17. 如申請專利範圍第13項所述之方法，其中該上電 極係爲一多晶砂層。 18. —種雙柱狀電容器的製造方法，包括下列步驟： 提供一基底，其上至少具有一源/汲極區； 形成一氧化矽層於該基底上； .去除部分該氧化矽層，暴露出該源/汲極區； 形成一多晶矽層於該氧化矽層上，並耦接至該源/汲極 Τα-， Ιπα ’ 形成一柱狀氧化物於該多晶矽層上； 形成一氮化矽間隙壁於該柱狀氧化物之側邊； 形成一第一氧化物間隙壁於該氮化矽間隙壁之側邊； 去除的部分該多晶矽層，以暴露出該氧化矽層； . 去除該柱狀氧化物與該第一氧化物間隙壁； 形成一第二氧化物間隙壁與一第三氧化物間隙壁於該 氮化矽間隙壁之側邊； 去除該氮化矽間隙壁； 透過該第二氧化物間隙壁與該三氧化物間隙壁，去除 厚度約二分之一〜三分之二的部分該多晶矽層，以形成一 雙柱狀下電極； (請先閡讀背面之注意事項再填寫本頁) -装. 1Τ* .:線_ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 410471 2890twf.doc/006 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 形成一介電膜層於該雙柱狀下電極上；以及 形成一上電極於該介電膜層上。 19. 如申請專利範圍第18項所述之方法’其中該氧化 矽層之厚度約爲2000〜20000A。 20. 如申請專利範圍第18項所述之方法，其中在形成 該氧化矽層於該基底的步驟後，形成一氮化矽層於該氧化 矽層上，再去除部分的該氮化矽層與該氧化矽層’以暴露 出該源/汲極區。 21. 如申請專利範圍第20項所述之方法，其中該氮化 矽層之厚度約爲300〜3000A。 22. 如申請專利範圍第20項所述之方法，其中在進行 去除該氮化矽間隙壁的步驟時，一倂去除暴露出來之該氮· 化砂層。 23. 如申請專利範圍第18項所述之方法，其中該多晶 矽層之厚度約爲3000~1000〇A。 24. 如申請專利範圍第18項所述之方法，其中該柱狀 氧化物之厚度約爲1000〜8000A。 . 25,如申請專利範圍第18項所述之方法，其中該氮化 矽間隙壁、第一氧化物間隙壁、第二氧化物間隙壁及第三 氧化物間隙壁之厚度分別約爲1000〜3000A。 26.如申請專利範圍第18項所述之方法，其中去除該 柱狀氧化物、該第一氧化物間隙壁、該第二氧化物間隙壁 以及該第三氧化物間隙壁的方法係以氫氟酸進行。 27·如申請專利範圍第18項所述之方法，其中去除該 (請先鬩讀背面之注意事項再填寫本頁) 裝. 、1T' '線 本紙張尺度適用中國國家榡準（CNS ) Α4规格（210Χ297公釐） ABCD 410471 2890twf.doc/006 六、申請專利範圍 氮化矽間隙壁的方法係以熱磷酸進行。 28. 如申請專利範圍第18項所述之方法，其中該介電 膜層係由氧化矽/氮化矽/氧化矽組成。 29. 如申請專利範圍第18項所述之方法，其中該介電 膜層係由氮化矽/氧化矽組成。 30. 如申請專利範圍第18項所述之方法，其中該介電 膜層係由五氧化鉅組成。 31. 如申請專利範圍第18項所述之方法，其中該上電 極係爲一多晶砂層。 ^^^1 ^^^1 ^^^1 - I __1— I -I - (請先聞讀背面之注意事項再填寫本頁) -、t. 線- 經濟部中央標準局員工消費合作社印製 17 本紙張尺度適用中國國家橾準（CNS > A4規格（210X2^7公釐）