TW410302B - Pipelined fast fourier transform processor - Google Patents
Pipelined fast fourier transform processor Download PDFInfo
- Publication number
- TW410302B TW410302B TW088103872A TW88103872A TW410302B TW 410302 B TW410302 B TW 410302B TW 088103872 A TW088103872 A TW 088103872A TW 88103872 A TW88103872 A TW 88103872A TW 410302 B TW410302 B TW 410302B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- arithmetic unit
- fast fourier
- fourier transform
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Discrete Mathematics (AREA)
- Complex Calculations (AREA)
Description
410302 A7 B7 五、發明說明(1 ) 本發明係有關管線式快速傅立葉變換處理器,如申請 專利範圍第1項之非特徵部份中所述者。 (請先閱讀背面之注意事項再填寫本頁) 此一管線式快速傅立葉變換處理器在本藝中已爲所知 ’例如,可參考歐洲專利申請書1管線式快速傅立葉變換 處理器# ,出版編號0478128A2獲知。其中說明 一種管線式快速傅立葉變換處理器,包含疊接之四蝶式算 術單元,在先行技藝文件中縮寫爲B A U。此等單元各處 理在其輸入埠上所接收之資料,並產生一對輸出信號,此 等經由多工器連續施加於次級之輸入埠上,或在最後第四 級之情形,施加於記憶位置上。在每一單元內,輸出信號 在輸送至次單元之前*暫時儲存於四記發器中。先行技藝 文件之疊接單元之二故此可視爲與本發明之第一及第二算 術單元相當,而先行技藝之第一級中所含之四記發器則可 視爲與本發明之管線式快速傅立葉變換處理器之暫時記憶 器相當。先行技藝之多工器與記憶位置一起從而構成本發 明之快速傅立葉變換處理器內所含之記憶裝置。 經濟部智慧財產局員工消費合作社印5衣 先行技藝之處理器之各單元均含有相同之建造區塊, 用以對其各別輸入資料執行根値2操作快速傅立葉變換, 此後簡寫爲F F Τ操作,如先行技藝文件中所述。 在一些應用上,例如在非常高速數位用戶線傳輸及接 收模組中,需在1 〇 2 4時脈週期以內執行一 5 1 2點實 數F FT,因而,在每一週期中,自記憶裝置中讀出一資 料點而進入第一算術單元中。如精於本藝之人士所熟知, 執行5 1 2點實數F FT事實上相當於執行2 5 6點複數 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 410302 A7 __ B7_ _ 五、發明說明(2 ) FFT,計及一些改變,諸如美專利5,6 3 3,817 號’ ''快速傅立葉變換專用處理器"中所述。然而,當使 用先行技藝之處理器之構造執行2 5 6點複數F F T時, 需要太多之多工器,以符合目標時間限制。實則,在執行 2 5 6點複數F FT中,需通過先行技藝根値2式BAU 之8。僅使用疊接之此等B A U或級之二,同時通過該管 線4次,則自記憶裝置中讀出輸入資料而至第一 BAU中 已消耗掉4 X 2 5 6時脈週期以上,確實已超過目標時間 限制。故此,爲符合該時間限制,至少需要三B A U成疊 接設置。由於每一先行技藝B AU包含四多工器,如自先 行技藝文件之圖2中淸楚可見,故處理器中需包含總共 12倍乘器。然而’計及在本發明當時之積體電路技術之 技藝現狀,總共1 2多工器會導致積體電路面積太大。 本發明之一目的在提供以上所知型式快速傅立葉變換 處理器,但此成功達成有限時間及積體電路面積需求之折 衷。 依據本發明,此目的由申請專利範圍第1項之特徵部 份所述之快速傅立葉變換處理器達成。 如此,提供二專用之算術單元,一較小者,僅適於執 行至少一式之蝶式F F T計算,及一較大者,除上述該式 外,適於執行至少一第二式之蝶式F F T算術計算。取代 使用三級串連者,現僅需其二,一小者及一大者。此解決 辦法確實需要較之先行技藝之解決辦法爲小之晶片面積° 至於時間,在執行5 1 2點實數F FT上,此解決辦法僅 本纸張尺度適用中國國家標準(CNSM4規格(210 X 297公釐) ------I—^i—--1— 訂! 線' , (諳先閱璜背面之注意事項再填寫本頁) -5- 41030S Δ7 Α7 __Β7___ 五、發明說明(3 ) 需要3次逋該疊接或管線,如在另外節段中更詳細說明。 該時間故此在時間規定之內》 上述目的亦如申請專利範圍第2項之特徵部份中所述 達成,此爲申請專利範圍第1項之一直截選擇,且其中, 第一算術單元(輸入資料先在其中處理)可爲較小者,因 而,第二算術單元(此爲管線結構中需通過者)爲較大者 〇 本發明之又另一特色說明於申請專利範圍第3及4項 〇 在一些應用上,可能需先通過第一算術單元,其後, 管線中之第二算術單元執行第一 F F Τ有關之操作。在此 等應用上,獲得記憶裝置之較簡單之控制,尤其是當需由 算術單元執行之蝶式F F Τ操作數爲.非偶數時爲然,如在 此文件之說明部份中更詳說明者。 本發明之又另一特色說明於申請專利範圍第5項。 在先通過管線後,如尙未獲得最後F F Τ結果,則需 要第二次通過。此專利申請書指示恆在相同之方向上自第 一算術單元循該管線至第二算術單元,其後,記憶裝置適 於輸送中間F F Τ結果回至第一算術單元,且如此繼續進 行。此亦爲先行技藝之F F Τ處理器所遵循之方向。 本發明之又另一特色說明於申請專利範圍第6及7項 此意爲在每次通過管線後,在管線內之進行方向可反 向。每次通過後之反向導致記億裝置較爲簡單。實則,由 本紙張尺度適用中國國家標準(CNS)A4規格(210*297公釐> (請先閱請背面之沒意事項再填寫本頁) 裝------- 訂·! _!-線. 經濟部智慧財產局員工消費合作社印製 -6- 410302 Α7 Β7 五、發明說明(4 ) (請先閲讀背面之沒意事項再填寫本頁) 於記憶裝置包含一些用以儲存欲輸入欲輸送至第一算術單 元之資訊之專用位置,及用以儲存由第二算術單元送來之 中間結果之專用位置’故重行使用第二算術單元及記億裝 置間之連接,經由第二算術單元重行使用此等中間F F T 結果,確實導致較之需在儲存此等中間結果之位置及第一 算術單元間建立額外連接之情形爲簡單之安排。 本發明之又另一特色說明於申請專利範圍第8至11 項。 經濟部智慧財產局員工消費合作社印製 可由二算術單元執行之基本計算步驟故此包含一根値 4式快速傅立葉變換步驟’而可由二算術單元之最大者執 行之額外選擇步驟則包含一根値2式快速傅立葉變換步驟 ,一根値2式快速傅立葉變換步驟及隨後之一加/減步驟 ,及一根値4式快速傅立葉變換步驟及在前之一加/減步 驟。在點數等於2之乘方上之所有實數及複數快速傅立葉 變換以及所有實數及複數反快速傅立葉變換可從而使用所 述之此等步驟之合倂實施,例如可自本業中之專業文件熟 知。自相同文件,亦知根値2式以及根値4式算術單元二 者可僅由4倍乘器達成。在最複雜之算術單元內,此四倍 乘器可公用,因爲所述之4組蝶式快速傅立葉變換算術計 算每次僅執行一組。故此,該管線式快速傅立葉變換處理 器內所需之倍乘器之總量爲8,確實低於先行技藝之解決 辦法。 參考以下二實施例之說明及附圖,可更明瞭本發明之 以上及其他目的及特色,並最佳明瞭本發明本身,在附圖 本纸張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) 經濟部智慧財'產局員工消f合作社印製 ^10302 A7 B7 五、發明說明(5 ) 中: _ 圖1槪要顯示本發明之管線式快速傅立葉變換處理器 F F 丁 P ,及 圖2槪要顯示本發明之管線式快速傅立葉變換處理器 F F T P之另一直截選擇。 本發明之一快速傅立葉變換處理器F F T P槪要顯示 於圖1。該處理器包含一記憶裝置MA ’適於接收來自輸 入端(未顯示於圖1中)之輸入資料(標示爲資料入)之 連續樣品,以暫時儲存輸入資料之此等連續樣品’然後輸 送其至一第一算術單元A L U 〇,以暫時儲存自此第一算 術單元ALUO,或自一第二算術單元ALU1所接收之 中間或最後快速傅立葉變換結果,並輸送最後快速傅立葉 變換結果至一输出端(未顯示於圖1中),作爲連續輸出 資料(標示爲資料出)° 此記億裝置MA故此不獨包含如此之記憶位置,而且 包含讀出/寫入電路,及隨帶之讀出/寫入定址譯碼/解 碼電路。此種記憶裝罝爲精於本藝之人士普通所知,且故 此不在此文件中詳細說明。 在缸1所示之快速傅立葉變換處理器中,F FTP內 所含之第一算術單元A L U 〇雙向連接至記憶裝置MA。 然而,有其他之實施例,其中,ALUO僅適於單向接收 來自MA之資料。在圖1之實施例中,ALUO適於自記 憶裝置MA接收一第二組之第一算術單元輸入資料(標示 爲資料入ALU 〇 ),俾在其上執行以下蝶式F F T算術 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) -8 - 1-----------· I--111 訂·一 - - -----r (請先閱請背面之注意事項再填寫本頁) 410302 A7 _B7_____ 五、發明說明(6 ) (請先閱讀背面之注意事項再填寫本頁) 計算之一:一根値2式計算,一根:値4式計算,一根値4 式計算,一加/減步驟後之一根値4式計算,或一加/減 步前之根値2式計算。根値2式計算由標示爲根値2之區 塊執行,根値4式計算由標示爲根値4之區塊執行’加/ 減步驟後之根値4由標示爲d e c om + R4之區塊執行 ,及加/減步驟前之根値2式由標示爲s p e c R 2之區 塊執行。應注意所有此等功能區塊需要4倍乘器’此等可 公用,因爲每次僅使用一功能,以處理進來之資料。該圖 在此方面可能誤導,因爲一些電路,例如4倍乘器與一些 加法器/減法器由4不同之區塊共用。 對該組之第一算術單元輸入資料(資料入ALUO) 所執行之此等4算術計算之任一之結果標示爲資料出 1ALU0,並由第一算術單元ALUO輸送至一暫時記 憶器(標示爲SCRRAM)。在一些實施例中。 A L U 0亦適於僅旁通其進來之資料,故在此情形中,資 料出1ALU0相當於資料入ALUO » 經濟部智慧財產局員工消費合作社印製 暫時記憶器適於暫時儲存由A L U 0所輸送之此等資 料(資料出i A L U 0 ),俾在其後時間步驟之期間中, 輸送此等資料至快速傅立葉變換處理器F F T P之第二算 術單元ALU1»ALU1適於旁通進來之資料至記憶裝 置MA,或對其進來之資料執行根値4式F F T計算。任 一操作之結果標示爲資料出1ALU1,並由ALU1輸 送至記憶裝置Μ A。
應提出者,本發明之快速傅立葉變換處理器FFTP -9- 本纸張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) 經濟部智慧財產局員工消費合作社印製 410302 A7 _B7____ 五、發明說明(7 ) 另包含一控制單元,在圖中標示爲.c u,用以控制不同部 份之同步行爲。爲不使附圖過度複雜.,自控制單元C. U至 不同部份之不同控制信號並不顯示出。此控制單元CU亦 控制記憶裝置MA本身之操作,即自輸入端讀出資料,寫 入資料於輸出端上之時間,記憶器內欲暫時儲存及自其中 取出資料之位址及位置,以及至記憶器本身內之其他位置 之資料之內部重行配置。自控製單元至記憶裝置之控制信 號並使記憶裝置MA能決定自算術單元A L U 0及 A L U 1所接收之資料是否由一組最後快速傅立葉變換結 果所構成,或是否此等僅爲中間之結果,此等需要再度通 過由第一算術單元A L U 〇,暫時記憶器S C RRAM, 及第二算術單元A L U 1所構成之管線。自控制單元至二 算術單元A L U 0及A L U 1之控制信號決定前述不同之 操作何者欲由此等算術單元在連續時間步驟中執行,俾在 控制單元所知之預定數之點上執行快速傅立葉變換。 控制單元C U另控制暫時記憶器之操作,其方式與記 憶裝置相同。然而,由於暫時記憶器遠較爲小,且僅包含 有限數之記憶位置,在一實施例中例如爲3 2 ,與此相較 ,記億裝置Μ A則例如爲5 1 2位置,故自C ϋ至暫時記 憶器之控制邏輯遠較簡單β 爲第二次通過此管線,可有二變化。在第一變化中’ 管.線亦遵循自ALUO至ALU1之相同方向,此意爲由 A L U 1輸出至記憶裝置ΜΑ之資料由記憶裝置送回至 ALUO,供第二次通過該管線。此可重複進行,直至獲 I-----------— — —— — 訂 ----線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -10-
41030S A7 _B7__ 五、發明說明(8 ) (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 得最後之結果爲止。此爲古典之解決辦法,由大部份管線 式之先行技藝處理器使用。然而,本發明之管線式處理器 之一些實施例,諸如圖1所示者,適於在每第一次通過後 ,使用在相反方向上之管線。第二算術單元A L U 1從而 適於接收來自記憶裝置MA之一組第二算術單元輸入資料 (標稱爲資料入ALU1)。在資料出1ALU爲中間結 果之情形,資料入ALU1故此含有與資料出1ALU1 相同之資料。ALU1故此對資料出1ALU1執行相同 之根値4式F F T計算或旁通操作,從而產生一第二組之 第二算術單元輸出資料(標示爲資料出2ALU1),並 輸出此組至暫時記憶器S C RRAM。在次一時間步驟中 ,後者再輸送此資料至第一算術單元A L U 〇,於接收該 資料出2ALU 1時,此開始執行已提及之FFT有關計 算,即根値2式,根値4式,加/減後之根値4式,或加 /減後之根値2式步驟之一,或旁通操作,此視來自控制 單元C U之控制信號而定。該組結果資料(標示爲資料出 2 A L U 〇 )再輸送至記憶裝置MA。後者在控制單元 C U之控制下,再適於決定所接收之該組資料(資料出 2ALUO)爲中間或最後FFT資料。在前者之情形| 此資再度輸出至第一算術單元A L U 0,作爲一組新資料 入ALU0,或輸出至第二算術單元ALU1,作爲一組 新資料入ALU1。在資料出2ALU0爲最後FFT資 料之情形,記憶裝置輸送此等資料至輸出端,作爲下組之 資料出。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 410302 A7 _B7_ 五、發明說明(9 ) (請先閲讀背面之注意事項再填寫本頁) 注意在事實上,所有通過管線之組合均屬可能,僅取 於控制單元之控制,唯並非所有組合均屬實用。在此方面 ,連續交替方向之”乓乒”法在記憶裝置之內部記憶管理 方面最爲有利。例如,如初始資料儲存於記憶裝置Μ A之 一第一部份中,然後在執行一 2 5 6點F FT時,需要三 次通過,以獲得結果,如次一節中所說明。如選擇 ALU0-ALU1/ALU1-ALU0/ALU0-A L U 1之順序,則結果儲存於記憶裝置之直接連接至 A L U 1之一第二部份中,同時記憶裝置之直接連接至 A L U 0之第一部份此時已空出|可接收新來之資料。在 此情形,記憶裝置之讀出及寫入資料之邏輯較不複雜。 經濟部智慧財產局員工消費合作社印製 由此減少之該組F F T計算,即根値4式,根値2式 ,加/減步驟後之根値4式,及加/.減步驟前之根値2式 ,在構成2之乘方之實及複數資料上之所有實及複數 F FT及反快速傅立葉變換(簡寫爲I F FT)計算均可 達成。實則,在N數之點上之複數FFT及I FFT操作 (其中,N構成4之乘方,即4n)之情形,需執行η次根 値4式步驟,以獲得在此等4η點上之最後FFT或IFF Τ結果=在N=2 . 4m之情形,先需執行一根値2式操作 ,隨後執行m次根値4步驟。根値4及根値2式在F FT 及I F F T間稍爲不同,其意爲例如在按時間提取之根値 4或根値2步驟中,在FFT中需執行加法,而在 IFFT中則執行減法。 在實數FFT之情形,N構成4之乘方,即Ν=4Π, ;^纸張尺度適用中圔國家標準(CNS)A4規格(210 X 297公釐) _ 410302 A7 _B7__ 五、發明說明(10 ) (請先閲讀背面之注意事項再填寫本頁) 需計算η — 1次根値4式,隨後一最後%特殊"根値4式 ,由加/減步驟後之根値4式構成。在Ν = 2 · 4 m之情形 ,需先執行一根値2式操作,隨後m — 1根値4式操作, 隨後 ' 特殊根値4式〃操作。 在實數I FFT,其N構成4之乘方,即Ν=4Π,需 先執行一初始a預掃描# ,由根値2式蝶式,隨後一加/ 減步驟構成,隨後一根値2式蝶式,隨後η — 1次根値4 式=在N=2 _ 4m之情形,需先執行此 ' 預掃描"步驟, 隨後η次根値4式計算。注意且在此 '預掃描"中,需執 行之根値2稍與需執行之^基本'根値2不同,此意亦爲 加法可由減法取代。 精於本藝之人士適於知道使用倍乘器及加法器/減法 器之所有4不同根値2式及根値4式區塊之詳細實施例。 當共用不同之基本電路來實施此四區塊時,需插入多工器 。此等副區塊中所含之倍乘器,加法器/減法器,及多工 器亦由控制單元照顧。 經濟部智慧財產局員工"費合作社印製 在圖2中,顯示本發明之快速傅立葉變換處理器之另 一直截選擇之F FTP ~ »包含與第一實施例中所顯示之 相同之基本區塊,即一記憶裝置MA' ,一暫時記憶器 SCRRAM、,一中央單元CU、,及二算術及邏輯單 元ALUO、及ALU1 ' 〇其與第一實施例之唯一不同 爲進來之資料(標示爲資料入、)現先在最低能力之算術 單元(在圖2中爲ALU0、)處理。此處理步驟可由根 値4式操作構成,由建立區塊根値4 <執行,但亦可由旁 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -13-
41030S A7 ______B7___ 五、發明說明(11 ) 通操作構成,亦與第一選擇之F F. T P之情形相同。先執 行旁通操作在控制記憶裝置方面,例如,如需對進來之資 料執行非偶數之操作時’可具有一些優點。除旁通最後結 果經過第二算術單元ALU1、或ALU1外,更宜先旁 通第一算術單元A L U 0、或A L U 〇,並終止於第二算 術單元ALU1或ALU1 ’然後輸出該資料出。此視需 在某一順序中處理之不同步驟而定。欲在控制器中執行二 解決辦法之何一辦法取決於需實施之基本F F T步驟之量 。此自以下實例可以明瞭。 在用於非常高速之數位用戶線傳輸及接收模組上之一 實施例中,需執行5 1 2點之實數FFT及I FFT,快 速傅立葉變處理器之第一及第二選擇F FTP及 FFTP、合倂。FFTP用於快速傅立葉變換,而 F F TP、則用於反快速傅立葉變換。此意爲,如採取圖 1爲資料流之參考圖,則在FFT方向上,進來之資料進 入ALUO,而在執行IFFT上,進來之資料進入 ALU1。執行以後之蝶式FFT計算,如下表所示,其 中,D I T爲按時間提取之縮寫,及D I F代表按頻率提 取。 (請先閱讀背面之注意事項再填寫本頁) -I I I----- - — II - — II ^ ^ · 經濟部智慧財產局員工消費合作社印製 ALU0 ALU1 ALU1 ALU0 ALU0 ALU1 DIT根値2 DIT根値4 DIT根値4 DIT根値4 加/減+DIT根 値4 旁通 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) -14- 41〇3〇2 κι -___B7 _ 五、發明說明(12 ) (請先閱讀背面之注意事項再填寫本頁) 表1 :需對進來之資料執行操作,以執行一 5 1 2實 數F F T之順序之總覽,由此,資料自左至右通過此表處 理。參考圖1 » 在蝶式FFT計算後之I FFT中,執行計算: ALU1 ALU0 ALU0 ALU1 ALU1 ALU0 旁通 DIF根値2+ 加/減 DIT根値4 DIT根値4 DIT根値4 DIT根値4 表2 :需對進來之資料執行操作,以執行5 1 2實數 I F FT之順序之總覽,由此,順序自左至右通過此表, 並參考圖1。 在FFT變換方向上,資料故此進入ALUO,及最 後之F E T結果經A L U 1輸送至記憶裝置,而反向則用 於IFFT上。然而,可有許多其他組合,故此,控制單 元每次需修改,以實施特定之順序。 經濟邨智慧財產局員工消費合作社印製 另需注意在執行根値2式及根値4式操作時,按時間 提取步驟可由按頻率提取步驟取代,反之亦然。 且在執行複數FFT〜及I FFT、時’ D I T及 D I F建造區塊可用於前節所述之順序中,由此,即使 D I T及D I F區塊可混合。然而,後者之解決辦法並不 實用,且故此甚少使甩。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -15- 410302 A7 __B7___ 五、發明說明(13 ) 如所述,精於F F T變換演算法之人士另適於知道不 同之實施例,以執行D I T及D I F型之根値2,根値4 ,及特殊根値2及根値4建造區塊。注意在D ί T,先執 行一倍乘步驟,隨後加/減步驟,而在D I F型中,此順 序反轉。由於此實施在此文件之範圍外,且例如可在專門 之文件中見到,故不在此文件中進一步討論。 雖以上以特定之裝置說明本發明之原理,但應淸楚明 瞭該說明僅爲實例,而非限制如後附申請專利範圍中所界 定之本發明之範圍。 (請先閱讀背面之注意事項再填寫本頁) 裝·------ 訂 ί-----I I 線· 經濟部智慧財產局員工消t合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -16-
Claims (1)
- 410302 A8 B8 C8 D8 夂、申請專利範圍 1 .—種管線式快速傅立葉變換處理器(F F TP ) ,包含 (請先閱讀背面之注意事項再填寫本頁) —記憶裝置(MA),適於接收及儲存輸入資料(資 料入)之連續樣品; —第一算術單元(ALUO),連接至記憶裝置( M A ) ’並適於自其中接收第一組之第一算術單元輸出資 料(資料入ALIJO),俾在其上執行至少一種的蝶式快 速傅立葉變換算術計算,並產生第一組之第一算術單元輸 出資料(資料出1ALU0),供輸送至: —暫時記憶器(SCRRAN),連接至第一算術單 元(ALUO),並適於暫時儲存該第一算術單元輸出資 料(資料出1ALU0), 經濟部智葸財產局貝工消費合作社印製 一第二算術單元(ALU1),連接至暂時記憶器( SCRRAM)及記憶裝置(MA),並適於接收來自暫 時記憶器(SCRRAM)之第一組之第一算術單元輸出 資料(資料出1ALUO),俾在其上執行一旁通操作或 該至少一種的蝶式快速傅立葉變換算術計算,藉以產生第 一組之第二算術單元輸出資料(資料出1ALU1),供 輸送至該記憶裝置(MA), 該記憶裝置(MA)藉以適於決定第一組之第二算術 單元輸出資料(資料出AL U 1 )是否構成中間或最後快 速傅立葉變換結果, 藉此,如該第一組之第二算術單元輸出資料(資料出 1 ALU 1 )構成最後快速傅立葉變換結果,則該記憶裝 本纸張尺度適用中躅®家揉準(CNS ) A4規格(210X 297公釐) -17- 410302 A8 B8 C8 D8 六、申請專利範圍 置(MA)更適於輸送該第—組之第二算術單元輸出資料 (資料出1 A L· ϋ 1 )至管線式快速傅立葉變換處理器之 輸出端’作爲輸入資料(資料入)之連續樣品之連續快速 傅立葉變換結果(資料出1ALU1), 其特徵爲 .該第一算術單元(A L U 〇 )更適於對第一組之第一 算術單兀輸入資料(資料入A L U 〇 )執行至少一第二種 的蝶式快速傅立葉變換算術計算,此爲第二算術單元( ALU1)所不能執行者, 該第一組之第一算術單元輸出資料(資料出 1 A L U 〇 )藉以由對該第一組之第一算術單元輸入資料 (資料入A L U 0 )執行該至少一種或該至少第二種 的蝶式快速傅立葉變換算術計算獲得。· 2 · —種管線式快速傅立葉變換處理器(F FTP、 ),包含 一記憶裝置(MA、),適於接收及儲存輸入資料( 資料入 ')之連續樣品; —第一算術單元(ALUO、),連接至記億裝置( Μ A ^ ),並適於自其中接收第一組之第一算術單元輸入 資料(資料入ALUO、),俾在其上執行至少一種的蝶 式快速傅立葉變換算術計算,並產生第一組之第一算術單 元輸出資料(資料出1 ALUO、),供輸送至: —暫時記·億器(SCRRAM、)’連接至第一算術 單元(ALUO'),並適於暫時儲存該第一組之第一算 本紙張尺度遥用中國國家揉車(CNS ) A4規格(210X297公釐) ---------^— (請先閲讀背面之注意事項再填寫本頁) 1T 經濟部智慧財產局員工消費合作杜印製 -18- 經濟部智葸財產局員工消费合作社印製 410302 A8 Βδ C8 __________ D8 六、申請專利範圍 術單元輸出資料(資料出1 A L U 〇、), 一弟一算術單兀(ALU 1、),連接至暫時記億器 (SCRRAM、)及記憶裝置(MA、),並適於接收 來自暫時記憶器(S C R R a Μ、)之第一組之第一算術 單元輸出資料(資料出1 ALU0、),俾在其上執行一 旁通操作或該至少一種的蝶式快速傅立葉變換算術計算, 藉以產生一第一組之第二算術單元輸出資料(資料出 1ALU1、),供輸送至該記憶裝置(ΜΑ、), 該記憶裝置(ΜΑ、)藉以適於決定第一組之第二算 術單元輸出資料(資料出1 ALU 1 ' )是否構成中間或 最後快速傅立葉變換結果, 因而,如該第一組之第二算術單元輸出資料(資料出 1 A L U 1構成最後快速傅立葉變換結果,則該記憶 裝置(MA另適於輸送該第一組之第二算術單元輸出 資料(資料出1 ALU 1、)至管線式快速傅立葉變換處 理器之輸出端,作爲輸入資料(資料入、)之連續樣品之 連續快速傅立葉變換結果(資料出ALU 1 ), 其特徵爲 該第二算術單元(ALU1、)更適於對第一組之第 一算術單元輸出資料(資料出1ALU0、)執行至少一 第二種之蝶式快速傅立葉變換算術計算,此爲第一算術單 元(ALU0')所不能執行者| 該第一組‘之第二算術單元輸出資料(資料出 1 A L U 1、)藉以由對該第一組之第一算術單元輸出資 本紙張尺度逍用中國a家梂準(CNS ) Α4規格(2丨0Χ297公釐) ---------^-----------^ 1 (請先閲讀背面之注$項再填寫本页) -19- 經濟部智慧財產局員工消費合作社印製 410302 A8 B8 C8 _______ D8 六、申請專利範圍 料(資料出1 A L U 〇、)執行該至少一種或該至少一第 二種的蝶式快速傅立葉變換算術計算獲得。 3 如申請專利範圍第1項所述之管線式快速傅立葉 變換處理器(FFTP), 其特徵爲: 該第一算術單元(A L U 0 )更適於對第一組之第一 算術單元輸入資料(資料入ALU0 )執行旁通操作,該 第一組之第一算術單元輸出資料(資料出1ALU0)藉 以由第一組之第一算術單元輸入資料(資料入A L U 〇 ) 構成。 4 .如申請專利範圍第2項所述之管線式快速傅立葉 變換處理器(FFTP'), 其特徵爲: 該第一算術單元(ALU0')更適於對第一組之第 一算術單元輸入資料(資料入ALU0')執行旁通操作 ’該.第一組之第一算術單元輸出資料(資料出 1 ALU 0 ')藉以由第一組之第一算術單元輸入資料( 資料入ALU0、)構成。 5.如申請專利範圍第1或2或3或4項所述之管線 式快速傅立葉變換處理器(FFTP ; FFTP、), 其特徵爲: 如第一組之第二算術單元輸出資料(資料出 1 A LU 1 資料出1 ALU 1 —)構成中間快速傅立葉 變換結果,則該記億裝置(ΜΑ ; MA、)更適於輸送第 本纸張尺度適用中國國家揉車(CNS ) Μ规格(210X297公釐) ---------1-----—ir^------邊.一 (請先聞讀背面之注意^項再填寫本頁) -20- C C C C 8888 ABCD 六、申請專利範圍 一組之第—算術單兀輸出資料(資料出1 A L U 1 ;資料 出1ALU1、)至第一算術單元(alUO ; ALUO、)’作爲第一組之第一算術單元輸入資料(資 料入ALU〇;資料入ALUO')。 6 如申請專利範圍第1或3項所述之管線式快速傅 立葉變換處理器(FFTP), 其特徵爲: ^ 如第一組之第二算術單元輸出資料(資料出 1 A L U 1 )構成中間快速傅立葉變換結果,則該記憶裝 置(MA )更適於輸送第一組之第二算術單元輸出資料( 資料出1ALU1)至第二算術單元(ALU1),作爲 第一組之第二算術單元輸入資料(資料入A L U 1 ), 該第二算術單元(A L U )更適於接收來自記憶裝置 之該組第二算術單元輸入資料(資料入ALU1),並在 其上執行旁通操作或至少一種快速傅立葉變換有關之算術 計算’藉以產生一第二組之第二算術單元輸出資料(資料 出2ALU1),供輸送至暫時記憶器(SCRRAM) » 該第一算術單元(ALUO)更適於接收來自暫時記 憶器(S C RRAM)之該第二組之第二算術單元輸出資 料(資料出2ALU1),由對第二組之第二算術單元輸 出資料(資料出2 ALU 1 )執行旁通操作或至少一種的 蝶式快速傅立·葉變換有關之算術計算,或至少一第二種的 蝶式快速傅立葉變換有關之算術計算,輸送第二組之第一 本紙張尺度逍用中國國家揉準(CNS ) A4洗格(210X297公釐) ---------- (請先閱讀背面之注意事項再填寫本頁) 訂- 經濟部智慧財產局員工消費合作社印製 -21 - 經濟部智慧財產局員工消費合作社印製 410302 aj C8 ___D8 六、申請專利範圍 算術單元輸出資料(資料出2 A L U )至記億裝置(M A ), 該記憶裝置藉以適於決定第二組之第一算術單元輸出 資料(資料出2ALU0)是否構成中間或最後快速傅立 葉變換結果, 藉此’在第二組之第一算術單元輸出資料(資料出 2 A L U 0 )構成最後快速傅立葉變換結果之情形,該記 憶裝置(MA)更適於輸送該第二組之第一算術單元輸出 資料(資料出2 A L U 〇 )至管線式快速傅立葉變換處理 器之輸出端,作爲輸入資料(資料入)之連續樣品之連續 之快速傅立葉變換結果, 藉此’在第二組之第一算術單元輸出資料(資料出 2 A L U 0 )構成中間快速傅立葉變換結果之情形,該記 億裝置(MA)更適於輸送該第二組之第一算術單元输出 資料(資料出2ALU0)至第一算術單元(ALU0) ,作爲第一算術單元輸入資料(資料入A L U 0 ),或至 第二算術單元(ALU1),作爲第二算術單元輸入資料 (資料入A L U 1 )。 7 .如申請專利範圍第2或4項所述之管線式快速傅 立葉變換處理器(FFTP、), 其特徵爲: .如第一組之第二算術單元輸出資料(資料出 1 A L U 1 ')構成中間快速傅立葉變換結果,則該記憶 裝置(MA、)更適於輸送第一組之第二算術單元輸出資 本紙張尺度適用中國固家操準(CNS ) A4規格(210X297公釐) ---------装-----:I訂-------' < (請先H讀背面之注意Ϋ項再填寫本頁) -22- 410302 A8 Β8 C8 D8 六、申請專利範圍 料(資料出1ALU1、)至第二算術單元(a L U 1 ' ),作爲第一組之第二算術單元輸入資料(資料A A L U 1 ' ), 該第二算術單元(ALU 1、)更適於接收來自記憶 裝置之該組第二算術單元輸入資料(資料入A L ϋ 1、) ,並在其上執行旁通操作或至少一種或至少一第二種快速 傅立葉變換有關之算術計算,藉以產生一第二組之第二算 術單元輸出資料(資料出2 A L U 1、),供輸送至暫時 記憶器(SCRRAM'), 該第一算術單元(ALU0')更適於接收來自暫時 記憶器(S CRRAM ' )之該第二組之第二算術單元輸 出資料(資料2ALU1、),由對第二組之第二算術單 元輸出資料(資料出2ALU1')執行旁通操作或至少 一種的蝶式快速傅立葉變換有關之算術計算,輸送一第二 組之第一算術單元輸出資料(資料出2ALU0 < )至記 憶裝置(M A ' ), 該記憶裝置(ΜΑ')藉以適於決定第二組之第一算 術單元輸出資料(資料出2 A L U 〇、)是否構成中間或 最後快速傅立葉變換結果, 藉此,在第二組之第一算術單元輸出資料(資料出 2ALU0 ' )構成最後快速傅立葉變換結果之情形,該 記憶裝置(MA ' )更適於輸送該第二組之第一算術單元 輸出資料(資·料出2ALU0 ' )至管線式快速傅立葉變 換處理器之輸出端,作爲输入資料(資料入 ')之連續樣 本紙張尺度逍用中國國家揉準(CNS ) Α4规格(210Χ 297公釐) (請先Μ讀背面之注意事項再填寫本頁) 索· 、-B 經濟部智慧財產局員工消費合作社印製 -23- 410302 A8 B8 C8 D8 _ 六、申請專利範圍 品之連續之快速傅立葉變換結果, 藉此,在第二組之第一算術單元輸出資料(資料出 2ALU0、)構成中間快速傅立葉變換結果之情形’該 記憶裝置(Μ A、)更適於輸送該第二組之第一算術單元 輸出資料(資料出2ALU0 —)至第一算術單元( ALU0、),作爲第一算術單元輸入資料(資料入 A L U 0 ' ),或至第二算術單元(ALU1、),作爲 第二算術單元輸入資料(資料入A L U 1、)。 8.如申請專利範圍第1或2項所述之管線式快速傅 立葉變換處理器* 其特徵爲: 該至少一種的蝶式快速傅立葉變換算術計算由一列計 算構成,用以執行根値4式快速傅立葉變換步驟。 9 .如申請專利範圍第7項所述之管線式快速傅立葉 變換處理器, 其特徵爲= 該至少一第二種的蝶式快速傅立葉變換算術計算由一 列計算構成,用以執行根値2式快速傅立葉變換步驟。 1 0 .如申請專利範圍第7項所述之管線式快速傅立 葉變換處理器, 其特徵爲: 該至少一第二種的蝶式快速傅立葉變換算術計算由一 加/減步驟,·隨後一列計算構成,用以執行根値4式快速 傅立葉變換步驟。 本紙法尺度適用中國國家梯準(CNS ) A4規格(2I0X297公釐) I n I I ϋ n I It n ^—訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -24- 410302 il C8 D8 六、申請專利範圍 1 1 .如申請專利範圍第7項所述之管線式快速傅立 葉變換處理器, 其特徵爲: 該至少一第二種的蝶式快速傅立葉變換算術計算由一 列計算構成,用以執行根値2式快速傅立葉變換步驟,隨 後另一加/減步驟。 ---------良_____: I 丁 *______t 令 Ί —.11" (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度逍用中國國家橾準(CNS ) A4规格(210X 297公釐) -25-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP98400603A EP0942379A1 (en) | 1998-03-13 | 1998-03-13 | Pipelined fast fourier transform processor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW410302B true TW410302B (en) | 2000-11-01 |
Family
ID=8235298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088103872A TW410302B (en) | 1998-03-13 | 1999-03-12 | Pipelined fast fourier transform processor |
Country Status (8)
Country | Link |
---|---|
US (1) | US6330580B1 (zh) |
EP (1) | EP0942379A1 (zh) |
KR (1) | KR19990077845A (zh) |
AU (1) | AU1841999A (zh) |
CA (1) | CA2263626A1 (zh) |
IL (1) | IL128620A0 (zh) |
SG (1) | SG74702A1 (zh) |
TW (1) | TW410302B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2794921B1 (fr) * | 1999-06-14 | 2001-09-14 | St Microelectronics Sa | Procede et dispositif de transformation de donnees reelles en symboles complexes, notamment pour la reception de porteuses modulees en phase et en amplitude et transmises sur une ligne telephonique |
US7543010B2 (en) * | 2003-11-03 | 2009-06-02 | Board Of Regents, The University Of Texas System | Modular pipeline fast Fourier transform |
US7437396B2 (en) * | 2004-03-31 | 2008-10-14 | Intel Corporation | Apparatus and method for generating transforms |
US8356064B1 (en) | 2006-11-07 | 2013-01-15 | Marvell International Ltd. | Discrete Fourier transform calculation method and apparatus |
US7675847B2 (en) | 2007-07-10 | 2010-03-09 | Wipro Limited | Hardware implementation of a programmable FFT based on a half length FFT core |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4393457A (en) * | 1981-03-26 | 1983-07-12 | Advanced Micro Devices, Inc. | Method and apparatus for sequencing addresses of a fast Fourier transform array |
US4689762A (en) * | 1984-09-10 | 1987-08-25 | Sanders Associates, Inc. | Dynamically configurable fast Fourier transform butterfly circuit |
US5303172A (en) * | 1988-02-16 | 1994-04-12 | Array Microsystems | Pipelined combination and vector signal processor |
US5038311A (en) * | 1990-08-10 | 1991-08-06 | General Electric Company | Pipelined fast fourier transform processor |
US5293330A (en) * | 1991-11-08 | 1994-03-08 | Communications Satellite Corporation | Pipeline processor for mixed-size FFTs |
EP0710915B1 (en) * | 1994-11-07 | 2000-05-31 | Alcatel | Fast fourier transform dedicated processor |
EP0855657B1 (en) * | 1997-01-22 | 2007-03-14 | Matsushita Electric Industrial Co., Ltd. | Fast fourier transforming apparatus and method |
JP3938238B2 (ja) * | 1997-02-04 | 2007-06-27 | 沖電気工業株式会社 | 高速フーリエ変換処理装置 |
-
1998
- 1998-03-13 EP EP98400603A patent/EP0942379A1/en not_active Withdrawn
-
1999
- 1999-02-11 SG SG1999000521A patent/SG74702A1/en unknown
- 1999-02-19 IL IL12862099A patent/IL128620A0/xx unknown
- 1999-02-24 AU AU18419/99A patent/AU1841999A/en not_active Abandoned
- 1999-03-12 US US09/266,907 patent/US6330580B1/en not_active Expired - Fee Related
- 1999-03-12 CA CA002263626A patent/CA2263626A1/en not_active Abandoned
- 1999-03-12 TW TW088103872A patent/TW410302B/zh active
- 1999-03-12 KR KR1019990008417A patent/KR19990077845A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
AU1841999A (en) | 1999-09-23 |
US6330580B1 (en) | 2001-12-11 |
SG74702A1 (en) | 2000-08-22 |
KR19990077845A (ko) | 1999-10-25 |
IL128620A0 (en) | 2000-01-31 |
EP0942379A1 (en) | 1999-09-15 |
CA2263626A1 (en) | 1999-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9465611B2 (en) | Processor execution unit with configurable SIMD functional blocks for complex number operations | |
EP0282825B1 (en) | Digital signal processor | |
EP0329023A2 (en) | Apparatus for performing digital signal processing including fast fourier transform radix-4 butterfly computations | |
US6366936B1 (en) | Pipelined fast fourier transform (FFT) processor having convergent block floating point (CBFP) algorithm | |
Bényi et al. | Almost orthogonality and a class of bounded bilinear pseudodifferential operators | |
US8396913B2 (en) | Fast fourier transform architecture | |
EP0856801A1 (en) | Device, system and method for fast fourier transform processing | |
TW410302B (en) | Pipelined fast fourier transform processor | |
US6317770B1 (en) | High speed digital signal processor | |
JPH04307B2 (zh) | ||
US5732251A (en) | DSP with register file and multi-function instruction sequencer for vector processing by MACU | |
KR100255868B1 (ko) | 2의 보수 복소수 곱셈기 | |
WO2013098638A2 (en) | Method and device for data buffering for multiple-stream | |
US20110153706A1 (en) | Fast fourier transform architecture | |
Hazarika et al. | Low-complexity continuous-flow memory-based FFT architectures for real-valued signals | |
US6751642B1 (en) | Process and device for transforming complex symbols into real data, especially for the transmission over a telephone line of phase-modulated and amplitude-modulated carriers | |
JPH05174046A (ja) | 演算回路 | |
US9311274B2 (en) | Approach for significant improvement of FFT performance in microcontrollers | |
EP0988604A1 (en) | Device for converting series of data elements | |
JPS60164868A (ja) | 高速フ−リエ変換装置 | |
Xavier Glittas et al. | Two‐parallel pipelined fast Fourier transform processors for real‐valued signals | |
Krishnegowda et al. | Design and Synthesis of a 256-Point Radix-2 DIT FFT Core with Design Ware Library using Fixed-Point Number Representation | |
KR0159220B1 (ko) | 직렬 인터페이스 회로 | |
Ohlsson et al. | A low power architecture for implementation of digital signal processing algorithms | |
JP3616059B2 (ja) | メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |