經濟部中央標準局員工消費合作社印製 410295 A7 4 0 1 0 t w f , d 〇 c / Ο Ο 8 βγ … " -— 五、發明説明（丨） 本發明是有關於一種記憶體之存取（a c c e s s)控制裝置 與方法’且特別是有關於〜種可依據中央處理器（Central Processing Unit，簡稱CPU)送出之讀取要求之特性切換 運作模式之記憶體存取控制裝置。 由於電腦技術的進步，使電腦速度越來越快，其中除 了 CPU的速度提昇之外，電腦中的其餘部份的效率亦隨著 提昇，例如做爲電腦中主要記憶體的動態隨機存取記憶體 (Dynamic Random Access Memory，簡稱 DRAM)，除了存取 速度越來越快外，其控制方式亦有所改進，由早期的DRAM 架構，改進爲快速頁模式（Fast Page Mode，簡稱FPM)及 擴展資料輸出（Ex tended Data Out，簡稱EDO)形式的DRAM， 乃至最近普遍使用的同步DRAM(Synchronized DRAM，簡稱 SDRAM)。 目前，有部份的CPU爲了提昇運作的速度，將快取記 .憶_和CPU整合在同一個封裝之內，因此當CPU送出讀取 要求時，有可能是要將快取記憶體中的資料寫回（writeback) 記憶體 。依照 CPU 的運作方式’當 CPU 要將快取記 憶體中的資料寫回記憶體時，CPU在送出讀取要求後’經 過數個時脈（c丨ock)週期才會送出L1寫回信號’表示對應 之讀取要求是要將資料寫回記憶雔。由於U寫回信號是 在送出讀取要求數個週期之後才送出’因此一般習知之記 憶體存取控制裝置及方法皆是等到確定CPU是否送出L1 寫回信號之後’才實際進行讀取或寫回的動作，送出相關 命令給記憶體，用以由記憶體讀出CPU所要求之資料或將 | _ —___ 3______ 本紙張尺度顧中國ϋ家制t (CNS) A4規格（21(rx 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. A7 B7 410295 4 Ο 1 0 t w f . d o c / C) Ο 3 五、發明説明（7 ) CPU送出的寫回資料寫回記憶體。 由上述之討論，可知習知的記'憶體存取控制裝置及方 法之缺點爲在接收到讀取要求之後，需等到確定沒有L1 寫回信號之後才開始進行記憶體的讀取。根據實際的電腦 系統運作時之CPU對於記憶體之動作，一般有60%的動作 是CPU讀fci記憶體之資料’ 15%的動作是將資料寫回記憶 體，其餘的則是CPU要將資料寫入記憶體。因此提昇CPU 讀取記憶體的效率即可使整個電腦系統的效率提昇，所以 習知作法在讀取資料時，浪費在等待CPU送出L1寫回信 號的延遲時間1將使整個電腦系統的運作效率降低。 因此本發明的一目的就是在提供一種記憶體存取控制 裝置及方法，於收到CPU送出之讀取要求後，且在CPU送 出L1寫回信號之前即先進行讀取的動作，用以由記憶體 讀取所需之資料，可以減少等待CPU送出L1寫回信號的 延遲時間，提昇整個電腦系統之效率。 因此本發明的另一目的就是在提供一種能自動切換運 作方式之記億體存取控制裝置及方法，當CPU送出伴隨L1 寫回信號之讀取要求時，自動切換至確定CPU是否送出L1 寫回信號之後才進行讀取或寫回動作之運作模式；而當C P U 持續送出未伴隨1^1〃寫回信號之讀取要求時’則自動切換 至收到CPU送出之讀取要求後即進行讀取動作之運作，模 式。 爲達成本發明之上述和其他目的’本發明提出一種記 憶體存取控制裝置及方法，其中該記憶體存取控制裝置耦 I i [ 14. I |繁^— I I i 訂 I I 1 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作社印製 本紙張尺度適用中國闺家標準（CNS > Λ4規格（2〗OX297公釐） 經濟部中央標準局員工消費合作社印裂 410295 4 〇 1 0 t w f . d 〇 C / 0 0 3 五、發明説明（5 ) 接至一 CPU及一記億體》該CPU經該記憶體存取控制裝置 存取該記億體之資料。 該CPU送出一讀取要求以讀取該記憶體之資料，當該 CPU要將一寫回資料寫回該記憶體時，該CPU於送出該讀 取要求後經一第一預定時間後，送出一 L1寫回信號，並 於經一第二預定時間後，送出該寫回資料。 該記憶體存取控制裝置具有一第一運作模式及一第二 運作模式兩種運作模式，於該第一運作模式時，接收到該 讀取要求後，等待該第一預定時間後才按該讀取要求進行 一讀取動作，於第二運作模式時，接收到該讀取要求後， 即刻進行該讀取動作。 當該CPU送出伴隨該L1寫回信號之該讀取要求後， 則該記憶體存取控制裝置切換至該第一運作模式，以該第 —運作模式處理該CPU此後送出之該讀取要求；當該CPU 持續送出未伴隨該L1寫回信號之讀取要求達一預定數目 時，則該記憶體存取控制裝置切換至該第二運作模式，以 該第二運作模式處理該CPU此後送出之該讀取要求。 該記憶體存取控制裝置包括一 CPU界面電路、一記憶 體控制電路、及一模式切換電路。該CPU界面電路耦接至 該CPU及該記憶體控制電路，該記憶體控制電路除了耦接 至該CPU界面電路外，亦耦接至該記憶體，該模式切換電 路耦接至該CPU界面電路及該CPU。 當該記憶體存取控制裝置於該第一運作模式時，該CPU 界面電路於接收到該讀取要求後，經該第一預定時間後， 本纸張尺度適用中國國家標準（CNS > A4规格（2丨0X297公釐） I i l— n n [ 义 1111 訂 11 11 ^ *< (請先鬩讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 410295 at 0 0 8 B7 ~ — 五、發明説明（a ) ，當未收到該L1寫回信號時，送出一內部晴取要求，當收 到該L1寫回信號時，則送出一內部寫回要求；當讀記憶 體存取控制裝置於該第二運作模式時，該CPU界面電路於 接收到該讀取要求後，隨即送出該內部讀取要求，並且在 接收到該L1寫回丨g號後，送出一停止信號。依照本發明 的一較佳實施例，該CPU界面電路於該記憶體控制電路讀 取該資料時，方根據該L1寫回債號送出對應之該停止信 號。 該記憶體控制電路於接收到該CPU界面電路送出之該 內部讀取要求後，則根據該內部讀取要求由該記憶體讀取 一資料’當該記憶)體控制電路在讀取該資料後接收到該停 止信號時，則放棄該資料，並將該CPU送出之該寫回資料 寫回該記憶體；當該記憶體控制電路接收到該內部寫回要 求時，則將該寫回資料寫回該記憶體。 該模式切換電路負責切換該該CPU界面電路之運作模 式。當該模式切換電路於接收到該L1寫回信號後，則將 該CPU界面電路切換至該第一運作模式V當該CPU界面電 路於該第一運作模式下，該模式切換電路於持續接收到一 預定數目之未伴隨該L1寫回信號之該讀取要求之後*則 將該CPU界面電路切換至該第二運作模式。 依照本發明的一較佳實施例，其中該記憶體係一 SDRAM ° 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例，並配合所附圖式’作詳細 I ...士I ...... I ... 丁._ (請先聞讀背面之注意事項再填寫本頁) ^ ‘ 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） 410295 / 經濟部中央標準局貝工消费合作社印褽 五、發明説明（t) 說明如下。 圖式之簡m說明： 第1圖是本發明之記憶體存取控制裝置之方塊圖。 第2圖是模式切換電路之動作過程之流程圖。 第3A圖及第3B圖是CPU界面電路之第.一運作模式及 第二運作模式之動作過程之流程圖。 第4圖是記憶體控制電路之動作過程之流程圖。 第5A圖至第11C圖本發明之記憶體存取控制裝置之 時序圖。 圖式中標示之簡單說明： 110 CPU 112快取記憶體 120記憶體存取控制裝置 121 CPU界面電路 122記憶體控制電路 123模式切換電路 130記憶體 較佳實施例 請參照第1圖，其繪示依照本發明一較佳實施例的一 種記憶體存取控制裝置的方塊圖。 如圖所示，記憶體存取控制裝置丨2〇可供做爲CPU 110 存取記憶體130之控制，其中CPU 110之中可以包括快取 記憶體112，例如Intel公司所生產之Permum Π即屬於 此類CPU。記憶體Π0則可以是SDRAM。 如圖所不，記憶體存取控制裝置120之一端具有複數 條信號線耦接至CPU 110,在另一端亦具有複數條信號線 耦接至記憶體130。 ^^^1· In - : —bf - i I m^i ^^1 (請先閏讀背面之注^W-項再填寫本頁) -訂· 線- 本紙張尺度適用中圃國家梯準（CNS )八4規格< 2l〇XM7公釐} 經濟部中央標率局貝工消费合作社印裝 «0295 A7 A7 4 0 10 t. f . d o c： / Ο 0 8 B7 — — _ ____ _ - 五、發明説明（6 ) CPU 110經記億體存取控制裝置120存取記憶體130 的資料，因此記憶體存取控制裝置120可以接受CPU 110 送出之存取要求，再配合記憶體130的控制方式產生相關 控制信號，用以將CPU 110送出之資料寫入記憶體Π0中， 或是由記億體130讀出CPU 110所要的資料。 記憶體存取控制裝置120主要包括CPU界面電路121、 記憶體控制電路122、及模式切換電路123。CPU界面電路 121負責與CPU 110互相連接之信號之處理，當CPU 110 要存取記記憶體130之資料時，CPU會送出所需之控制信 號給CPU界面電路121，然後由CPU界面電路121送出對 應之控制信號給記憶體控制電路122。而記憶體控制路122 接受由CPU界面電路121送出之控制信號後，會產生配合 記憶體130之控制方式之控制信號，用以將CPU 110送出 之資料寫入記憶體130中，或是由記憶體130讀出CPU 110 所要的資料。模式切換電路123可根據CPU 110送出之讀 取要求之特性，切換CPU界面電路121之運作模式。 如圖所示，在電路中之所有電路運作皆是參考時脈信 號CCLK。在CPU界面電路121與CPU 110之間的連接信號 包括 ADS、REQ、HiTM ' HTRDY、HD、DRDY、及 DBSY，其中 各個信號視實際電路的設計，可能包括超過一條以上的信 號線'例如信號HD爲資料線，當CPU 110爲64位元之CPU， 則信號線HD需爲64條。此外，習知此技藝者亦應該知道， 可以視實際的設計，指定各個信號作用時爲低電位或高電 位，以下之討論只是依照本發明之一個實施例。 本紙蒗尺度適別中國國家標準（CNS ) A4规格（210X297公釐） I-----——1*—y-------ΐτ------^ (請先聞讀背面之注項再填寫本頁) 經濟部中央標準局員工消費合作社印製 410295 A7 4010twf.d〇c/〇Q8 -— - - I> / 五、發明説明（q ) 信號ADS爲CPU 110送出之信號，當其爲低電位時， 表示cpu no要送出存取要求，信號rEQ則爲CPU u〇送 出之讀取或寫入要求的存取要求。因爲在一般的電腦系統 運作當中’ CPU由記憶體讀取資料的機會佔大多數，因此 本發明之重點著重於讀取效率之改善，以下所討論之存取 要求將以讀取要求爲主。信號HITM代表CPU 11〇送出之 存取要求是否命中（hit)快取記憶體112(cache memory)中 已被更動之資料，當信號HITM爲低電位時，表示此讀取 要求命中快取記憶體112之資料己被更動，要將其寫回 (wnte back)記憶體130，當其爲高電位則不需寫回。信 號HTDRY則是配合CPU 110送出寫回之資料。信號DRDY 及DBSY爲CPU界面電路121送給CPU 110，當其爲低電位 時’表示於信號HD的資料是要送給CPU 110的資料。 在CPU界面電路121與記憶體控制電路122之間的連 接信號包括DADS、MD0FF、及DAT。其中信號DADS爲根據 CPU 110送來之信號ADS所產生的信號，當其爲低電位時， 表示要送出內部存取要求給記憶體控制電路122。同樣的， 內部存取要求亦可以是讀取或寫入要求，但本發明將著重 於讀取要求之處理。信號MD0FF爲CPU界面電路121送給 記憶體控制電路122的停止信號，此是當CPU 1丨0送出信 號HITM要將資料寫回記憶體時，CPU界面電路121送出信 號MD0FF要求記憶體控制電路Π2放棄先前讀取的資料， 並將CPU送出之資料寫回記憶體130。信號DAT則是資料 線。 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ297公釐） —H !ί5-11^I 11 訂— I 線 (請先閱讀背面之注意事項再填寫本頁) 410295 4〇10rwf . doc/008 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（δ ) CPU界面電路121具有第一運作模式及第二運作模式 之兩種運作模式，第一運作模式爲收到CPU 110送出的讀 取信號後，等待-段時間確定CPU 110不送出L1寫回信 號後，方送出內部讀取要求；第二運作模式則是在收到CPU 110配合信號ADS送出的讀取要求後，立即配合信號DADS 送出內部讀取要求。其中第二運作模式是假設CPU 110送 出之讀取要求不是寫回的要求，即在稍後不會送出L1寫 回信號，因此在收到CPU送出之讀取要求後，不等到確定 CPU 110是否送出L1寫回信號，即送出內部讀取信號，因 此可以減少等待的延遲時間。但相對的，假如等待CPU送 出L1寫回信號，則需花較長的時間。第一運作模式在收 到CPU送出之讀取要求後，等到確定CPU不送出L1寫回 信號，方送出內部讀取要求，在一般讀取資料的情形時， 需要花費較長的時間，但是當CPU送出L1寫回信號時， 則可直接送出內部寫回要求，將CPU送出之寫回資料寫回 記憶體，此種情況下，則較第二運作模式省時。 在電腦系統的一般運作情況下，常常在一段時間內， CPU會持續送出未伴隨L1寫回信號的讀取信號，相對的， 在另一段時間內，則持續送出伴隨L1寫回信號的讀取信 號’即要將資料寫回記憶體。因此，模式切換電路123的 功能即是依據CPU 110送出之讀取要求之特性來切換CPU 界面電路121之運作模式。當遇到CPU 110送出L1寫回 信號時，即將CPU界面電路121切換至第一·運作模式，以 縮短處理寫回資料之時間。若CPU持續送出沒有伴隨L1 (请先閱讀背面之注項再填寫本頁) *νβ 本紙張尺度適用中囤國家榡準（CNS > Μ規格{ 2]0χ297公釐） 經濟部中央標準局員工消費合作社印裝 410295 A7 4010twf.doc/008 B7 _ 五、發明説明（q ) 寫回信號的讀取要求都達一預定的數目，例如200個讀取 要求，則將CPU界面電路121切換至第二運作模式，以減 少等待L1寫回信號的延遲時間。如圖所示’模式切換電 路123接受CPU 11〇送出之信號ADS及HITM，用以偵測CPU 110送出之讀取要求之情形，然後以信號S控制CPU界面 電路121之運作模式，例如信號S爲低電位時，可控制CPU 界面電路121切換至第一運作模式，而信號S爲高電位時， 則可控制CPU界面電路121切換至第二運作模式。 記憶體控制電路122與記憶體130之連接信號包括CMD 及MD。其中信號CMD爲送給記憶體130之命令，此命令可 以是預充電（precharge)、啓動（activate)、或是讀取及 寫入命令。信號MD爲資料線。 請參照第2圖〜第4圖，其繪示分別爲依照本發明之 CPU界面電路121、記憶體控制電路122、及模式切換電路 123之動作過程之流程圖。本發明之記憶體存取控制裝置 著重於改善記憶體讀取之效率，因此流程圖主要亦是討論 處理CPU發出之讀取要求之狀況。 如第2圖所示，其繪示模式切換電路123之動作過程 之流程圖。 首先在步驟210，模式切換電路123經由信號S控制 CPU界面電路121切換至第一運作模式，即在收到CPU 110 送出之讀取要求時，確定是否收到L1寫回信號後，才送 出對應之內部讀取要求或內部寫回要求。 在步驟220，判斷CPU 110是否持續送出未伴隨L1寫 --------^--f------^------^ {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 410295 A7 4 0 1 〇 t w f . d 〇 c / 〇 〇 S B7 五、發明説明（γ) 回信號之讀取要求到一預定的數目’例如由CPU 110連續 送出超過200次未伴隨L1寫回信號之讀取要求。假如在 此過程遇到CPU 1丨0送出L1寫回信號，則CPU界面電路121 維持在第一運作模式，並且重新計數。 假如由CPU 110持續送出的未伴隨L1寫回信號之讀 取要求達預定的數目時，則表示CPU 110在往後的一段時 間內可能保持同樣的情況，因此至步驟230，將CPU界面 電路121切換到第二運作模式’即在收到CPU 110送出之 讀取要求時，假設其不是寫回的要求’不等到確定是否收 到L1寫回信號，即刻送出對應之內部讀取要求或內部寫 回要求，以減少等待的延遲時間。 在步驟240，判斷是否收到CPU 110由信號ΗΙΊ1送出 之L1寫回信號，假如未收到L1寫回信號，則CPU界面電 路121維持在第二運作模式。 假如收到CPU 110由信號HITM送出之U寫回信號， 則表示CPU 110在往後的一段時間內可能持續送出L1寫 回信號，要將快取記憶體之資料寫回記憶體，因此回到步 驟210，將CPU界面電路121切換到第一運作模式。 經濟部中央標準局貝工消費合作社印製 (諳先閱讀背面之注意事項再填寫本頁)
I 當電腦系統啓動後，模式切換電路丨23即在以上所討 論之流程圖之迴圈中重覆執行，以控制記憶體存取控制裝 置120於較佳的運作模式下工作。 如第3A圖及第3B圖所繪示，其分別繪示CPU界面電 路121之第一運作模式及第二運作模式之動作過程之流程 圖。 桊紙诋八反通坩中國國家榡隼（CNS ) A4規格（2丨〇〆29·?公釐 經濟部中央橾準局貝工消费合作社印繁 410295 A7 *1 Ο 1 0 t w i . d o c / Ο Ο 8 B7 * * " * * ~ 1 1 — 五、發明説明（ί i ) CPU界面電路〖21之第一運作模式之流程圖如第3Α圖 所繪示。 首先在步驟310，接收到CPU 110送來之讀取要求， 在許多情形下，CPU發動的讀取要求是連續數個讀取要求。 在步驟312，則等待一預設之時間，例如4個時脈週 期，確定CPU 110是否送出對應先前送出之讀取要求之L1 寫回信號。 若在預設時間內未收到L1寫回信號，則至步驟320， 配合信號DADS送出內部讀取要求給記憶體控制電路122。 然後至結束之步驟。 若收到CPU 110送出之L1寫回信號，則表示要將資 料寫回記憶體130，因此至步驟322，配合信號DADS送出 內部寫回要求給記憶體控制電路122，以將CPU 110送出 之寫回資料寫回記憶體130。然後至結束之步驟。 CPU界面電路121之第二運作模式之流程圖如第3B圖 所繪示。 首先在步驟350，CPU界面電路121接收到CPU 110 配合信號ADS及REQ發動的讀取要求，在許多情形下，CPU 發動的讀取要求是連續數個讀取要求。 在步驟352，CPU界面電路121不需等待確定CPU 110 是否送出L1寫回信號，即刻依據CPU Π0發出之讀取要 求配合信號DADS送出對應之內部讀取要求至記億體控制 電路122，若CPU發動的是連續數個讀取要求，則CPU界 面電路121亦送出對應之連續數個內部讀取要求。 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ------1---r--V-------訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印掣 410295 A? 4 0 I 0 t w f . d o c / Ο Ο 3 B7 五、發明説明（（τ) 在步驟360，CPU界面電路121判斷是否接收到由CPU 110之信號HITM送出之L1寫回信號。假若在預定之時間， 沒有接收到L1寫回信號，則至結束之步驟，完成CPU 110 之讀取要求。 假若CPU 110由信號HITM送出L1寫回信號，則表示 要將資料寫回記憶體，CPU界面電路121由信號MD0FF送 出停止信號給記憶體控制電路Π2，以通知記憶體控制電 路丨22放棄原先讀取之資料，並將CPU 110送出之資料寫 回記憶體130，然後至結束之步驟。 以上爲CPU界面電路121處理CPU 110送出之讀取要 求之動作過程之流程’接著配合第4圖之流程圖，討論記 憶體控制電路122處理CPU界面電路121送出之信號之過 程。 如圖所示，首先在步驟410 ,接收CPU界面電路121 配合信號DADS送出之內部讀取要求或是內部寫回要求。 在步驟420，判斷是否完成前一個存取動作，前〜 存取動作可能是讀取或是寫入之動作。若尙未完成前〜 存取動作’則繼續等待至完成前一個存取要求之後 行下一步驟。 ，再進 在步驟422’判斷所接收到的是否是內部讀取要 當所接收到的不是內部_要求，而是內部寫回要求护 則至步驟424,將CPU 11G送出之寫回資料寫回記憶 然後至結束之步驟。 當判斷所接收到的是內部讀取要求時，則至步 一 ^ J 0 ϊ 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公疫） (請先閱讀背面之注意事項再填寫本頁} -€ 、1Τ 線 經濟部中央標準局貝工消費合作社印策 410295 A7
^OiOtwf.doc/OOS ~_______B7 五、發明説明（丨々） 按照所接收到的內部讀取要求由記憶體Π〇讀取所需之資 料。當然熟習此技藝者應可知道’此讀取動作應配合記憶 體之控制方式，例如記憶體130爲SDRAM且假若其位址與 前一個存取動作之位址是在不同的記憶頁㈧⑽㈠時，必須 先由信號CMD送出預充電及啓動命令給記憶體13〇，以開 啓所需之記憶頁’再實際由記憶體130讀取資料。 在步驟440 ’判斷是否接收到CPU界面電路12】由信 號MD0FF送來的停止信號，假若沒有收到停止信號，即表 示CPU 110未送出L1寫回信號，不需做寫回的動作，因 此直接到結束之步驟，完成此讀取資料之過程。 假若接收到CPU界面電路121由信號MD0FF送來的停 止信號，則至步驟450,放棄所讀取之資料，然後將CPU 110 送出之寫回資料寫回記憶體1.30。 以上爲依照本發明之記憶體存取控制裝置及方法之方 塊圖及動作流程之解說，爲了更淸楚地說明本發明之記憶 體存取控制裝置及方法之動作方式，更配合第5A圖及第5B 圖至第11A圖及第11B圖之時序圖，做進一步的解說。其 中第5A圖、第6A圖、第7A圖、第8A圖、第9A圖 '第10A 圖、及第1U圖爲在不同情況下按照CPU界面電路12丨之 第一運作模式所得的時序圖，而第5B圖、第6B圖、第7B 圖、第8B圖、第9B圖、第10B圖、及第11B圖則爲對應 條件下按照CPU界面電路121之第二運作模式所得的時序 圖。另外，再配合第10C圖及11C圖，分別對應至第10A 圖與第10B圖以及第11A圖與第11B圖，用以說明模式切 本紙張尺度逋用中國國家標準（CMS > A4规格（210X297公釐） ------ϊ-------------訂------線 Ί (請先閱讀背面之注^>項再填寫本頁) 4 Ο 1 0 t vi f . d 〇 C / 0 0 8 五、發明説明（（it) 換電路123控制CPU界面電路121之運作模式時之運作情 形之時序圖。 在此實施例中，假設所有的時序圖中，由CPU 110送 出之讀取要求之連發長度（burst length)皆爲4筆資料， 而記憶體130之延遲時間（latency)則爲兩個時脈週期。 另外，假設CPU 110在送出讀取要求之後經過4個週期會 由信號HITM送出對應此讀取要求之L1寫回信號，以表示 此讀取要求是否要將更動的資料寫回記憶體，例如CPU 110 連續在週期ΤΙ、T4 '及T7送出3個讀取要求，在週期 送出之讀取要求，其L1寫回信號將在週期T5才可確定， 而在週期T4及T7送出之讀取要求’其L1寫回信號則需 分別等到週期T8及T11才可確定。 請參照第5A圖及第5B圖’其所繪示之時序波形之比 較條件爲由CPU 110送出的連續3個讀取要求皆在記憶體 130之同—個已開啓之記億頁（on Page)上。 經濟部中失樣準局貝工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 線 如第5A圖所示爲CPU界面電路121之第一運作模式 之時序圖，CPU 110分別在週期ΤΙ、T4、及T7由信號ADS 及REQ連續送出三個讀取要求。當CPU界面電路121接收 到由CPU 110送出之連續之讀取要求後，爲了減少等待L1 寫回信號之延遲時間，假設第一個讀取要求不是寫回的要 求，因此並未等到確定L1寫回信號之後才送出內部讀取 要求，而是在接收完信號REQ之後的週期T3，即送出第一 個內部讀取要求給記憶體控制電路122’對於第二個及第 三個讀取要求則都等4個時脈週期後，確定無L1寫回信 *_本紙張尺度逍國家梯準（CNS ) A4規格（2【〇><297公；^_ 經濟部中央標準局員工消費合作社印製 4〇i〇twf A7 _____B7 五、發明説明（|() 號，在週期T9及T12才分別送出第二個及第三個內部讀 取要求給記憶體控制電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之已開啓的記憶頁，於兩個週期後的週期T5，送 出讀取命令給記憶體130，記憶體丨30則在經過兩個週期 之延遲時間後，於週期Τ7開始由信號肌）送出CPU 110要 求之連續4筆資料。同樣的，記憶體控制電路122在週期 T9接收到第二個內部讀取要求之後，經判斷是在已開啓之 記憶頁後’於兩個週期後的週期T11送出讀取命令，而記 憶體130則在週期T13送回資料。最後，記憶體控制電路 122在週期T12收到第三個內部讀取要求，但配合記憶體 13 0之控制，需等待g彳思體完成前一個存取動作之後，才 可送下一個命令給記憶體130,因此記憶體控制電路i22 等記憶體130送出前一個讀取要求之最後第二筆資料時， 在週期T15才送出讀取命令給記憶體130，而記憶體13〇 則在兩個週期的延遲時間後的週期T17，在送完前一個讀 取要求之資料後’隨即由信號MD接著送出第三個讀取要 求的連續4筆資料。 如第5B圖所示’爲CPU界面電路121之第二運作模 式之時序圖。同樣的，以CPU 110在週期ΤΙ、T4、及T7 送出連續的3個讀取要求，當CPU界面電路121接收到第 一個讀取要求之後，隨即在週期T3由信號DADS送出內部 讀取要求給記憶體控制電路122，然後，收到第二個讀取 17 本紙張尺度適用中國國家標準（CNS ) A4^_ ( 2丨〇><297公着) ' ' ----Ί—------、一----I--訂------線^· ί請先聞讀背面之注意事項再填寫本頁} A7 4 Ο 1 0 t w f . d o c / Ο Ο 8 經濟部中央標準局員工消費合作社印装 B7 五、發明説明（丨（） 要求後，並不等到CPU 110送出L1寫回信號，在CPU liO 之信號ADS及REQ送出第二個讀取要求後，隨即在下一個 週期T6，由信號DADS送出內部讀取要求。然後，在收到 CPU 110的第三個讀取要求之後，一樣在隔一個週期的週 期T9，由信號DADS送出內部讀取要求。 另一方面，當記憶體控制電路122接收到CPU界面電 路121之第_-·>個內部讀取要求之後，在判斷其位址是在記 憶體130之已開啓的記憶頁之後，於週期T5由信號CMD 送出讀取命令給記憶體130,而記憶體130在兩個週期的 延遲時間之後，於週期T7開始送出CPU 110要求的連續4 筆資料。在週期T6，記憶體控制電路122接收到第二個內 部讀取要求時，因爲記憶體尙未完成前一個讀取動作，所 以記憶體控制電路122等到記憶體130送出第一個讀取要 求所要之資料的最後第二筆時之週期T9，才送出第二個讀 取命令給記憶體130，而記憶體Π0接到讀取命令之後， 經過兩個週期的延遲時間，正好已完全送出前一個讀取要 求之資料，接著在週期T11開始送出第二個讀取要求之4 筆資料。在週期T9時，記憶體控制電路122即已接到第 三個內部讀取要求，一樣等到記憶體130送出第二個讀取 要求之最後第二筆資料的週期T13時，才送出第三個讀取 命令給記憶體130,而記憶體130 —樣在兩個週期後，即 剛好送完前一個讀取要求之所有資料後的週期T15，開始 由信號MD送出第三個讀取要求之連續4筆資料。 由第5A圖及第5β圖之CPU界面電路121以第一運作 ------,-----η-------釘------ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標丰（CNS > Α4規格（210X297公釐） A7 B7
OlOtwf .doc' 五、發明説明（「）） 模式及第二運作模式運作之時序圖之比較，以第一運作模 式運作完成CPU 110送出之連續3個讀取要求需花費22 個週期，而以第二運作模式運作則只要20個週期。 請參照第6A圖及第6B圖，其所繪示之時序波形之比 較條件爲由CPU 110送出的連續3個讀取要求中的第一個 讀取要求之位址爲在已開啓的記憶頁，而第二個及第三個 讀取要求皆在不同的記憶頁（即關閉的記憶頁（off page)) 上。 如第6A圖所不，爲CPU界面電路121之第一運作模 式之時序圖。CPU 110分別在週期ΤΙ、T4、及T7由信號ADS 及REQ連續送出三個讀取要求。當CPU界面電路121接收 到由CPU丨10送出之連續之讀取要求後，假設第一個讀取 要求不是寫回的要求，因此並未等到確定L1寫回信號之 後才送出內部讀取要求，而是在接收完信號REQ之後的週 期T3,即送出第一個內部讀取要求給記憶體控制電路122， 對於第二個及第三個讀取要求則是等待4個週期後確定沒 有L1寫回信號，才在週期T9及T12分別送出第二個及第 三個內部讀取要求給記憶體控制電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之已開啓的記憶頁，於兩個週期後的週期T5，送 出讀取命令給記億體130,記憶體130則經過兩個週期之 延遲時間，在週期T7之後由信號MD送出CPU 110要求之 連續4筆資料。記憶體控制電路122在週期T9接收到第 本紙掁尺度適用中國國家梯準（CNS ) A4規格（2】0X297公釐） (請先閲讀背面之注意事項再填寫本頁) 丁 良 經濟部中央標率扃貞工消費合作社印製 經濟部中央標準局員工消费合作社印策 4 Ο 1 0 t w f . d ο (' / (4)1 0295 ^ B / 五、發明説明（丨δ) 二個內部讀取要求之後，經判斷是在關閉之記憶頁後，於 週期T11開始由信號CMD分別送出預充電、啓動、及讀取 命令，以控制記憶體130開啓新的記憶頁及讀取所需之資 料，而記憶體則在週期T17送回資料。在週期T12，記憶 體控制電路122收到第三個內部讀取要求，但配合記憶體 130之控制，記憶體控制電路122等記憶體〗30送出前一 個讀取要求之最後第二筆資料時，在週期T19才送出預充 電、啓動、及讀取命令給記憶體130，以開啓新的記憶頁 及讀取資料，而記億體130則在兩個週期的延遲時間後的 週期T25，開始由信號MD送出第三個讀取要求的連續4筆 資料。 如第6B圖所示，爲CPU界面電路121之第二運作模 式之時序圖。同樣的，CPU 110在週期ΤΙ、T4、及T7送 出連續的3個讀取要求，當CPU界面電路121接收到第一 個讀取要求之後，隨即在週期T3由信號DADS送出內部讀 取要求給記憶體控制電路122，然後，收到第二個讀取要 求後，並不等到CPU 110送出L1寫回信號，在CPU 11〇 之信號ADS及REQ送出第二個讀取要求後，隨即在下—個 週期T6，由信號DADS送出內部讀取要求。然後，在收到 CPU 110的第三個讀取要求之後，一樣在隔一個週期的週 期T9，由信號DADS送出內部讀取要求。 當記億體控制電路丨22接收到CPU界面電路丨21送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體Π0之已開啓的記憶頁，於兩個週期後的週期T5，送 I----;-------'』------訂------線 J (請先閱讀背面之注^^項再填寫本頁} 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210x297公釐） 經濟部中央標率爲員工消費合作社印製 410295 A7 4 0 1 0 t w f . d 〇 t： / 0 〇 ^ ι>7 五、發明説明（0) 出讀取命令給記憶體130’記憶體130則經過兩個週期之 延遲時間，在週期T7之後由信號MD送出CPU U0要求之 連續4筆資料。記憶體控制電路122在週期T6接收到第 二個內部讀取要求之後，經判斷是在關閉之記憶頁後，但 記憶體130未完成前一個讀取要求之動作，因此等到週期 T9才開始由信號CMD分別送出預充電、啓動、及讀取命令， 以控制記憶體130開啓新的記憶頁及讀取所需之資料，而 記憶體則在週期T15送回所需資料。在週期T9，記憶體控 制電路122收到第三個內部讀取要求，但配合記憶體13〇 之控制，記憶體控制電路122等記憶體丨30送出前一個讀 取要求之最後第二筆資料時，在週期T17才送出預充電、 啓動' 及讀取命令給記億體130 ’以開啓新的記憶頁及讀 取資料，而記憶體130則在收到讀取命令後的兩個週期的 延遲時間後的週期T23，開始由信號MD送出第三個讀取要 求的連續4筆資料。 由第6A圖及第6B圖之CPU界面電路121以第一運作 模式及第二運作模式運作之時序圖之比較，以第一運作模 式運作完成CPU 110送出之連續3個讀取要求需花費3〇 個週期，而以第二運作模式運作則只要28個週期。 請參照第7A圖及第圖’其所繪示之時序波形之比 較條件爲由CPU U0送出的連續3個讀取要求中的第一個 讀取要求之位址爲在已開啓的記憶頁，而第二個讀取要求 是在不同的記憶頁，第三個讀取要求則與第二個讀取要求 同一個記憶頁。 2 1 本紙張尺度適用中國國家榡準（C»s ) Α«ί规格（210Χ2.97公釐）
ί請先閲讀背面之注$项再填寫本頁；I Γ 經濟部中央標準局貝工消費合作社印製 410295 λ7 4 0 1 0 t w f » d ο c / 0 〇 S ___B7 五、發明説明（外） 如第7A圖所示’爲CPU界面電路121之第一運作模 式之時序圖。CPU 11〇分別在週期τι、T4、及T7由信號ADS 及REQ連續送出三個讀取要求。當CPU界面電路丨21接收 到由CPU 110送出之連續之讀取要求後，假設第一個讀取 要求不是寫回的要求，故並未等到確定L1寫回信號之後 才送出內部讀取要求，而在接收完信號REq之後的週期 T3，即送出第一個內部讀取要求給記憶體控制電路〖22， 對於第二個及第三個讀取要求則是等待4個週期後，確定 沒有L1寫回信號，才在週期T9及Ή2分別送出第二個及 第三個內部讀取要求給記憶體控制電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之已開啓的記憶頁，.於兩個週期後的週期T5，送 出讀取命令給記憶體130,記億體130則經過兩個週期之 延遲時間’在週期T7之後由信號MD送出CPU 110要求之 連續4筆資料。記憶體控制電路122在週期T9接收到第 二個內部讀取要求之後，經判斷是在關閉之記憶頁後，於 週期TU開始由信號CMD分別送出預充電、啓動、及讀取 命令，以控制記億體130開啓新的記憶頁及讀取所需之資 料，而記憶體則在週期T17送回資料。在週期T12，記憶 體控制電路122收到第三個內部讀取要求，但配合記憶體 130之控制，記憶體控制電路122等記憶體130送出前一 個讀取要求之最後第二筆資料時，在週期TI9才送出控制 命令給記憶體130，因爲是與前一個讀取要求在同一個記 (請先閱讀背面之注意事項再填寫本萸) 訂 -線 本紙張尺度適用中®國家捸準（CNS ) A4规格（210x297公釐） 。° £ d。。辦295 B7 經濟部中央標準局貝工消費合作社印裂 五、發明説明（7') 憶頁’故直接送出讀取命令’而記憶體130則在兩個週期 的延遲時間後的週期T21，開始由信號MD送出第三個讀取 要求的連續4筆資料。 如第7B圖所示，爲cpu界面電路m之第二運作模 式之時序圖。同樣的’ CPU 110在週期τ 1、T4、及.T7送 出連續的3個讀取要求，當CPU界面電路121接收到第一 個讀取要求之後，隨即在週期T3由信號DADS送出內部讀 取要求給記憶體控制電路122，然後，收到第二個讀取要 求後，並不等到CPU 110送出U寫回信號，在CPU 110 之信號ADS及REQ送出第二個讀取要求後，隨即在下一個 週期T6 ’由信號DADS送出內部讀取要求。然後，在收到 CPU丨10的第三個讀取要求之後，一樣在隔一個週期的週 期T9 ’由信號DADS送出內部讀取要求。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之已開啓的記憶頁，於兩個週期後的週期T5，送 出讀取命令給記憶體130,記憶體130則經過兩個週期之 延遲時間，在週期T7之後由信號MD送出CPU 110要求之 連續4筆資料。記憶體控制電路122在週期T6接收到第 二個內部讀取要求之後，經判斷是在關閉之記憶頁後，但 記憶體130未完成前-··個讀取要求之動作，因此等到週期 T9才開始由信號CMD分別送出預充電、啓動、及讀取命令， 以控制記憶體]30開啓新的記億頁及讀取所需之資料，而 記憶體則在週期T15送回所需資料。在週期T9，記憶體控 (請先閲讀背面之注意事項再填寫本頁) 、τ
本紙張尺度適用中國國家揉準（CNS ) A4規格（21〇X297公釐） 經濟部中央標準局貝工消費合作社印裂 410295 A7 ^ Ο 1 0 t W f , d O C / Ο Ο ο -J d B7 — - —— . _ _ 五、發明説明（Θ) 制電路122收到第三個內部讀取要求，但配合記憶體13〇 之控制，記憶體控制電路122等記憶體丨3〇送出前一個讀 取要求之最後第二筆資料時，在週期T17才送出下一個控 制叩令給記憶體13Q ,因爲和第二個讀取要求在同一個記 憶頁，因此在週期Τ17，記憶體控制電路122直接送出讀 取命令給記憶體Π0，而記憶體130則在收到讀取命令後 的兩個週期的延遲時間後的週期Τ19，開始由信號MD送出 第三個讀取要求的連續4筆資料。 由第7A圖及第7B圖之CPD界面電路121以第一運作 模式及第二運作模式運作之時序圖之比較，以第一運作模 式運作完成CPU 110送出之連續3個讀取要求需花費26 個週期’而以第二運作模式運作則只要24個週期。 請參照第8A圖及第8B圖’其所繪示之時序波形之比 較條件爲由CPU 110送出的連續3個讀取要求中的第一個 及弟—個讀取要求之位址爲在關閉的記憶頁，而第三個讀 取要求則與第二個讀取要求同一個記憶頁。 如第8A圖所示，爲CPU界面電路121之第一運作模 式之時序圖。CPU 110分別在週期ΤΙ、T4、及T7由信號ADS 及RE〇連續送出三個讀取要求。當CPU界面電路121接收 到由CPU Π0送出之連續之讀取要求後，假設第一個讀取 要求不是寫回的要求，故未等到確定L1寫回信號之後才 送出內部讀取要求，而在接收完信號REQ之後的週期T3， 即送出第-個內部讀取要求給記憶體控制電路122,對於 弟一個及第三個讀取要求則等4個週期後確定無L1寫回 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） -----；-------V -------訂------線 — (請先聞讀背面之注意事項再填寫本頁) 4〇]〇twf»do A7 B7 經濟部中央梯準局貝工消費合作社印装 五、發明説明（3 >) 信號，才在週期T9及T12分別送出第二個及第三個內部 讀取要求給記憶體控制電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之關閉的記憶頁，於兩個週期後的週期T5，送出 預充電、啓動、及讀取命令給記憶體130，記憶體Π0則 在接到讀取命令後，再經過兩個週期之延遲時間，在週期 T11之後由信號MD送出CPU 110要求之連續4筆資料。記 憶體控制電路122在週期T9接收到第二個內部讀取要求 之後，經判斷是在關閉之記億頁後，但配合記億體130之 控制，於週期T13才開始由信號CMD分別送出預充電、啓 動、及讀取命令，以控制記億體130開啓新的記億頁及讀 取所需之資料，而記憶體則在週期T19開始送回資料。在 週期T12,記憶體控制電路122收到第三個內部讀取要求， 但配合記憶體130之控制，記憶體控制電路122等記憶體 130送出前一個讀取要求之最後第二筆資料時，在週期T21 才送出控制命令給記憶體130,因爲是與前一個讀取要求 在同一個記憶頁，故直接送出讀取命令，而記憶體Π0則 在兩個週期的延遲時間後的週期T23，開始由信號MD送出 第三個讀取要求的連續4筆資料。 如第8B圖所示，爲CPU界面電路121之第二運作模 式之時序圖。同樣的，CPU 110在週期ΤΙ、T4、及T7送 出連續的3個讀取要求，當CPU界面電路121接收到第一 個讀取要求之後，隨即在週期T3由信號DADS送出內部讀 (請先聞讀背面之注意事項再填寫本頁)
線-J 本紙張尺度適用中國國家梯準（CNS ) A4現格UlO X 297公釐） 經濟部中央梯率局貝工消費合作社印製 410295 a7 4 〇 1 0 t w ί: . d o c / 0 0 S n_ _ B7 ____· 'j·^_ _ 五、發明説明（：W) 取要求給記憶體控制電路122，然後，收到第二個讀取要 求後’並不等到CPU 110送出L1寫回信號，在CPU 110 之信號ADS及REQ送出第二個讀取要求後，隨即在下一個 週期T6 ’由信號DADS送出內部讀取要求。然後，在收到 CPU 110的第三個讀取要求之後，一樣在隔一個週期的週 期T9，由信號DADS送出內部讀取要求。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之未開啓的記憶頁，於兩個週期後的週期T5，送 出預充電、啓動、及讀取命令給記憶體130，記憶體130 則於接收到讀取命令後，再經過兩個週期之延遲時間，在 週期T11之後由信號MD送出CPU 110要求之連續4筆資 料。記憶體控制電路122在週期T6接收到第二個內部讀 取要求之後，經判斷是在關閉之記憶頁後，但記憶體Π0 未完成前一個讀取要求之動作，因此等到週期T13才開始 由信號CMD分別送出預充電、啓動、及讀取命令，以控制 記憶體130開啓新的記憶頁及讀取所需之資料，而記憶體 則在週期T1 9送回所需資料。在週期T9，記憶體控制電路 122收到第三個內部讀取要求，但配合記億體130之控制， 記憶體控制電路Π2等記憶體130送出前一個讀取要求之 最後第二筆資料時，在週期T21才送出下一個控制命令給 記憶體130，因爲和第二個讀取要求在同一個記憶頁，因 此記憶體控制電路122直接送出讀取命令給記憶體130, 而記憶體130則在收到讀取命令後的兩個週期的延遲時間 (請先閲讀背面之注意事項再填寫本頁) 訂 線' 本紙張尺度速用中國國家橾準（CNS ) A4規格（210X297公釐） A7 B7 410295 4 010twf .d〇c/00.8 五、發明説明（式） 後的週期T23，開始由信號MD送出第三個讀取要求的連續 4筆資料。 由第8A圖及第8B圖之CPU界面電路121以第一運作 模式及第二運作模式運作之時序圖之比較，以第一運作模 式運作完成CPU 110送出之連續3個讀取要求需花費28 個週期’而以第二運作模式運作同樣需要28個週期。 請參照第9A圖及第9B圖，其所繪示之時序波形之比 較條件爲由CPU 110送出的連續3個讀取要求中的第一個、 第二個、及第三個讀取要求之位址皆在關閉的記憶頁。 如第9A圖所示，爲CPU界面電路121之第一運作模 式之時序圖。CPU 110分別在週期T1、T4、及T7由信號ADS 及REQ連續送出三個讀取要求。當Cpu界面電路121接收 到由CPU 110送出之連續之讀取要求後，假設第一個讀取 要求不是寫回的要求，因此並未等到確定L1寫回信號之 後才送出內部讀取要求，而是在接收完信號REQ之後的週 期T3,即送出第一個內部讀取要求給記憶體控制電路丨22， 對於第二個及第三個讀取要求則是等到4個週期後確定 CPU 110沒有L1寫回信號，在週期T9及T12才分別送出 第二個及第三個內部讀取要求給記憶體控制電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 憶體130之關閉的記憶頁，於兩個週期後的週期T5，送出 預充電、啓動、及讀取命令給記憶體130，記憶體130則 在接到讀取命令後，再經過兩個週期之延遲時間，在週期 本紙張尺度適用中國國家標準（CNS )八4说格（210X297公楚） —----，-----1.------訂------, {請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 經濟部中央標準局貝工消費合作社印笨 410295 a7 / 0 0 d 五、發明説明（) T11之後由信號MD送出CPU 110要求之連續4筆資料。記 憶體控制電路122在週期T9接收到第二個內部讀取要求 之後，經判斷是在關閉之記憶頁後，但配合記憶體130之 控制，於週期T13才開始由信號CMD分別送出預充電、啓 動、及讀取命令，以控制記憶體Π0開啓新的記憶頁及讀 取所需之資料，而記憶體則在週期T19開始送回資料。在 週期T12 ，記憶體控制電路122收到第三個內部讀取要 求，但配合記憶體130之控制，記憶體控制電路122等記 憶體Π0送出前一個讀取要求之最後第二筆資料時，在週 期T21才送出預充電、啓動、及讀取命令給記憶體130， 而記憶體130則收到讀取命令後，在兩個週期的延遲時間 後的週期T27，開始由信號MD送出第三個讀取要求的連續 4筆資料。 如第9B圖所示，爲CPU界面電路121之第二運作模 式之時序圖。同樣的，CPU 110在週期Ή、T4、及T7送 出連續的3個讀取要求，當CPU界面電路121接收到第一 個讀取要求之後，隨即在週期T3由信號DADS送出內部讀 取要求給記憶體控制電路122，然後，收到第二個讀取要 求後，並不等到CPU U0送出L1寫回信號，在CPU 110 之信號ADS及；REQ送出第二個讀取要求後，隨即在下一個 週期T6，由信號DADS送出內部讀取要求。然後，在收到 CPU 110的第三個讀取要求之後，一樣在隔一個週期的週 期T9，由信號DADS送出內部讀取要求。 當記憶體控制電路122接收到CPU界面電路121送來 1^----------今'------訂------線' ' (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 A7 4 Ο 1 0 t w f . d o c / 0 0 8 B7 五、發明説蟪切如5 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 億體130之未開啓的記憶頁，於兩個週期後的週期T5，送 出預充電、啓動、及讀取命令給記憶體130，記憶體130 則於接收到讀取命令後，再經過兩個週期之延遲時間，在 週期T11之後由信號MD送出CPU 110要求之連續4筆資 料。記憶體控制電路122在週期T6接收到第二個內部讀 取要求之後，經判斷是在關閉之記憶頁後，但記憶體〖30 未完成前一個讀取要求之動作，因此等到週期T13才開始 由信號CMD分別送出預充電、啓動、及讀取命令，以控制 記憶體130開啓新的記憶頁及讀取所需之資料，而記憶體 則在週期T19送回所需資料。在週期T9，記憶體控制電路 122收到第三個內部讀取要求，但配合記憶體130之控制， 記憶體控制電路122等記憶體130送出前一個讀取要求之 最後第二筆資料時，在週期T21才送出預充電、啓動、及 讀取命令給記憶體130，而記憶體130則在收到讀取命令 後的兩個週期的延遲時間後的週期T27，開始由信號MD送 出第三個讀取要求的連續4筆資料。 由第9A圖及第9B圖之CPU界面電路121以第一運作 模式及第二運作模式運作之時序圖之比較，以第一運作模 式運作完成CPU 110送出之連續3個讀取要求需花費32 個週期，而以第二運作模式運作同樣需要32個週期。 請參照第10A圖、第10B圖、及第10C圖，其繪示CPU 110連續送出之3個讀取要求中之第二個及第三個讀取要 求要寫回記憶體之時序圖，並且其中第一個讀取要求爲在 本紙張尺度適用中國固家標牟{ CNS ) A4说格（210X297公釐） ' n^i' a^^—τ 1JI *^—^1 11 d^i (請先閲讀背面之注意事項再填寫本頁) - 線 經濟部中央標率局貝工消费合作社印聚 經濟部中央梯率局貝工消费合作社印装 410295 at 4 Ο 1 0 t w f . d c c / (.) (j h gy 五、發明説明（j) 已開啓之記憶頁，第二個及第三個讀取要求則皆在不同之 記憶頁。 如第10A圖所示，爲CPU界面電路121以第一運作模 式運作之時序圖。CPU 110在週期ΤΙ、T4、及T7送出連 續的3個讀取要求，並且CPU 110於週期T8由信號HITM 送出對應於第二個讀取要求之L1寫回信號，而其要寫回 記憶體之資料則在週期T14由信號HD送出，CPU 110亦在 週期T11送出對應於第三個讀取要求之L1寫回信號，然 後在週期T19送出要寫回記憶體之資料。當Cpu界面電路 Π1接收到由CPU 110送出之連續之讀取要求後，假設第 一個讀取要求不是寫回的要求，因此並未等到確定L1寫 回信號之後才送出內部讀取要求，而是在接收完信號REQ 之後的週期T3，即送出第一個內部讀取要求給記憶體控制 電路〖22。CPU界面電路121於週期T4接收到第二個讀取 要求後，等到4個週期後的週期T8，收到CPU 110由信號 HITM送出之L1寫回信號，表示要將快取記憶體112之資 料寫回記憶體130，因此CPU界面電路121在週期T9配合 信號DADS送出內部寫回要求給記憶體控制電路122。對於 CPU 110送出之第三個讀取要求，亦在4個週期後的週期 T11收到由信號HITM送出之對應之L1寫回信號，因此在 週期T12配合信號DADS送出內部寫回要求給記憶體控制 電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部讀取要求之後，判斷此讀取要求之位址在記 本紙張尺度適用中國國家標準（CNS ) A4規格（2!〇><297公釐） (請先閲讀背面之注意事項再填寫本頁) 、11 -線· 經濟部中央標率局WC工消費合作社印製 4 010twf gj 五、發明説明（/ ) 憶體130之開啓的記憶頁，於兩個週期後的週期T5，送出 讀取命令給記憶體130,記憶體130則在接到讀取命令後， 再經過兩個週期之延遲時間，在週期T7之後由信號MD送 出CPU 110要求之連續4筆資料。記憶體控制電路122在 週期T9接收到對應第二個讀取要求之內部寫回要求後， 經判斷是在關閉之記憶頁後，於週期T12，送出預充電及 啓動命令給記憶體130,開啓所需之記憶頁，再等到CPU 110 於週期Π4開始送出寫回資料後，於週期T16送出寫入命 令給記億體]30，將CPU送出之寫回資料寫回記憶體130。 記憶體控制電路122在週期T12接收到對應第三個讀取要 求之內部寫回要求後，必須等到將前一個內部寫回要求之 資料寫入記億體130及CPU 110送出寫回資料後，在週期 T21，才送出預充電 '啓動、及寫入命令給記憶體13〇，用 以開啓所需之記憶頁以及將CPU 110送出之寫回資料寫回 記憶體130。 如第10B圖所示，爲CPU界面電路121以第二運作模 式運作之時序圖。當CPU界面電路121接收到第一個讀取 要求之後’隨即在週期T3由信號DADS送出內部讀取要求 給記憶體控制電路122，然後，收到第二個讀取要求後， 並不等到CPU Π0送出L1寫回信號，在CPU 110之信號ADS 及REQ送出第二個讀取要求後，隨即在下一個週期T6，由 信號DADS送出內部讀取要求。然後，在收到CPU 110的 第三個讀取要求之後’一樣在隔一個週期的週期T9，由信 號DADS送出內部讀取要求。雖然CPU界面電路〖21已根 本紙張尺度適用中菌國家梯準（CNS ) A4規格（2丨Οχ297公釐） -----,------气------訂------線I. (請先閲讀背面之注意事項再填寫本頁) 410295 A7 B7 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁) 據CPU no之讀取要求送出內部讀取要求，但在後來又接 收CPU 110之L1寫回信號，因此在記憶體控制電路122 送回第二個讀取要求之最後一筆資料時，CPU界面電路121 根據CPU之L1寫回信號，由信號MDOFF送出停止信號給 記憶體控制電路122。同樣的，CPU界面電路121根據CPU 之第二個L1寫回信號，在記億體控制電路122送回第三 個讀取要求之最後一筆資料時，由信號MDOFF送出停止信 號給記憶體控制電路122。 訂 線 經濟部中央梯準局負工消費合作社印笨 另一方面，記憶體控制電路122接收到第一個內部讀 取要求之後’因爲是在已開啓之記憶頁，所以在週期T5 直接送出讀取命令給記憶體130，然後記憶體Π0在週期 T7由信號MD送出CPU 110之第一個讀取要求所要求之資 料。當記憶體130送出最後第二個資料時，記憶體控制電 路122按照第二個讀取要求送出預充電 '啓動、及讀取命 令給記憶體130，然後記憶體130在週期T15送出資料， 但在送出最後一筆資料時，收到CPU界面電路12丨之停止 信號，因此將讀出之資料放棄，然後在週期T20送出寫入 命令給記憶體130’將CPU 110送出之資料寫回記憶體13〇 ◊ 在完成將CPU 1]0送出之資料寫回記憶體後，於週期T25， 記憶體控制電路122按照第三個讀取要求依續送出預充 電、啓動、及讀取命令給記憶體130，而記憶體在T31送 出資料，但在記憶體130送出最後一筆資料時，記憶體控 制電路122收到CPU界面電路121之停止信號，因此將讀 出之資料放棄，然後在週期T36時，將CPU 11〇送出之資 本紙张尺度適用中國國家梯準（〔郇）八4規格（21〇父297公釐> A7 B7 4 0lCltwf 紗 5 五、發明説明（3() 料寫回記憶體。 以上第10A圖及第10B圖中，CPU界面電路121是分 別固定以第一運作模式及第二運作模式運作，接著，如第 10C圖所示，爲CPU界面電路121原來在第二運作模式運 作，當模式切換電路123接收到CPU 110送出之L1寫回 信號後，將CPU界面電路121切換至第一運作模式運作之 時序圖。 如第10C圖所示，開始時，CPU界面電路121在第二 運作模式下運作，所以當CPU界面電路121接收到第一個 讀取要求之後，隨即在週期T3由信號DADS送出內部讀取 要求給記憶體控制電路122。然後，收到第二個讀取要求 後，並不等到CPU 110送出L1寫回信號，在CPU 110之 信號ADS及REQ送出第二個讀取要求後，隨即在下一個週 期T6，由信號DADS送出內部讀取要求。接著在週期T8， CPU 110由信號HITM送出對應第二個讀取要求之L1寫回 信號，模式切換電路123接收到CPU 11〇送出之L1寫回 信號後，改變信號S之狀態，例如由高電位改變爲低電位， 將CPU界面電路121切換至第一運作模式。因此，CPU界 面電路121在收到CPU 110的第三個讀取要求之後，等到 CPU送出對應之L1寫回信號後’才在週期T12由信號DADS 送出內部寫回要求。因爲對應第二個讀取要求之內部讀取 要求在模式改變之前已送出，因此在記億體控制電路122 送回第二個讀取要求之最後一筆資料時，CPU界面電路121 由信號MDOFF送出停止信號給記憶體控制電路122。 本紙張尺度適用中國國家標準（CNS ) M规格（210X：W公釐） -------------r------訂------線： (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消费合作社印裝 經濟部中央橾準局貝工消费合作社印装 A7 4 Ο 1 0 t： w f . d o c / Ο Ο 3 g7 五、發明説明Ο τ) 另一方面’記憶體控制電路12 2接收到第一個內部讀 取要求之後，因爲是在已開啓之記億頁，所以在週期Τ5 直接送出讀取命令給記憶體130,然後記憶體130在週期 Τ7由信號MD送出CPU Π0之第一個讀取要求所要求之資 料。當記憶體130送出最後第二個資料時，記憶體控制電 路122按照第二個讀取要求送出預充電、啓動、及讀取命 令給記憶體130，然後記憶體130在週期T15送出資料， 但在送出最後一筆資料時，收到CPU界面電路121之停止 信號，因此將讀出之資料放棄，然後在週期T20送出寫入 命令給記憶體丨30,將CPU 110送出之資料寫回記憶體130。 在完成將CPU U0送出之資料寫回記憶體130後，於週期 T25,記憶體控制電路122按照對應第三個讀取要求之內 部寫回要求，依續送出預充電、啓動、及讀取命令給記憶 體130,將CPU 110送出之資料寫回記憶體。 由第10A圖、第10B圖 '及第10B圖之時序圖之比較 可以得知，CPU界面電路121固定以第一運作模式運作完 成CPU 110送出之連續3個讀取要求需花費28個週期， 而CPU界面電路121固定以第二運作模式運作則需要39 個週期，最後，根據L1寫回信號來切換運作模式則需要32 個週期。 請參照第ΠΑ圖、第11B圖、及第〗1C，其繪示CPU 110 連續送出之3個讀取要求中之所有讀取要求皆要寫回記憶 體之時序圖’並且其中第一個讀取要求爲在已開啓之記憶 頁，第二個及第三個讀取要求則皆在關閉之記憶頁。 本紙張尺度適用中國困家榇準（CNS > A4规格（210X297公廣） ----------.--气-------IX------千 (請先閲讀背面之注項再填寫本頁) 4 Ο 1 0 t w f . d o c / Ο Ο 8 A7 B7 經濟部中央揉準局貝工消费合作社印製 五、發明説明（i 如第1 1A圖所示，爲CPU界面電路121以第一運作模 式運作之時序圖。CPU 110在週期ΤΙ、T4、及T7送出連 續的3個讀取要求，並且CPU 110於週期T5開始由信號HITM 送出對應於此3個讀取要求之L1寫回信號，而其要寫回 記憶體之資料則分別在週期T10、T15、及T20由信號HD 送出。當CPU界面電路121接收到由CPU 110送出之連續 之讀取要求後，等到CPU 110送出L1寫回信號之後，在 週期T6配合信號DADS送出對應於第一個讀取要求之第一 個內部寫回要求。CPU界面電路121於週期T4接收到第二 個讀取要求後，等到4個週期後的週期T8，收到CPU 110 由信號HITM送出之L1寫回信號，表示要將快取記憶體112 之資料寫回記憶體130，因此CPU界面電路121在週期T9 配合信號DADS送出內部寫回要求給記憶體控制電路122。 對於CPU 110送出之第三個讀取要求，亦在4個週期後的 週期T11收到由信號HITM送出之對應之L1寫回信號，因 此在週期T12配合信號DADS送出內部寫回要求給記億體 控制電路122。 當記憶體控制電路122接收到CPU界面電路121送來 之第一個內部寫回要求之後，判斷此讀取要求之位址在記 億體130之開啓的記憶頁，等到CPU 110送出對應於第一 個讀取要求之寫回資料後，於週期T12送出寫入命令，將 CPU送出之寫回資料寫回記憶體130。記憶體控制電路1_22 在週期T9接收到對應第二個讀取要求之內部寫回要求後， 經判斷是在關閉之記憶頁後，等到將前一個內部寫回要求 35 本紙張尺度^中囷國家^準（€邮）八4規格（21(^297公釐） --------.---y,------ir------線： (請先聞讀背面之注項再填寫本頁) 4〇1〇tW,«9〇2〇?5 A7 B7 經濟部中央榡準局員工消費合作社印製 五、發明説明（7〆） 之資料寫入記憶體130後，在週期T17，才依續送出預充 電、啓動、及寫入命令給記憶體130，用以開啓所需之記 憶頁以及將CPU 110送出之寫回資料寫回記憶體130。記 憶體控制電路122在週期T12接收到對應第三個讀取要求 之內部寫回要求後，等到將前一個內部寫回要求之資料寫 入記憶體130後，在週期T26，開始依續送出預充電、啓 動' 及寫入命令給記憶體130，用以開啓所需之記憶頁並 將CPU 110送出之寫回資料寫回記憶體130。 如第11B圖所示，爲CPU界面電路121以第二運作模 式運作之時序圖。當CPU界面電路121接收到第一個讀取 要求之後，隨即在週期T3由信號DADS送出內部讀取要求 給記憶體控制電路122，然後，收到第二個讀取要求後， 並不等到CPU 110送出U寫回信號，在CPU 110之信號ADS 及REQ送出第二個讀取要求後，隨即在下一個週期T6，由 信號DADS送出內部讀取要求。然後，在收到CPU 110的 第三個讀取要求之後，一樣在隔一個週期的週期T9，由信 號DADS送出內部讀取要求。雖然CPU界面電路121已根 據CPU 110之讀取要求送出內部讀取要求，但在收到CPU 110送出的L1寫回信號後，CPU界面電路121根據CPU之 L1寫回信號，在記憶體控制電路122送回對應各讀取要求 之最後一筆資料時，即在週期Π0、T26、及T42，由信號 MDOFF送出停止信號給記憶體控制電路12 2。 另一方面，記憶體控制電路122接收到第一個內部讀 取要求之後，因爲是在已開啓之記憶頁，所以在週期T5 (讀先閱讀背面之良意事項再填寫本頁) 订 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公嫠） 4 0 10twf A7 B7 經濟部中央橾率局貝工消費合作社印製 五、發明説明（ 直接送出讀取命令給記憶體13〇，然後記憶體13〇在週期 T7由彳g號MD送出CPIJ110之第一個讀取要求所要之資料， 但在送出最後-筆資料時，收到CPU界面電路送來之停止 信號’因此放棄已讀取之資料，在週期T12送出寫入命令 將CPU 110送出之資料寫回記憶體13〇。將寫回資料寫入 記憶體130後，在週期T17，記憶體控制電路122按照第 一個讀取要求送出預充電 '啓動、及讀取命令給記憶體 130 ’然後記憶體丨30在週期T23送出資料，但在送出最 後一筆資料時，收到CPU界面電路121之停止信號，因此 將讀出之資料放棄，然後在週期T28送出寫入命令給記憶 體130，將CPU 110送出之資料寫回記憶體130。同樣的， 將寫回資料寫入記憶體130後，在週期T33，記憶體控制 電路122按照第三個讀取要求送出預充電、啓動、及讀取 命令給記憶體130，而記憶體在T39送出資料，但在記憶 體130送出最後一筆資料時，記憶體控制電路122收到CPU 界面電路121送來之停止信號，因此將讀出之資料放棄， 然後在週期T44時，將CPU 110送出之資料寫回記憶體。 以上第11A圖及第11B圖中，CPU界面電路121是分 別固定以第一運作模式及第二運作模式運作，接著，如第 11C圖所示’爲CPU界面電路121原來在第二運作模式運 作，當模式切換電路123接收到CPU 110送出之L1寫回 信號後，將CPU界面電路121切換至第一運作模式運作之 時序圖。 如第lie圖所示，開始時，cpu界面電路m在第二 ------j---^---气 -------訂------線 U (請先閱讀背面之注^A'項再填寫本頁) 本紙張尺度適用中國國家標準{ CNS ) A4规格（210X297公釐） 經濟部中夾標準局員工消費合作社印裝 A7 B7 五、發明説明〇() 運作模式下運作，所以當CPU界面電路121接收到第一個 讀取要求之後，隨即在週期T3由信號DADS送出內部讀取 要求給記憶體控制電路122 °然後，在週期T5，CPU 11〇 由信號HITM送出對應第一個讀取要求之L1寫回信號，模 式切換電路123接收到CPU 110送出之U寫回信號後， 改變信號S之狀態’例如由高電位改變爲低電位，將CPU 界面電路〖21切換至第一運作模式。因此，CPU界面電路 121在收到CPU 11〇的第二個及第三個讀取要求之後，等 到CPU送出對應之L1易回丨目號後’才在週期及T9及 由信號DADS送出內部寫回要求。因爲對應第一個讀取要 求之內部讀取要求在模式改變之前已送出’因此在記億體 控制電路丨22送回第一個讀取要求之最後一筆資料時’ CPU 界面電路丨21由信號MDOFF送出停止信號給記憶體控制電 路 122。 另一方面，記憶體控制電路122接收到第一個內部讀 取要求之後，因爲是在已開啓之記憶頁，所以在週期T5 直接送出讀取命令給記憶體130,然後記憶體130在週期 T7由信號MD送出CPU 110之第一個讀取要求所要求之資 料。但在送出最後一筆資料時，收到CPU界面電路121之 停止信號，因此將讀出之資料放棄，然後在週期T12送出 寫入命令給記憶體130，將CPU 110送出之資料寫回記億 體130。在完成將CPU 110送出之資料寫回記憶體後，於 週期T17，記憶體控制電路122按照對應第二個讀取要求 之內部寫回要求，依續送出預充電、啓動、及讀取命令給 38 本紙張尺度適用中國國家榡準（CMS ) A4規格（210x297公釐） (诗先閱讀背面之注$項再填寫本頁) --11 4 0 10tiWil?^S B7 4 0 10tiWil?^S B7 經濟部中央標準局貝工消費合作社印策 五、發明説明（Μ ) 記憶體130，將CPU 110送出之資料寫回記憶體。然後， 在將寫回資料爲回目5憶體後130，於週期T2 5，記彳育·1¾ 0 制電路122按照對應第三個讀取要求之內部寫回要求^ 依續送出預充電 '啓動、及讀取命令給記憶體130，將cp(j 110送出之資料寫回記憶體。. 由第HA圖、第11B圖、及第11C圖之時序圖之比較 可以得知，CPU界面電路121固定以第一運作模式運作完 成CPU 110送出之連續3個讀取要求需花費33個週期， 而CPU界面電路121固定以第二運作模式運作則需要切 個週期，最後，根據L1寫回信號來切換運作模式則需要& 個週期。 從以上之討論，可知因爲CPU之運作特性爲在一段時 間內持續送出之未伴隨L1寫回信號之一般讀取要求’而 在另外的一段時間則會持續送出伴隨u寫回信號之要寫 回資料至記億體之讀取要求，本發明之記憶體存取控制裝 置及方法可.以根據CPU之運作特性自動選擇適當之運作模 式’使得在處理一般未伴隨L1寫回信號之讀取要求時， 能減少等待CPU送出L1寫回信號之等待時間，提昇CPU 讀取記憶體資料之效率，另一方面在CPU持續送出伴隨L1 寫回信號之讀取要求時，則等待預定之時間以確定是否送 $ L1寫回信號後，再進行讀取資料的動作。如此可以有 效減少由記憶體讀取資料所花費的時間，而電腦系統在運 #0# ’其中關於記憶體之運作，大部份是由記憶體讀取資 提昇記憶體讀取之效率，即可提昇整個電腦系統 本紙張尺度顏巾 '----^------1--t------訂------線 {請先聞讀t面之注意事項再填寫本頁，> 410295 A1 4 〇 1 0 r w f . go c / 0 0 B7 五、發明説明（9¾ ) 之效率。 雖然本發明已以較佳實施例揭露如上，然其並非用& 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作少許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀#-面之注意事項再填寫本頁) '線 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公A )