TW409459B - Code division multiplex communication system - Google Patents
Code division multiplex communication system Download PDFInfo
- Publication number
- TW409459B TW409459B TW87100563A TW87100563A TW409459B TW 409459 B TW409459 B TW 409459B TW 87100563 A TW87100563 A TW 87100563A TW 87100563 A TW87100563 A TW 87100563A TW 409459 B TW409459 B TW 409459B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- symbol
- output
- patent application
- communication device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
409458 A7 B7_ 五、發明説明) [發明所屬之技術領域] {婧先閱讀背面之注意事項再填寫本頁) 此發明係關於頻譜(spectral)擴散通訊,特別是與低消 耗電型符號分割多重通訊裝置有關。 [先行技術] 符號分割多重通訊(CDMA: Code Division Multiple Access)方式,相較於其他的多重通訊方式不能夠容許某一 定的用者以上,使其通訊品質會逐渐劣化(Graceful degradation),其能夠設定符號同步的範園內是可容許的, 而可能可以增加使用者的數目。再者,其耐干涉性、信號 秘匿、衰退(fading)性也都很好,因此在很多領域均被廣泛 的使用。 CDMA裝置係在送信裝置中將應送信的基帶(base band) 資料(data)乘上擴散符號,並再乘上載子(carrier)後從天線( antenna)發信。而在受信裝置中準備具有與送信時的擴散符 號同相位的擴散符號,並使用相關器取出基帶資料。 經濟部中央榡丰局負工消費合作社印衆 以往,以相關器而言*有滑動(sliding)相關器、SAW( Surface Acoustic Wave)匹配減波器(matched filter)、數位 LSI匹配濾波器等》 滑動相關器係使擴散符號較受信信號早巡回,並由具 有DLL(Delay Locked Loop)等的判定電路來使其同步。在滑 動相關器以同步檢波或與其類似的手段除去載子成份,即 是,輸入約爲晶片速率(chip rate)的頻率。但是此滑動相關 器需要晶片同步,再者,也具有進行同步捕捉需要時間的 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 409459 a? _B7_ 五、發明説明G ) 缺點,而且也具有無法將包含載子成份在內的受信信號输 入至滑動相關器的缺點。 SAW匹配逋波器能夠做高速晶片同步,在RF、 I F也能夠使用,但是由於擴散符號係由S AW元件的物 理圖案(pattern)所決定,因此難以做符號變更,再者,也 具有難以對應長擴散符號的缺點。 數位LSI匹配濾波器不需要晶片同步,再者,也具 有易於做符號變更的優點,但是卻具有消耗電力大的缺點 。以往使用CMO S積體電路技術的數位L S I匹配濾波 器由於其動作速度慢,因此只能夠被使用於基帶(base band [發明所要解決之課題] 經濟部中央榡準局員工消费合作社印裝 {请先閲讀背面之注意事項再填艿本頁) 近年來,移動體通訊(行動電話等)已逐渐普及。而 以使用於此移動體通訊的通訊方式而言,上述的CDMA 方式最受到注目。使用於此移動體通訊的C DMA的相關 器其擴散符號需要有可程式性,而且也需要是低消耗電力 的《 但是,上述的S AW匹配濾波器在擴散符號的可程式 性上有問題,另一方面,數位L S I匹配濾波器則消耗電 力大。 最近,已經開發出使用切換電容(switch capacitor)方式 的相關器,也逐漸被實用化。此相關器係對數位L S I匹 配濾波器再做改良,而相較於數位L S I匹配濾波器其消 本紙張尺度適用中國困家標準(CNS ) A4規格(210X 297公釐) -5- 409459 A7 B7______ 五、發明説明6 ) 耗電力只需要約1 / 1 0。 本發明係在此背景下形成,其目的在於提供擴散符號 具可程式性且其消耗電力遠小於以往的符號分割多重通訊 裝置。 〔用以解決課題之手段〕 申請專利範圍第1項之發明係一種符號分割多重通訊 裝置*係具有:接受電波並將其轉換爲電信號的受信手段 、及、依照時鐘脈衝(clock pulse)的時序(timing)而依序讀 入前述電信號的遲延手段、及、在前述時鐘脈衝的關閉(off )時序使前述遲延手段的驅動電流爲斷路的切換手段、及、 依照擴散符號而前述遲延手段的各輸出進行加減運算的加 減運算手段、及、依照前述加減運算手段的輸出而再生送 信信號的再生手段= 申請專利範圍第2項之發明係如申請專利範圔第1項 之符號分割多重通訊裝置,其中:前述受信手段接受電波 並將其轉換爲中間頻率的信號。 申請專利範圍第3項之發明係如申請專利範圍第1項 之符號分割多重通訊裝置,其中:前述受信手段接受電波 並將其轉換爲基帶信號β 申請專利範圍第4項之發明係如申請專利範園第1項 之符號分割多重通訊裝置,其中·前述遲延手段具有電壓 .電流轉換手段及電流遲延手段,在將前述電信號轉換爲 電流信號後,依時鐘脈衝的時序而依序將其讀入至該電流 ---'---.-----裝------訂-------線 {請先閲讀背面之注意事項再填寫本頁) 濟部中央標準局負工消費合作社印掣 本紙張尺度適用中國國家標準(CNS ) A#规格(210X297公釐) -6- 409459 Α7 Β7 五、發明説明6 ) 遲延手段。 申請專利範圍第5項之發明係如申請專利範圍第4項 之符號分割多重通訊裝置,其中:前述電流遲延手段係由 數目爲前述擴散符號的晶片數目的2倍的電流正反器所構 成》 申請專利範圍第6項之發明係如申請專利範圍第5項 之符號分割多重通訊裝置,其中:前述電流正反器係由: 由第1時鐘脈衝的上昇而對輸入電流取樣,並由前述第1 時鐘脈衝的下降而將其保持(hold )的第1取樣/保持電路 、及、由第2時鐘脈衝的上昇而對输入電流取樣,並由前 述第2時鐘脈衝的下降而將其保持的第2取樣/保持電路 以串聯接續所構成。 經濟部中央標準局員工消费合作社印製 (請先閱讀背面之注意事項再填寫本頁) 申請專利範圍第7項之發明係如申請專利範面第4項 之符號分割多重通訊裝置,其中:前述加減運算手段係由 :輸出前述擴散符號的擴散符號输出手段、及、依據前述 擴散符號輸出手段的输出而將前述電流遲延手段的各電流 遲延手段分別接續至第1或第2電流路徑並進行電流相加 的加算手段、及、從前述第1電流路徑的電流減去前述第 2電流路徑的電流的減算手段所構成。 申請專利範圍第8項之發明係如申請專利範困第4項 之符號分割多重通訊裝置,其中:前述加減運算手段係由 :輸出前述擴散符號的擴散符號输出手段、及、依據前述 擴散符號输出手段的輸出而將前述電流遲延手段的各電流 遲延手段分別接續至第1或第2電流路徑並進行電流相加 本紙張尺度適用中國國家標準{ CNS ) Α4規格(210x297公釐) A7 409459 ________B7 五、發明説明台) (請先聞讀背面之注意事項再填寫本頁) 的加算手段、及、從前述第1電流路徑的電流減去前述第 2電流路徑的電流的減算手段、及、在前述時鐘脈衝的關 閉時序使前述加算手段及減算手段爲斷路的切換手段所構 成β 申請專利範圍第9項之發明係如申請專利範圔第7項 之符號分割多重通訊裝置,其中:前述減算手段係:由第 1、第2電流鏡(current mirror)電路以串聯接續所構成,係 將前述第2電流路徑的電流供應至前述第1電流鏡電路的 輸入端,並將前述第1電流路徑的電流供應至前述第1電 流鏡電路的輸出端及第2電流鏡電路的輸入端,而從第2 電流鏡電路的輸出端獲得输出。 申請專利範圍第10項之發明係如申請專利範圍第4 項之符號分割多重通訊裝置,其中:前述再生手段係由: 將前述加減運算手段的輸出轉換爲電壓信號的電流.電壓 轉換器、及、將前述電流.電壓轉換器的输出積分以再生 送信信號的復調器所構成。 M濟部中央標率局負工消費合作社印掣 〔發明之實施形態〕 (1)實施形態之說明
以下,參照附圖來說明本發明之一實施形態》圖2係 顯示本發明之一實施形態的符號分割多重通訊裝置(受信 側)的構成的區塊圖。在此圖中,1爲天線,係接受來自 於其後說明的送信裝置的送信波。2爲混合器,係混合所 接受的送信波及輸出自局部振盪器3的信號,並輸出I F 本纸張尺度適用中國固家標率{ CNS ) A4規格(210:X297公釐) -8- 409459 A7 _____B7 五、發明説明$ ) (中間頻率)信號。 (贫先閲讀背面之注意事項再填寫本頁) 4係載子同步檢波器,對混合器2的輸出做同步檢波 。再者,擴散符號係使用PN(Pseudorandom Noise)符號* 5 係相關器,獲致產生自P N符號產生器6的P N符號及載 子同步檢波器4的輸出的相關性,並输出相關信號* 7係 使用稹分器等所構成的復調器,依相關器5的輪出而對基 帶資料復調· 其次,參照圖1說明圖2所示的相關器5的構成。此 相關器5係與以往的相關器不同,係使用切換電流(switched current)方式(switched current matched filter)、並由電流 加法而檢測出相關性。在圖1中,101係V/IC(voluge/ current converter),係將輸入自端子T1的信號Vin的電壓値 轉換爲電流値Iin,並由端子T2輸出。 經濟部中央橾準局負工消費合作社印製 圖3係顯示圖1的V/IC101的構成例的圖。在 此圖中,OP 1係放大(_)端子及(+ )端子的電壓差 的運算放大器,(+)端子係接續至端子T1而端子T1 係經由電阻R 1而接地。Μ 1 5將電壓轉換爲電流,係爲 源極(source)經由電阻R1而接地的η通道(channel)型M0S電晶 體,汲極(drain)係接續至端子T2 |而閘極(gate)則是接續至 運算放大器1的輸出端子。本構成雖然是使用所謂汲型的 V/ I轉換器,但也可以是使用所謂源型的V/ I轉換器 〇 其次,在圖1中,1 0 2 1、1 0 2 2 ..........' 1 0 2π (η 爲自然數)係 CDF/F (current delay 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐)·9· 409459 A7 B7 經濟部中央橾準局貝工消费合作社印製 五、發明説明t ) flip/flop),係在输入至端子丁71〜丁711的時鐘脈衝的時 序對分別輸入自端子T6 i〜T 6 -的電流取樣並將其暫時 保持,並在輸入至端子的時鐘脈衝的時序從 端子-及端子ΤΙ 〇!~Τ1 0»输出。 圖4係顯示圖1的CDF/F 10 2n亦爲同一構成)的構成的一例的圖。此 CDF/F 102Χ係由:保持電流的取樣保持電路 SH1及SH2所構成。在取樣保持電路SH1的構成中 ,Μ 1係源極接地的η型MO S電晶體,汲極係經由定電 流源A 1而接續至電源Vdd *閘極則接續至汲極,而源極 經由Μ 0 S電晶體Μ 2而接地♦ M3亦爲源極接地的η型MOS電晶體•汲極係經由 定電流源A 2而接續至電源Vdd,閘極則經由開關 SW1而接續至MOS電晶體Ml的閘極,而源極經由 MO S電晶體M4而接地。 上述的η型MO S電晶體係指所謂的η通道 M0SFET。再者,pSMOS電晶體係指ρ通道 MOSFET。這些η型M0S電晶體及p型MOS電晶 體均爲在閘極未外加電壓時》在汲極/源極間幾乎沒有電 流流動的增強(enhancement)型MOSFET。雖然也是可 以使用在閘極未外加電壓時,在汲極/源極間會有電流流動 的空乏(depletion)型MOSFET,但是其性能會有無法獲致實 施例所示的動作特性的缺點。 以基本構成而言,在一個取樣及保持(sample and hold) 本紙張尺度通用中國國家標準(CNS ) A4規格(210X297公釐)"""_彳〇 . ---1-----^------1T------0 (τί-先W讀背面之注意事項再填寫本頁) 409459 A7 B7 經濟部中央標準局負工消费合作社印製 五 、發明説明$ ) * 1 I 電 路, 即 是圖 4的S Η 1中 ,使電流源 A 1 及 A 2 的 電流 1 1 I 値相同 〇 並使 S Η 1 的η通道MO S電 晶體Μ 1及 Μ 3的 1 1 厂 閘極寬 /閘 極長比 」爲相 同*再者, 在圖4的S Η 2中 I 1 J 使電 流 源A 3、A 4及A 5的電流値相同。並使 S Η 2 V. 先 1 的 η通 道 MO S電晶 體Μ 5 、Μ 7 及 Μ 9的「閘極寬 /閛 讀 背 面 ! I 極 長比 J 爲相 同。若 是如此 ,則 S Η 1 的輸入電流 I | "及 之 注 意 .1 S Η 1 的 輸出 電流I s的絕對値大小會相同。再者 t S Η 2 事 項 再 1 1 的 輸入 電 流I S及來! 自於Τ 9 1的輸出電流(lout) 及來 填 寫 本 i 裝 白 於Τ 1 0 1的輸出電流的大小會相同 0 r W 1 | ΓΡΊ 圖 1 的開 關S W 1、S W 2可以是 由η型Μ 0 s 電晶 - 1 I 體 所構 成 。若 是外加 電源電 壓V d d至閘極,則η型 1 1 Μ 0 S 電 晶體 的汲極 /源極 會成爲導通 狀態,成爲打開( 1 訂 〇 Ν ) 而在閘極電 壓爲零 時•汲極/ 源極會成爲 遮 斷狀 1 態 ,成 爲 關閉 (OF F ) 〇 後述圖1 1 的開關S W 1 1 ' 1 I S W 1 2 、S W 2 1 ' S W 2 2也同樣 的可以是由 n 型 1 [ Μ 0 S 電 晶體 所構成 〇 線 如 此 ,若 是使一 個C D F / F內的 電流値相等 則便 - 1 1 能夠相 同 的電 路構成所有η 個 C D F / F,所以在 電 路設 1 1 計上會 比 較容 易。也可以故 意的改變電 流源的電流 値 及各 1 Μ 0 S 電 晶體 的「閘 極寬/ 閘極長比」 。但是•此 時 由於 I 各 S Η 1 、S Η 2的輸入電 流及輸出電 流的大小會 隨 電流 1 1: 1 源 的電 流値的 電路設 計複雜 化。 1 1 1 再 者 * η 通道Μ 0 S電 晶體Μ 2 · Μ 4、Μ 6 Μ 8 1 1 Ml 0 的「 閘極寬 /閘極長比」可以 是相同或是 不 同。 1 1 1 本紙張尺度適用中國國家標準(CNS )A4規格(210X297公釐} 409459 A7 B7 五、發明説明_ ) 但是,因爲這些MOS電晶體是使用做爲開關,所以爲了 在導通時的通電阻相同,最好是使其具有相同的「閘極寬 /閘極長比」。 開關SW1係在輸入自端子T 7 i的時鐘脈衝W1爲 1〃時會打開*在時鐘脈衝W1爲'時會關閉的開關 ,係由MOS電晶體所構成。C1顯示η型MOS電晶體 M3的閘極/源極間的寄生電容。 再者•具體而言•時鐘脈衝在"^1'時使其電壓爲 ,而在ΒΌ”時則使其爲零電位。如此,SW1、 SW2若是由η型MO S電晶體所構成,則在時鐘脈衝爲 '1"時SW1會導通,再者,在時SW2會關閉 在取樣保持電路S Η 2的構成中,M5係源極接地的 η型MO S電晶體,汲極係經由定電流源A 3而接續至電 源Vdd ·閘極則接續至汲極,而源極經由MO S電晶體 M6而接地。M7係源極接地的η型MOS電晶體,汲極 係經由定電流源A 4而接續至電源V d d,閘極則經由開關 SW2而接續至MO S電晶體M5的閘極,而源極經由 MO S電晶體M8而接地β M9也同樣的是源極接地的η 型MO S電晶體,汲極係經由定電流源A 5而接續至電源 V d d,閘極則接續至Μ 0 S電晶體Μ 7的閘極,而源極經 由MOS電晶體Μ10而接地。 開關SW2係在輸入自端子Τ 8 i的時鐘脈衝W2爲” 1"時會打開,在時鐘脈衝W2爲” 0"時會關閉的開關,係 本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) if; 先 閱 讀 背 今 % 事 項 再 f- 經濟部中央標準局員工消費合作社印製 409459 A7 B7 五、發明説明彳〇 ) 由MOS電晶體所構成。C2、C3分別顯示MOS電晶 體M7、M8的閘極/源極間的寄生電容。 if: 先 閲 讀 背 面 之 注 意 事 項 再 填 !裝 页_ η型MOS電晶體M7的汲極係接續至端子T9i,η 型MOS電晶體Μ9的汲極係接續至端子Τ 1 Oi。再者, η型MO S電晶體M3的汲極係與11型从0 S電晶體M5 的汲極相接續。再者,MOS電晶體M2、Μ4、Μ6、 Μ8、Ml 0的各閘極互相連接並接續至端子Ts。 其次,圖1的1 0 3係開關電路,係由输入自端子 T 1 2i〜T 1 2-的信號而將输入至端子T 1 1 :〜 T 1 1 n的電流的路徑切換至端子T 1 3或端子T 1 4的電 訂 路,係由類比開關104:、1042、队B104n所構 成》輸出自PN符號產生器6 (圖2)的PN符號則外加 至端子T12i〜T12n。 圖5係顯示圖1的類比開關lOdi (1042〜 1 0 4 n亦爲同一構成)的構成的圖。在此圖中,M 2 0係 線 η型MO S電晶體,汲極係接續至端子Τ 1 1 i,源極係接 續至端子T13i•閘極則接續至端子T12!。 經濟部中央標準局員工消費合作社印裝 M2 11係〇型MOS電晶體,汲極係接續至端子 Tl 1:,源極係接續至端子T14i,閘極則接續至上述 的端子T 1 2 !。 從類比開關的輸出T 1 3 ^開始到T 1 3 n爲止係共通 接纘的,並接續至圖1的Τ1 3。再者,從類比開關的輸 出Τ 1 開始到Τ 1 4η爲止係共通接續的,並接續至圖 1 的 Τ 1 4 。 本紙張尺度逋用中國國家梂準< CNS) A4規格(2丨0X297公釐)_ 13- 經濟部中央標準局負工消費合作社印策 409459 A7 B7 五、發明説明彳1 ) 其次,圖1的1 0 5係電流加算器,使流入端子 T 1 5的電流、及、將流入端子T 1 6的電流由反轉手段 1 0 6而反轉的電流相加,並將此加算結果输出至輸出端 子丁 1 7。換言之,係從流入端子T 1 5的電流減去流入 端子Τ 1 6的電流,並將此加算結果輸出至輸出端子 Τ 1 7。 圖6係顯示圖1的電流加算器1 0 5的構成例的圖》 在此圖中,M3 0係源極接地的η型MO S電晶體,汲極 係經由定電流源A 3 0而接續至電源Vdd,而且也接續至 端子T16,閘極則接續至汲極,而源極接地。M3 1係 源極接地的η型1^10 S電晶體,汲極係經由定電流源 A3 1而接續至電源Vdd,而且也接續至端子Τ1 5,閘 極則接續至M〇 S電晶體M3 0的閘極,而源極接地* M3 2係源極接地的η型MOS電晶體,汲極係經由 定電流源A 3 2而接續至電源Vdd *而且也接續至端子 Τ 1 5 ·閘極則接續至汲極,而源極接地。M3 3係源極 接地的η型MO S電晶體,汲極係經由定電流源A 3 3而 接續至電源Vdd,而且也接續至端子Τ 1 7,閘極則接續 至MO S電晶體M3 2的閘極,而源極接地。定電流源A 3 0〜A 3 3的電流値相同。再者,由上述的MOS電晶 體M30、M3 1、定電流源A30、A3 1所構成的電 路,或者是,由MOS電晶體M32、M33、定電流源 A32、A33所構成的電路,分別構成電流鏡電路。 以基本構成而言,使電流源A3 0及A 3 1的電流値 本紙張尺度適用中國S家標準(CNS } A4規格(210X297公嫠).ΛΑ _ ---^---Μ----裝------—訂-------線 {ϊί-‘先閲讀背面之注意事項再填寫本'頁) 經濟部中央櫟準局員工消費合作社印製 409459 A7 A7 j________B7____ 五、發明説明彳2 ) 相同,並使MOS電晶體M30及M3 1的「閘極寬/閘 極長比」爲相同。同樣的,使電流源A 3 2及A 3 3的電 流値相同,並使MO S電晶體M3 2及M3 3的「閘極寬 /閘極長比」爲相同。如此,便可進行如下所示的動作。 在此種構成中,若是使流出自端子T 1 6的電流爲 I"· *則從端子T1 5流入MOS電晶體M3 1的電流也會 是I™。結果,若是使流出自端子T1 5的全電流爲 I p,則從端子T 1 5流入MOS電晶體M3 2的電流會是 I I ,因此,從输出端子T 1 7流出至外部方向的輸 出電流Ieul會是—(Ip — Ira)。 在電流源A30及A3 1的電流値、MOS電晶體 M30及M31的「閘極寬/閘極長比」、電流源A32 及A 3 3的電流値、M0S電晶體M3 2及M3 3的「閘 極寬/閘極長比」不相等的場合,输出電流一般而言會是 '-(aIP-bIm)# 。a、b的値則由各電流源的電 流値及各MO S電晶體的「閘極寬/閘極長比」所決定。 圖6 B係顯示電流加算器1 〇 5的其他的構成例的圖 。在此圖中,M7 0係η型M0S電晶體,汲極係經由定 電流源A 7 0而接續至電源Vdd,而且也接續至端子 T 1 6,閘極則接續至汲極,而源極則經由Μ 0 S電晶體 Μ 7 4而接地。 Μ7 1係η型MO S電晶體,汲極係經由定電流源 Α7 1而接續至電源Vdi,而且也接續至端子Τ 1 5,閘 極則接續至MO S電晶體M7 0的閘極,而源極則經由 本紙张尺度適用中固國家標準(CNS ) A4規格(210X297公釐)~. -je · ---^---^----裝----^--Γΐτ_------線 (ίί·先閱讀背面之注意事項再填寫本莨) 經濟部中央榡準局貝工消費合作社印聚 409459 A7 ______B7 五、發明説明彳3 ) MO S電晶體M7 5而接地。 M7 2係η型MO S電晶體,汲極係經由定電流源 Α7 2而接續至電源,而且也接續至端子τ 1 5,閘 極則接續至汲極,而源極則經由MO S電晶體M7 6而接 地》 M7 3係η型MO S電晶體,汲極係經由定電流源 Α73而接續至電源Vdd,而且也接續至端子Τ17,閘 極則接續至MO S電晶體M7 2的閘極,而源極則接續至 電晶體Μ 7 7 '» Μ74、Μ75、Μ76 及Μ77 係MOS 電晶體, 各閘極均接續至端子Ts。這些MO S電晶體Μ7 4、 M75、M76及M77係η型MOS電晶體,若是對閘 極加上高於(MOS電晶體的臨界電壓一接地電壓)的電 壓,則會成爲打開狀態。 此處,使定電流源Α7 0〜Α7 3的電流値相同。再 者,由上述的MOS電晶體Μ70、Μ71、Μ74及 Μ75、定電流源Α72、Α73所構成的電路*在 MOS電晶體Μ74、Μ75、Μ76及Μ77爲打開狀 態,即是,爲導通狀態時•會分別構成電流鏡電路* 以基本構成而言,使電流源Α7 0及A 7 1的電流値 相同,並使MOS電晶體M7 0及M7 1的「閘極寬/閘 極長比」爲相同。同樣的,使電流源A7 2及A7 3的電 流値相同,並使MO S電晶體M7 2及M7 3的「閘極寬 /閘極長比」爲相同如此,便可進行如下所示的動作。 本&張尺度適用中國國家橾率(CNS ) A4規格(210X297公釐)~~. 16- ------------裝------訂------線 (梵先閱讀背面之注意事項再填寫本I·) 409459 at _ _B7____ 五、發明説明彳4 ) 在上述構成中•若是使流出自端子τ16的電流爲 I™,則從端子T 1 5流入MOS電晶體M7 1的電流也會 是1«。結果,若是使流出自端子T1 5的全電流爲 I p,則從端子T1 5流入MOS電晶體M72的電流會是 I p — I m,因此,從輸出端子T 1 7流出至外部方向的輸 出電流Ieut會是一(Ιρ—Im) β 在電流源Α70及Α71的電流値、MOS電晶體 M7 〇及M7 1的「閘極寬/閘極長比」、電流源A7 2 及A 7 3的電流値、MOS電晶體M72及M73的「閘 極寬/閘極長比」不相等的場合,输出電流一般而言會是 (aIP-bIm)〃 》上述a,b的値則由各電流源 的電流値及各MOS電晶體的「閘極寬/閘極長比」所決 定。 再者,MOS電晶體M74、M75 'M76及Μ 7 7的「閘極寬/閘極長比」最好是相同以使其具有相同 的導通電阻。 經濟部中央標準局貝工消費合作社印製 其次,圖 1 的 1 07 係 I/VC (current/voltage converter),係將输入自端子T 1 8的電流値轉換爲電壓値 ’並由端子T1 9輸出。圖7係顯示此I/VC 1 0 7的 構成例的圖,在此圖中,0P2係運算放大器,R2係介 於運算放大器0 P 2的(-)端子及输出端的電阻。 上述是以電路符號來說明電流源》在實際電路中可使 用圖1 5A及圖1 5B的構成。圖1 5A係取出包含圖4 、圖6A、6B、圖1 1的電流源的電路部份。在此圖中 -17- 本紙張尺度通用中國國家橾準(CNS ) A4规格(2I0X297公釐) 409459 A7 _________B7_____ 五、發明説明仿) ’ M30 1係η型MOS電晶體•源極接地,閘極接續至 汲極,而汲極係經由定電流源A 3 0 1而接續至電源 V d d。 圖1 5B係顯示圔1 5A所示的電流源A30 1的具 體電路•在此圖中,M3 0 2係η型M0S€晶體,係與 圖1 5A所示的M3 0 1爲同一構成。M3 0 3係p型 MO S電晶體,汲極係接續至M3 0 2的汲極,源極係接 續至Vdd。在此種構成中,若是外加適當的電壓Vee至Μ 3 0 3的閘極,則ρ型MO S電晶體M3 0 3便可動作爲 電流源。電流源的電流則由P型Μ 0 S電晶體的「閘極長 」、「閘極寬/閘極長比」、及、閘極電壓所決定。在構 成電路後,只要藉由改變閘極電壓便可以控制電流源 的電流〗的値。 經濟部中央標準局負工消費合作社印製 {梵先閱讀背面之注意事項再填寫本頁) 其次,說明上述一實施形態的動作•圖8係顯示頻譜 擴散了的送信波的復調處理的圖。首先•圖2的天線1接 收被頻譜擴散變調且被搭乘於搬送波的送信波。使用圖9 來說明顯示於受信了的圖8 A的送信波。圖9係用以說明 頻譜擴散變調的處理流程的波形圈。 圖9所示的資料群組(data package)係由128晶片(chip) 所構成》首先,在送出圖9A所示的基帶資料"1”的場合 ,進行圖9B所示的PN符號及基帶資料"1"的乘算。P N符號係指準隨機雜訊符號。此Ρ N符號可以是m系列符 號、Gold符號、垂直m系列符號、垂直Gold符號、產生自沃 爾(Walsh)函數的垂直符號等。特別是,在垂直符號的場合 本紙張尺度適用中國國家橾準(CNS ) A4規格< 210X297公釐) 18 · 經濟部中央橾準局員工消費合作社印裝 409459 A7 ____B7__ 五、發明説明作) 會具有以下的特性。自我相關函數在相位差爲零時其相關 値最大•再者,相互相關函數在相位差爲零時其相關値爲 零》由於具有此種特徵,垂直符號可以說是通於CDMA的頻 道分割的符號。在本一實施形態的相關器5中,由加入至切 換矩陣(switch matrix) 103的Τ12ι至T12.便可對任何符號進行 相關操作。 由對此乘算處理的擴散變調了的圖9 C的信號、及、 圇9 Ε所示的搬送波進行乘算,便可獲致圖9 D所示的頻 譜擴散了的送信波》 再者,譬如說,在送出基帶資料”0"的場合,擴散變 調了的資料可獲致,.相對於圖9 C所示的波形,逆相位的 波形。而後,進行與此圖9 C逆相位的波形、及、圖9Ε 所示的搬送波的圖9 Ε所示的搬送波處理,便作成資料ι 0 ^的送信波。 其次,如圖8Α所示的輸入自圖2的天線1的送信波 會在混合器2與局部發信器3所輸出的頻率的信號混合, 並成爲搬送波及前述信號的差的頻率的IF(中間頻率)的 信號。而後,此I ^信號由載子同部檢波器4檢波,並被轉 變成基於圖9 B所示的PN符號及基帶資料的信號。而後 ,此載子同部檢波器4的輸出信號由相關器5檢査其與 PN符號產生器6所產生的PN符號的相關性。此處* P N符號產生器6所輸出的P N符號當然是與上述送信時 的P N符號相同》 其次,詳細的說明如圖1所示的相關器5的動作。首 ---^---“----裝----^--丨訂-------線 (梵先閲讀背16之注意事項再填寫本-頁) 本紙伕尺度適用中國國家樣芈(CNS ) A4規格(210X297公釐} _ ^g. 經濟部中央樣準局貝工消費合作社印製 409459 A7 _B7 _ _ 五、發明説明彳7 ) 先•输出自載子同部檢波器4的擴散變調了的資料(參照 圖8B)係從端子T1輸入至V/IC101,並由此 V / I C 1 0 1轉換成電流,並依序輸出至 CDF/F 1 0 。而後,依據時鐘脈衝W1及W2而持 續讀入並依序位移(shift)至CDF/FIOSxk CDF/F102-。 此處,使用圖4及圖1 0來詳細的說明 CDF/F 1 0 2!〜1 0 2·»的動作《圖1 0係顯示 C D F / F 1_0 2 1的動作的時序流程(timing chart)的一 例。 圖10A所示的時鐘脈衝W1及圖1OB所示的時鐘 脈衝W2的周期、佔空比(duty ratio)相同*相位則偏移時鐘 脈衝W1的” ON”。再者,在時鐘脈衝W1及時鐘脈衝 W2中任何一個在'1·的狀態時,圖1 0 C所示的信號 WS會變成·*1#的狀態。此信號WS會被外加至圖4的 端子Ts。由此,在信號界5爲時,MOS電晶體 M2、M4、M6、M8、M10 會導通。 首先,在圖1 0所示的時刻,若是信號WS變爲' 1,,則MOS電晶體M2、M4、M6、M8、 Μ 1 0均會成爲導通狀態,並使圇4的電路成爲致能(enable )狀態。此時,將從V/I C 1 0 1流入至 CDF/F102!的電流設爲「Iin」(參照圖10D )。此電流「I,»」會從端子T61輸入至MOS電晶體 Ml的汲極,若是將定電流源A 1〜A5的電流値各設爲 本纸張尺度適用中國國家標準(CNS ) AA規格(210X297公釐)-20- I J— n H —裝— I I I I 訂 I I I I I I 線 (梵先閱讀背面之注意事項再填寫本貧) 經濟部中央標隼局貝工消費合作社印製 409458 , A7 _____B7______五、發明説明彳8 ) J,則流入MOS電晶體Ml的電流値I -會是「J + I n」(參照圖1 0 D )。 此時,若是圖1 OA所示的時鐘脈衝W1同時變成* 1^ ,則由於開關SW1(圖4)的關閉,MOS電晶體 Ml的閘極及MOS電晶體M3的閘極會短路。再者,此 時開關SW2爲打開,使MOS電晶體M5的閘極及 MOS電晶體M7、M9的閘極爲切斷的狀態。 若是開關3双1變、0>|〃 ,則MOS電晶體Ml及 Μ 3會構成電流鏡,而會有與MO S電晶體Μ 1相同的電 流「J + Iin」流入MOS電晶體M3。由此,從MOS 電晶體Μ 3的汲極側流至Μ 0 S電晶體Μ 5的汲極側的電 流Is (參照圖4)會是Is = -Iin,且MOS電晶體 M5的電流lb會變成「J — IinJ (參照圖10F)。 再者,此時MO S電晶體M3的閘極/汲極間的寄生電容 C1會充電。上述過程即爲電流取樣過程》 其次,在時刻〗2,若是時鐘脈衝W1變爲而時 鐘脈衝W2變爲*^1',則開關SW1會打開而使 MO S電晶體Μ 1的閛極及MO S電晶體M3的閘極爲切 斷的狀態。此時,MO S電晶體M3的電流會由寄生電容 C1所保持,因此,電流Is的値也可保持爲「_Iin」 。此過程即爲電流保持過程。M〇 S電晶體M5的閘極及 MOS電晶體M7、M9的閘極變爲短路。由此,流入至 MO S電晶體M7、M9的電流會變成與MO S電晶體Μ 5的電流相同的「J_Iin」。結果,電流1。·^ (圖4 ---Ί--;----裝丨----^--—訂-------線 (絷先閱讀背面之注意事項再填寫本-!) 本紙張尺度適用中國圉家標準(CNS ) A4現格(210X297公釐).21- 經濟部中央橾準局負工消費合作社印焚 409459 A7 B7五、發明説明彳9 ) )會如圖1 0G所示的成爲電流I h,並從端子T9i_i 出此電流。输出自端子T 1 〇 i的電流亦同。 再者,此時MO S電晶體M7,M9的閘極/汲極間 的寄生電容C2、C3會充電。 其次,在時刻丨3,若是時鐘脈衝W2變爲而使 開關SW2爲關閉,則输出電流I 〇u t由寄生電容C2 所保持。再者,此時信號WS會變爲to# ,以後,圖4 的電路會成爲不能(disable )狀態。而後,在時刻t 4 *若 是信號W S再度變爲ι 1 ^ ,則電路會成爲致能狀態,而 再度開始上述的動作。在電路爲不能狀態期間,由於 MOS電晶體Ml、M3、M5、M7、M9的閘極寄生 電容,在時刻t 4再度開始時,能夠以與時刻t 3相同的狀 態度開始動作。 藉由依序進行上述的取樣及保持的處理,對應於输入 至端子T 1的P N符號的各晶片値的電流就會被依序設定 (set)至 CDF/F102i 〜102«·。 其次,分別輸出自CDF/FlOZi-lOS -的電 流會由切換電路1 0 3而集中至電流加法器1 0 5的端子 T1 5或端子T16。即是,進行電流相加》 此時,譬如說,CDF/F的數目爲10,若是使 PN符號爲1111110000’的話,則 CDF/F 1 0 0 26的輪出電流會經由切換電路 103而流至端子T15,CDF/F1027〜 1 0 2 1。的輸出電流則會經由切換電路1 0 3而流至端子 -------------裝------訂------0 (梵先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標车< CNS ) A4規格(210X297公釐} _ 22 - 經濟部中央揉準局貝工消費合作社印製 40945δ Α7 ___ _Β7 ________ 五、發明説明初) Τ 1 6 · 因此,CDF/FlOSi-lOSe的各輸出電流的 和的電流會流至端子T15,CDF/F1027〜 1 0 2 1 〇的各輸出電流的和的電流會流至端子Τ 1 6 9 在電流加法器1 0 5中,會使端子Τ 1 5的電流、及 、將端子Τ 1 6的電流反轉的電流相加,並將結果從端子 Τ 1 7輸出。因此,在上述例中,在將與PN符號相同的 電流資料1 1 1 1 1 10000’設定至 C D F/F 10 2 !〜1 0 2 ^時,電流加法器1 0 5的輸 出電流會成爲峰(peak)値(參照圖8 C ),因此* I /VC 1 〇 7便會輸出峰値電壓。 即是1在與輸出自PN符號產生器6 (臞2 )的PN 符號同相位的資料被設定至C D F/F 1 0 2i〜 1 0 2»時,圖1的相關器5會輸出正的峰値•在逆相位的 資料被設定時則输出負的峰値。即是*在 CDF/F 1 0 1 0 2n接收被PN擴散調變了的基 帶資料’1*時會輸出正的峰値,而在時會輸出負 的峰値》而後,此峰値在復調器7(圖2)積分而回復爲 原來的基帶資料》 (2 )其他實施形態 圖1 1係顯示圖1的CDF/F102i〜102-的 其他構成例的電路圖在此圖中,Μ5 0係η型MOS電 晶體,汲極係經由定電流源Α5 1而接續至電源Vdd,閘 極則經由開關SW1 2而接續至汲極,而源極經由
本紙張尺度逋用中國國家樣率(CNS ) A4*t格(210X297公釐) II ---Γ--.-----裝-----„-丨Γΐτ^------線 (梵先閲讀背面之注意事項再填寫本頁) 409459 經濟部中央榡準局負工消费合作社印製 A7 _____B7______五、發明説明釦) MOS電晶體M5 1而接地。再者,η型MOS電晶體 Μ5 0的汲極係經由開關SW1 1而接續至端子Τ6 !。 Μ5 2爲η型MO S電晶體,汲極係經由定電流源 A 5 2而接續至電源Vdd,閘極則經由開關SW2 2而接 續至汲極,而源極經由MOS電晶體M53而接地。η型 MOS電晶體Μ5 2的汲極係經由開關SW2 1而接續至 η型MO S電晶體Μ5 2的汲極,同時也接續至端子 Τ 9 1。 Μ5 4爲η型MO S電晶體,汲極係經由定電流源 A 5 3而接續至電源Vd<i,閘極則接續至η型MO S電晶 體Μ5 2的閘極,而源極經由MO S電晶體Μ5 5而接地 。再者·η型MOS電晶體Μ54的汲極係接續至端子Τ IOpMOS電晶體Μ51、Μ53、Μ55的閘極係接 續至端子T s。 其次,參照圖1 4說明圖1 1所示的CDF/F的動 作。再者,將定電流源A51〜A53的電流設定爲J。 首先,在時刻ti,若是圖14C所示的信號WS變爲 ,,則MOS電晶體M51、M53、M55會成爲導通 狀態,並使圖11的電路成爲致能狀態。此時,若是圖 14A所示的時鐘脈衝W1變爲,則開關SW1及 SW2會成爲關閉,使輸入自端子T6 1的電流「I 被供應至η型MO S電晶體M5 0的汲極。 而流入η型MO S電晶體Μ5 0的電流會變成定電流 源Α5 1所供應之電流、及,電流「I 的合計電流「 本紙張尺度適用中國國家榡準{0奶)六4規_格(2丨0父297公釐> -24 - (梵先閱讀背面之注f項再填寫本頁) 409459 經濟部中央橾準局員工消費合作社印製 A7 ____________B7 _五、發明説明辟) J+Ih」。其次,在時刻t2,若是時鐘脈衝 W1變爲而時鐘脈衝W2變爲""1* ,則開關SW 1 1、SW1 2會打開而開關SW2 1、SW22會關閉 此時’上述η型MO S電晶體M5 0的電流會由η型 MO S電晶體Μ 5 0的閘極/汲極間寄生電容而保持爲「 J+Iin」•因此,電流Is的値會成爲「一lin」◎結 果,η型MO S電晶體M5 2的電流會成爲「J _ I itt」 。再者,η型Μ 0 S電晶體M5 4的電流也同樣的會成爲 「J — I i η」β 其次,在時刻t3,若是時鐘脈衝W2變爲,則 開關SW21,SW22會打開· 此時,MOS電晶體M52的電流「J_ I in」會由 其閘極/汲極間的寄生電容所保持,結果,電流「I in」 會從定電流源A 5 2流至端子T 9 :以做爲電流I。再 者,此時同樣的會有電流「I inj從MO S電晶體M5 4 的汲極流至端子T 1 Oi。此時,信號WS會同時變爲、0 * ,由此,MOS電晶體M51、M53、M55會關閉 並使圖1 1的電路會成爲不能狀態。而後,雖然到時刻 t 4爲止會持續此狀態,但是藉由儲存於MO S電晶體 M5 Ο、M5 2、M5 4的閘極/汲極間寄生電容的電荷 ,在與時刻t 3的狀態相同狀態時便能夠再度開始時刻 t 4的動作。 與前述圖4的電路,由上述圖1 1的電路便能夠減少 本紙張尺度適用中國國家搮聿(CNS > A4規格(21 Ox 297公釐)· 25 - I·· ---Γ--:----裝— ^---„——丨訂l·------線 {梵先閲讀背面之注意事項再填寫冬页) 經濟部中央標準局貝工消費合作社印裝 409459 A7 ____B7__ 五、發明説明初) 定電流源的數目* 圖12係顯示本發明的其他實施形態的符號分割多重 通訊裝置(受信側)的構成的區塊圖。在此圖中,2 0 1 係天線,接收來自於圖未示的送信側的送信波· 2 0 2係 混合器,將所接收的送信波、及、局部發信器3所霣盪的 信號波混合,並输出I F信號。204係具有與圖1所示 的相關器5相同構成的相關器*會檢査產生自可程式的 PN符號產生器205所輸出的PN符號、及、IF信號的 相關性,並輸出相關性信號。2 0 6係復調器,係依照所 輸入的相關性信號而再生基帶信號。 再者,在上述實施形態中,相關性峰値會如圖1 3 C 所示的出現2脈衝。爲了防止此種情形,只要使時鐘脈衝 W1及W2的相位相反,並使W2的相位較W1爲前進即 可。在此場合•相關性峰値會如圖1 3D所示。 到目前爲止,均使時鐘脈衝W1及W2的佔空比(duty ratio)相同=在時鐘脈衝W1及W2爲的狀態時若是 時鐘脈衝WS係在的狀態,則即使是時鐘脈衝W1 及W2的佔空比不同也能夠動作。 (3 )上述實施形態的效果 由上述的說明可知,上述實施形態的電流加法型相關 器5在時鐘脈衝的1周期間會使電路做1次不能(disable)狀態 ,由此便可降低消耗電力。以下•說明低消耗電力化的效 果。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~· 26 - -------τ----裝丨;---^---訂-------線 (梵先閱讀背面之注意事項再填寫本頁) 409459 A7 A7 __B7 五、發明説明和) 再者,(a )〜(d )各爲以下的電路的場合。 (a) :在圇4的電路中,在除去電晶 、Μ6、Μ8、Μ1〇,或是,使用圖6A所示的電路以 做爲電流加法器105的場合 (b) :在圖11的電路中,在除去電晶體M51' M5 3、M5 5 ’或是’使用圖6A所示的電路以做爲電 流加法器1 0 5的場合 (c ):使用圖4的電路並使用圖6 B所示的電路以 做爲電流加法器1 0 5的場合 (d):使用圖11的電路並使用圖6B所示的電路 以做爲電流加法器1 0 5的場合 —1·!—^----裝丨:—^——r訂^------線 {資·先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 本纸浪尺度適用中國國家橾準(CNS > A4規格(210X297公釐> .27- 經濟部中央橾率局負工消费合作社印製
40945S A7 B7 五、發明説明(25 ) 表1基帶相關的場合 a b c d 晶片長 128 128 128 128 晶片速率 *1 *2 14Mcps 14Mcps 取樣 double 取樣頻率 28MHz CDF/F的數目 256 256 256 256 ΤΪ 數目 /CDF/F 12 10 17 13 電流源數目/CDF/F 5 3 5 3 每一個CDF/F的電 流 150mA 150mA 150mA 150mA 切換矩陣的Tr數目 512 512 512 512 電流加法電路的Tr 數目 8 8 12 12 ^流加法電路的電 流源數目 4 4 4 4 每一個電流加法電 &的電流源的電流 2.56mA 2.56mA 2.56mA 2.56mA Tr總數 3592 3080 4876 3852 CDF/F的電力 192.0mW 115,mW 4.3mW 2.58mW 電流加法電路的電 力 10.2mW 10.2mW 0.23mW 0.23mW 全電力 202.2mW 125.4Mw 4.5mW 2.8mW 再者,(*1、*2):在a及b的場合,全電力與晶片速率 無關。 ? W 裝 — I {請先閱讀背面之注意事項再填寫忒頁)
、1T 線 -28- 本纸朵尺度適用中國固家榡準(CNS ) Α4洗格(210Χ297公釐) 409459 A7 B7 五、發明説明(26 ) 經濟部中央標率局貝工消费合作社印¾
表2IF相關的場合 a b c d 晶片長 128 128 128 128 晶片速率 14Mcps 14Mcps 14Mcps 14Mcps 取樣 double (140MHz) 扣樣頻率 280MHz CDF/F的數目 2560 2560 2560 2560 Ϊγ 數目/CDF/F 10 及 12 8及10 14 及 17 10 及 13 電流源數目/CD F/F 4及5 2及3 4及5 2及3 每一個CDF/F 的電流 150mA 150mA 150mA 150mA 切換矩陣的ΊΪ 數目 512 512 512 512 ^流加法電路 的Tr數目 8 8 12 12 電流加法電路 的電流源數目 4 4 4 4 每一個電流加 法霄路的電流 源的電流 2.56mA 2.56mA 2.56mA 2,56mA TV總數 26632 21512 37132 26892 CDF/F的電力 1574.4raW 806.4mW 352.8mW 180.7mW 電流加法m路 的電力 10.2mW 10.2mW 2.3mW 2.3mW 1584.6mW 816.6mW 355. lmW 183,0mW ,i· I f-I I-1 ^^^1 ^1 (請先閱讀背面之注意事項再填寫4頁)
*1T 線. 本紙張尺度通用中國國家標率(CNS ) A4规彳( 2〗〇X297公釐)-29· 經濟部中央標準局員工请费合作杜印裝 409458 A7 B7 五、發明説明狖) 在表1中,取樣係設定爲雙取樣(double sampling) »即 是,爲晶片速率的頻率的2倍,係對匹配濾波器的輸入信 號取樣。此時•由於是上述的雙取樣,因此CDF/F的 數目係設定爲晶片長的2倍》 由於在表1的例中爲1 2 8晶片,因此CDF/F的 數目係設定爲2x128 = 256。再者,取樣則也可以 是晶片數目的整數倍。或者,正確而言,即使是在非整數 倍的場合也能夠動作。 在表2的I F帶相關的場合,CDF/F的數目係由 以下的方式所決定。即是,將I F頻率設爲f I F、晶片 長設爲N '晶片速率設爲Cchip、取樣係數設爲Ms,則 [CDF/F的數目]=(N X fIF X Ms) +Cchip 此處,取樣係數設爲M s在雙取樣時係設爲2。 再者,在電流加法型相關器中,動作速度會配合 CDF/F的電路應答時間。在使用〇 . 2mmS i製程( process)的場合,C D F / F的應答速度(Γ )爲 0 . 0357ns ec »即是,最高動作頻率〔fmax =1/ (2τγγ)〕爲 4 . 46GHz。而時鐘脈衝 wi 及W2的ON時間,即是圖1 〇及圖1 3的〔t 2 — t 1〕 及〔t3— t2〕則以約r的10倍的Ό · 4ns ec來進 行模擬。 如此’在使用表1及表2的PN資料的相關性的場合 本紙伕尺度適用中國國家標準(CNS > A4規格(2I〇X297公釐)_3〇 ---ΊΙΙΠ----裝 -----„--ί 訂^------線 {請先閣讀背面之注意事項再填寫本Κ) 經濟部中央橾準局貝工消費合作社印製 409459 A7 _^___B7_____五、發明説明和) ,相較於a的相關器,設置了不能(disable)用的電晶體的c 的相關器可大幅減少消耗電力。同樣的,相較於b的相關 器,設置了不能(disable)用的電晶體的d的相關器可大幅減 少消耗電力》 由以上的結果,藉由控制不能(disable)用的電晶體而僅 在CDF/F 1 〇 1!、队B 1 〇 ln的電流的取樣/保持 動作時供應驅動電流至C D F/F 1 〇 1 :.......... 1 0 ] n,便能夠大幅削減上述相關器的消耗電力》 再者,由於這些相關器是使用電流加法方式,所以電 路的最高動作頻率可設爲4 GH z以上,而可使其進行高 速動作。 〔發明之效果〕 如以上所說明的·因爲本發明具有在前述時鐘脈衝的 ◦ F F時序使遲延手段的驅動電流爲斷路的切換手段,因 此相較於以往者,具有可大幅削減其消耗電力之效果。 再者,在遲延手段係使用電流遲延手段的場合*具有 能夠提供具有速度快,而且消耗電力少的符號分割多重通 訊裝置之效果。 〔附圖說明〕 第1圖係顯示本發明之一實施形態的相關器的構成的 區塊圖。 第2圖係顯示本發明之一實施形態的符號分割多重通 本紙張尺度適用+國國家揉準(CNS ) A4規格(210X297公嫠)-31 - 409458 五、發明説明扣 ) 訊裝置的構成的區塊圖β 第3圖係顯示圖1的ν/ Α7 Β7 C1〇1的構成的電路圖 第4圖係顯示圖1的CDF/F 1 2 〇1的構成的電路 圖 第5圖係顯示圖1的類此開關1 〇 4:的構成的電路圖 参 威翁:辱不圖1 第6 的電流加法器1 0 5的構成的電路 圖 第係顯示圖1的V/I C 1 07的構成的電路圖 霸
經濟部中央橾準局員工消费合作社印策 第8圖示本發明之一實施形態的符號分割多重通 訊裝置的(動奢知時刻流程圖 第9 3¾¾示頻譜擴散通訊的送信波的時刻流程圖· 第1 0 lllp示圖4所示的c D F/F的動作的時刻 流程圖。 ::> 第1 1圖係顯示圖1的CDF/F的其他構成的電路 圖。 第1 2圖係顯示本發明之第2實施形態的符號分割多 重通訊裝置昀構成的區塊圖* 第1
v.:v+. 用以說明在圖4中在改變時鐘脈衝W1及 W 2的相位的的動作的時刻流程圖。 第1 4 示圖1 1所示的CDF/F的動作的時 刻流程圖。 本紙張尺度通用中國國家橾準(CNS ) A4規格(210X29";公釐)-32 - ------------裝----^--^ I 訂-------線 - - (梵先閲讀背面之注1^項再填寫本頁) A7 B7 五、發明説明和 ) 第1 5^^^顯示本實施形態的電流源的具體的構成的 圖。 、賴 經濟部中央標準局貝工消費合作社印製 〔圖號說明〕 1、 2 0 1 :天線 2、 2 0 2 :混合器 3、 2 0 3 :局部發信器 4 :載子同步檢波器 5、 2 0 4 :相關器 6、 205 : PN符號產生器 7、 2 0 6 :復調器 8、 2 0 7 :端子 1 0 1 : V / I C 102^102-: CDF/F 1 0 3 :切換電路 1 0 5 :電流加法器 10 7: I / V C M2、Μ4、Μ6、Μ8、Μ1〇 M55:MOS電晶體 Μ Μ 5 3 ---.---j-----裝---^--.— 訂-------線 (請先閏讀背面之注意ί項再填寫本頁) 本紙張尺度速用中國國家標準(CNS >Α4規格(210X297公釐).33 -
Claims (1)
- 經濟部中央標準局貝工消费合作社印装 409458 ϋ C8 ___D8_____ 六、申請專利範圍 1·—種符號分割多重通訊裝置,係具有: 接受電波並將其轉換爲電信號的受信手段、及、 依照時鐘脈衝的時序而依序讀入前述電信號的遲延手 段、及、 在前述時鐘脈衝的關閉時序使前述遲延手段的驅動電 流爲斷路的切換手段、及、 依照擴散符號而前述遲延手段的各输出進行加減運算 的加減運算手段、及、 依照前述加減運算手段的输出而再生送信信號的再生 手段。 2. 如申請專利範圍第1項之符號分割多重通訊裝置 ,其中: 前述受信手段接受鼇波並將其轉換爲中間頻率的信號 〇 3. 如申請專利範園第1項之符號分割多重通訊裝置 ,其中: 前述受信手段接受電波並將其轉換爲基帶信號。 4. 如申請專利範圍第1項之符號分割多重通訊裝置 ,其中: 前述遲延手段具有電壓.電流轉換手段及電流遲延手 段,在將前述電信號轉換爲電流信號後,依時鐘脈衝的時 序而依序將其讀入至該電流遲延手段· ' 5. 如申請專利範圍第4項之符號分割多重通訊裝置 ,其中: 本紙張尺度逋用中國國家揉準(CNS ) Α4洗格(210X297公釐) ---:--.---------II------^ (請先Μ讀背面之注意事項再填寫本頁) -34 - 409459 A8 經濟部中央揉準局工消资合作社印装 ?S D8__々、申請專利範圍 前述電流遲延手段係由數目爲前述擴散符號的晶片數 目的2倍的電流正反器所構成· 6. 如申請專利範圍第5項之符號分割多重通訊裝置 ,其中: 前述電流正反器係由:由第1時鐘脈衝的上昇而對輸 入電流取樣•並由前述第1時鐘脈衝的下降而將其保持的 第1取樣/保持電路、及、 由第2時鐘脈衝的上昇而對输入電流取樣,並由前述 第2時鐘脈衝的下降而將其保持的第2取樣/保持電路以 串聯接續所構成。 7. 如申請專利範圍第4項之符號分割多重通訊裝置 ,其中: 前述加減運算手段係由:输出前述擴散符號的擴散符 號輸出手段、及、 依據前述擴散符號輸出手段的輸出而將前述電流遲延 手段的各電流遲延手段分別接續至第1或第2電流路徑並 進行電流相加的加算手段、及、 從前述第1電流路徑的電流減去前述第2電流路徑的 電流的減算手段所構成。 8. 如申請專利範圍第4項之符號分割多重通訊裝置 ’其中: 前述加減運算手段係由:輸出前述擴散符號的擴散符 號輸出手段,及、 依據前述擴散符號输出手段的输出而將前述電流遲延 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐> I -35 - (請先閱讀背面之注意事項再填寫本页) 409458 經濟部中央搮準局員工消費合作社印裝 A8 B8 C8 D8 ___六、申請專利範圍 手段的各電流遲延手段分別接續至第1或第2 m流路徑並 進行電流相加的加算手段、及、 從前述第1電流路徑的電流減去前述第2電流路徑的 電流的減算手段、及、 在前述時鐘脈衝的關閉時序使前述加算手段及減算手 段爲斷路的切換手段所構成》 9.如申請專利範園第7項之符號分割多重通訊裝置 ,其中: 前述減算手段係:由第1、第2電流鏡電路以串聯接 續所構成,係將前述第2電流路徑的電流供應至前述第1 電流鏡電路的輸入端,並將前述第1電流路徑的電流供應 至前述第1電流鏡電路的輸出端及第2電流鏡電路的輸入 端,而從第2電流鏡電路的輸出端獲得輸出。 1〇.如申請專利範園第4項之符號分割多重通訊裝 置,其中: 前述再生手段係由:將前述加減運算手段的輸出轉換 爲電壓信號的電流•電壓轉換器、及、 將前述電流•電壓轉換器的输出積分以再生送信信號 的復調器所構成》 ------.-----裝丨--L--:丨訂-------線 (請先閱讀背面之注項再填寫^-頁) 本纸張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) -36 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3249397A JP3360794B2 (ja) | 1997-02-17 | 1997-02-17 | 符号分割多重通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW409459B true TW409459B (en) | 2000-10-21 |
Family
ID=12360528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87100563A TW409459B (en) | 1997-02-17 | 1998-01-16 | Code division multiplex communication system |
Country Status (7)
Country | Link |
---|---|
US (1) | US6201800B1 (zh) |
EP (1) | EP0859485B1 (zh) |
JP (1) | JP3360794B2 (zh) |
KR (1) | KR100295785B1 (zh) |
CN (1) | CN1191432A (zh) |
DE (1) | DE69816500T2 (zh) |
TW (1) | TW409459B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3360793B2 (ja) * | 1997-02-17 | 2002-12-24 | クラリオン株式会社 | 符号分割多重通信装置 |
KR100532328B1 (ko) * | 1998-08-29 | 2006-03-23 | 삼성전자주식회사 | 부호분할다중접속통신시스템의피.엔시퀀스식별장치 |
JP3298542B2 (ja) | 1999-03-12 | 2002-07-02 | 日本電気株式会社 | 相関器 |
US6954489B2 (en) | 2001-01-02 | 2005-10-11 | Telefonaktiebolaget L M Ericsson (Publ) | Determining correlations of received sequences to multiple known sequences in a communications system |
US7353007B2 (en) * | 2005-02-03 | 2008-04-01 | International Business Machines Corporation | Digital transmission circuit and method providing selectable power consumption via multiple weighted drive slices |
US7952482B2 (en) * | 2005-08-25 | 2011-05-31 | University Of Central Florida Research Foundation, Inc. | Surface acoustic wave coding for orthogonal frequency coded devices |
US8130880B1 (en) | 2007-05-23 | 2012-03-06 | Hypress, Inc. | Wideband digital spectrometer |
US20160291129A1 (en) * | 2015-02-09 | 2016-10-06 | The Regents Of The University Of Michigan | Current-Mode Matched Filter Architecture For Signal Acquisition |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3643230A (en) * | 1970-09-03 | 1972-02-15 | Bell Telephone Labor Inc | Serial storage and transfer apparatus employing charge-storage diodes in interstage coupling circuitry |
US4653069A (en) * | 1975-11-06 | 1987-03-24 | General Electric Company | Spread spectrum correlation receiver |
US4164628A (en) * | 1977-06-06 | 1979-08-14 | International Telephone And Telegraph Corporation | Processor for multiple, continuous, spread spectrum signals |
EP0540664A4 (en) * | 1990-07-23 | 1993-06-09 | Omnipoint Corporation | Sawc phase-detection method and apparatus |
US5390207A (en) * | 1990-11-28 | 1995-02-14 | Novatel Communications Ltd. | Pseudorandom noise ranging receiver which compensates for multipath distortion by dynamically adjusting the time delay spacing between early and late correlators |
JP2768070B2 (ja) * | 1991-08-02 | 1998-06-25 | 日本電気株式会社 | 位相比較器 |
US5227676A (en) * | 1991-09-16 | 1993-07-13 | International Business Machines Corporation | Current mode sample-and-hold circuit |
JPH06188676A (ja) * | 1992-12-17 | 1994-07-08 | Canon Inc | 相関器 |
DE4305119C2 (de) * | 1993-02-19 | 1995-04-06 | Eurosil Electronic Gmbh | MOS-Speichereinrichtung zur seriellen Informationsverarbeitung |
DE4317188A1 (de) * | 1993-05-21 | 1995-02-09 | Paul Merkle | Spezial-Flip-Flop |
-
1997
- 1997-02-17 JP JP3249397A patent/JP3360794B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-16 TW TW87100563A patent/TW409459B/zh not_active IP Right Cessation
- 1998-01-29 EP EP19980300643 patent/EP0859485B1/en not_active Expired - Lifetime
- 1998-01-29 DE DE1998616500 patent/DE69816500T2/de not_active Expired - Lifetime
- 1998-02-16 KR KR1019980004543A patent/KR100295785B1/ko not_active IP Right Cessation
- 1998-02-17 US US09/024,930 patent/US6201800B1/en not_active Expired - Lifetime
- 1998-02-17 CN CN98100540A patent/CN1191432A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP3360794B2 (ja) | 2002-12-24 |
DE69816500T2 (de) | 2004-05-06 |
KR100295785B1 (ko) | 2001-11-14 |
JPH10233751A (ja) | 1998-09-02 |
EP0859485B1 (en) | 2003-07-23 |
KR19980071381A (ko) | 1998-10-26 |
EP0859485A2 (en) | 1998-08-19 |
US6201800B1 (en) | 2001-03-13 |
EP0859485A3 (en) | 2000-03-22 |
CN1191432A (zh) | 1998-08-26 |
DE69816500D1 (de) | 2003-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2782057B2 (ja) | スペクトル拡散通信方式のための逆拡散回路 | |
Chandrakasan et al. | Low-power impulse UWB architectures and circuits | |
US6370130B1 (en) | Spread spectrum communication system | |
JPH09200179A (ja) | マルチユーザー復調方法および装置 | |
JP2011526464A (ja) | 離散時間型マルチ・レート・アナログ・フィルタ | |
TW409459B (en) | Code division multiplex communication system | |
JPWO2008149981A1 (ja) | 変調装置及びパルス波生成装置 | |
Hahm et al. | A comparison of analog and digital circuit implementations of low power matched filters for use in portable wireless communication terminals | |
JP3360793B2 (ja) | 符号分割多重通信装置 | |
JP3484072B2 (ja) | 逆拡散回路 | |
Tong et al. | A coherent ultra-wideband receiver IC system for WPAN application | |
Onodera et al. | A 75-mW 128-MHz DS-CDMA baseband demodulator for high-speed wireless applications [LANs] | |
US6263012B1 (en) | Receiver apparatus for CDMA communication system | |
US6563373B1 (en) | Filter circuit utilizing a plurality of sampling and holding circuits | |
US6625205B1 (en) | Matched filter circuit | |
Yamasaki et al. | A floating-gate-MOS-based low-power CDMA matched filter employing capacitance disconnection technique | |
JP2000049661A (ja) | マッチドフィルタ回路 | |
Naudé et al. | Analogue CMOS direct sequence spread spectrum transceiver with carrier recovery employing complex spreading sequences | |
El-Tokhy et al. | A 2.3-MW 16.7-MHz analog matched filter circuit for DS-CDMA wireless applications | |
Eltokhy et al. | A study on circuit design of integrated CMOS analog matched filter | |
Sheng et al. | 1.1 Wideband Digital Portable Communications | |
JP2000078056A (ja) | スライディングコリレータ及びマッチドフィルタ | |
JP2000101475A (ja) | スライディングコリレータ及びマッチドフィルタ及びcdma受信機 | |
Onodera | Low-power techniques for high-speed wireless baseband applications | |
JPH11225092A (ja) | スライディングコリレータ及びマッチドフィルタ及び復調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |