TW405184B - Method for producing a contact hole having a step-shaped cross-sectional profile and dual damascene process - Google Patents

Method for producing a contact hole having a step-shaped cross-sectional profile and dual damascene process Download PDF

Info

Publication number
TW405184B
TW405184B TW87111986A TW87111986A TW405184B TW 405184 B TW405184 B TW 405184B TW 87111986 A TW87111986 A TW 87111986A TW 87111986 A TW87111986 A TW 87111986A TW 405184 B TW405184 B TW 405184B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
opening
photoresist
photoresist layer
Prior art date
Application number
TW87111986A
Other languages
English (en)
Inventor
San-De Tz
Ching-Shiun Chiu
Jia-Huei Lin
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW87111986A priority Critical patent/TW405184B/zh
Application granted granted Critical
Publication of TW405184B publication Critical patent/TW405184B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

A7 __405184 五、發明説明(1 ) 本發明係有關於一種接觸洞之蝕刻方法,特別是有關於 形成階梯狀剖面輪廓之接觸洞的方法,可應用於雙重鑲嵌製 程(dual damascene process)中,以避免對準失誤之情形發生。 另外,應用上述接觸洞蝕刻方法之雙重鑲嵌製程亦加以揭 參照第1A圖至第1C圖,其顯示傳統雙重鑲嵌製程之剖 面流程圖。i表示-半導體基底,其上至少形成有金屬層2(或 是複晶矽層等)。在半導體基底〖上利用PECVD形成氧化層 3之後,於氧化層3上塗佈第一道光阻層4,使用第一道光 罩進行微影製程以定義出圖案。再以光阻層4為蝕刻罩幕, 蝕刻上述氧化層3,而於其中形成開口 5和其他開口,如第 1A圓所示。接著去除上述第一道光阻層4。 形成第二道光阻6於上述氧化層3之上,使用第二道光 罩進行微影製程以在上述開口 5之中定義開口圓案。再以光 阻層6為蝕刻罩幕,蝕刻位於開口 5之中的氧化層3,而在 開口· 5中再形成-開口 7,即完成具有階梯狀輪廓接觸洞之 蝕刻如第1B圖所示。接著去除上述第二道光阻層6。 最後,沈積一金屬層8於上述氧化層3之上,再對金屬 層8實施化學機械研磨法(CMp)後,即完成雙重鑲嵌製程, 其結果如第1C圓所示。 由以上所述之步驟可知,在傳統之雙重鑲嵌製程中使用 了兩次微影製程步驟,所以需要利用到兩道光罩在氧化層上 定義圖形,以便形成接觸洞於氧化層之中。上述第一道光罩 (請先閲讀背面之注意事項再填寫本頁} ί 乂衣· 、1Τ 經濟部中央橾準局貝工消費合作社印裂 本紙張尺度剌中國國家料(CNS ( 2丨GxT97公楚)
405 五、發明説明(2 ) 係用以疋義出開口 5(用以規範例如上層金屬導線之圖形 等)’而第二道光罩係用以在開口 5之範圍内再定義出開口 7(用以規範例如插塞(plug)或接觸窗之圖形等),所以在使用 第二道光罩進行曝光時,必須精確地將開口 7之圖形轉移至 開口 5中之氧化層位置上之光阻層’若有誤差產生則會破壞 接觸洞之輪廓,甚至無法形成接觸洞。因此,傳統之雙重鑲 嵌製程之缺點為:需使用兩道光罩,所以製程繁瑣且成本高; 另外有對準失誤(misalignment)或重疊(〇ver丨ay)之問題產生, 尤其當使用到0.18#m或更低之製程時,對準失誤和重疊之 問題將會更加嚴重。 有鑑於此’本發明之一目的為解決上述問題而提出一種 形成階梯狀剖面輪廓之接觸洞的方法,其利用具有不同劑量 (dosage)之電子束在光阻層定義出具有階梯狀剖面輪廓之開 口,再將其圖形轉移至絕緣層中,而形成具有階梯狀剖面輪 廓之接觸洞。其除可應用於雙重鑲嵌製程,更可以應用於其 他須形成階梯狀剖面輪廓接觸洞之場合。 、 本發明之另一目的為提出一種雙重鑲嵌製程,應用上述 形成階梯狀剖面輪廓接觸洞之方法,無須使用光罩,而可將 製程簡化、降低成本,且可避免對準失誤或重疊之問題產生。 為達到上述目的,本發明所提出之形成階梯狀剖面輪廓 之接觸洞的方法’包括如下步驟:提供一半導體基底;依序 形成一絕緣層、一光阻層於上述基底之上;使用電子束在 上述光阻層中定義出階梯狀之剖面輪廓開口,顯影後露出上 -4- 表紙張尺度適用中國國家梯準(CNS ) A4規格(2丨0X297公楚) t U I I I · Ϊ - I L^I I- -. I ill- 丁 In ! . n I I___I _ 为 i ---絲 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印装 405184 經濟部中央#準局貝工消費合作衽印製 五、發明説明(3 ) 述絕緣層;以上述光阻層為罩幕去除上述絕緣層,於上述絕 緣層中形成一絕緣層開口,而露出上述基底;去除上述絕緣 層開口周圍之光阻層’以露出上述絕緣層開口周圍之上述絕 緣層;以及’以上述光阻層為罩幕去除上述絕緣層開口周圍 之上述絕緣層部分厚度’而在上述絕緣層中形成具有階梯狀 剖面輪廓之接觸洞。 另外’本發明所提出之一種雙重鑲嵌製程,包括如下步 驟:提供一半導體基底’其上至少有第一導電層形成;依序 形成一絕緣層、一光阻層於上述基底之上;使用電子束,在 上述光阻層中定義出階梯狀之剖面輪廓開口,顯影後露出上 述絕緣層;以上述光阻層為罩幕去除上述絕緣層,於上述絕 緣層中形成一絕緣層開口 ’而露出上述第一導電層;去除上 述絕緣層開口周圍之光阻層’以露出上述絕緣層開口周圍之 上述絕緣層;以上述光阻層為罩幕去除上述絕緣層開口周圍 之上述絕緣層部分厚度,而在上述絕緣層中形成具有階梯剖 面輪廓之接觸洞;去除上述光阻層;形成一第二導電層於上 述絕緣層之上;以及,平坦化上述第二導電層,而完成鑲後 製程。 圖式之簡單說明: 為讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉較佳實施例,並配合所附圖式,做詳細說明如下· 第1A圖至第1C圖係顯示傳統雙重鑲嵌製程之剖面流程 圖;以及 (請先聞讀背面之注項再填寫本頁) ,1r 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) 405184 A7 經濟部中央標準局貝工消費合作社印衆 B7五、發明説明(4 ) 第2A圖至第2H圖係顯示依據本發明之雙重鑲嵌製程之 剖面流程圖。 符號說明: 1〜半導體基底;2~金屬層;3〜氧化層;4〜光阻層; 5〜接觸洞開口; 6~光阻層;7〜接觸洞開口 ; 8〜金屬層; 20〜半導體基底;21〜絕緣層;211、213〜介電層; 212〜氮化矽層;22〜光阻層;23-26〜開口; 27〜金屬層; 40〜金屬層。 實施例: 第2A圖至第2H圖係顯示依據本發明之雙重鑲嵌製程之 剖面流程圖。本發明提出使用單一光罩之鑲嵌製程,其流程 如以下步驟所述。 步驟1 提供一半導體基底20,其上至少有第一導電層40形成。 上述導電層40在此實施例為金屬導線。 步驟2 依序形成一絕緣層21、一光阻層22於上述基底20之上。 在此實施例中,上述絕緣層21係依序於上述基底20之上形 成介電層211(第一絕緣層)、氮化矽層212(第二絕緣層)、和 介電層213(第三絕緣層)堆疊而成,如第2A圖所示,而上述 介電層均為氧化層。 步驟3 使用電子束對上述光阻層22進行曝光,而將光罩上定義 (請先閱讀背面之注意事項再填寫本頁)
、1T 線 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X29?公t ) 經濟部中央標準局貝工消費合作社印袋 405184 A7 ------- 87 五、發明説明(5 ) —一--- 之圖形轉移至光阻層22中’如第2B圖所示。 電子束對上述光阻層22之曝光,係先以具第一劑量 (dosage)之電子束將上述光阻層上之a區域和b區域加以曝 光;再以具有第二劑量之電子束將位於上述光阻層a區域中 之c區域加以曝光,而完成在上述光阻層中定義出階梯狀之 刮面輪廓開口(a和c區域之總合)之步驟。其中,具有第二 劑量之電子束能定位到位於光阻層a區域中的c區域而將其 曝光。在c區域中之曝光劑量包含兩次之曝光劑量(分別經 第一和第二劑量之電子束曝光)必定高於a區域(不含e區域) 中之曝光劑量,故所使用之第二劑量大小可任意設定,而形 成接觸洞區域。另外,第二劑量之電子束其聚焦深度與使用 第一劑量電子束曝光之聚焦深度相同。 在將光阻層22顯影後,則在上述光阻層22令形成具有 階梯狀剖面輪廓之開口 23,而露出上述介電層213,如第2C 圖所示。 開口 23主要係用以界定接觸洞(Via)之形狀輪廓大小,而 另外之開口 24則係用來定義其他導線之形狀。 步驟4 以上述光阻層22為罩幕,蝕刻上述絕緣層21,而於上述 絕緣層21中形成一絕緣層開口 25,而露出形成於上述基底 20之金屬層40,如第2D圖所示。 步驟5 以非等向性蝕刻法去除上述絕緣層開口 25周圍之光阻層 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇><297公釐) (請先閲讀背面之注意事項再填寫本頁y
、1T kl 405184 __B7 五、發明説明(6 ) 22,以露出上述絕緣層開口周圍之介電層213,如第2E圖 所示。 其中,上述非等向性蝕刻法係使用氧電漿乾蝕刻(〇2 plasma dry etching) ° 步驟6 以上述殘留之光阻層22為罩幕,蝕刻上述絕緣層開口 25 周圍之上述絕緣層21之部分厚度、以及開口 24中之上述絕 緣層21之部分厚度,而在上述絕緣層21中形成具有階梯狀 剖面輪廓之接觸洞26,如第2F圖所示。 在此實施例中,係以上述氮化矽層212作為蝕刻終點, 而將上述絕緣層開口 25周圍之上述介電層213加以去除, 以形成具有階梯狀剖面輪廓之接觸洞26。 如果上述絕緣層21只以單一材質形成時,也可藉由控制 蝕刻之時間,而將上述絕緣層開口 25周圍之上述絕緣層21 之部分厚度加以去除,以形成具有階梯狀剖面輪廓之接觸洞 26 ° 步驟7 去除所有上述光阻層22,如第2G圖所示。 步驟8 形成一第二導電層(金屬層)27於上述絕緣層之上,再以 CMP加以平坦化之後,即完成鑲嵌製程,結果如第2H圖所 示。 上述之實施例雖係針對金屬之鑲嵌製程,但也不限定於 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印裝 Α7 Β7 __405184 五、發明説明Γ 此丄例如當上述第-導電層和第二導電層均為複晶石夕時亦 "Τ元成將兩層複晶碎構成連接之目的。 · 在上述帛2Α目至第2Η圖所顯之本發明之雙重鎮嵌製程 之剖面流程圖中,主要是使用具不同劑量之電子束,來進行 曝光製程,而使光阻層在顯影後,形成具有階梯狀剖面輪廓 之開口 1依據本發明之使用單H形成具有階梯狀剖面 輪廓之接觸洞的方法,與上述步驟丨至步驟6相同故在此 不再予以冗言贅述。 由上述可知,本發明之雙重鑲嵌製程相較於傳統之雙重 鑲喪製程有如下之優點: 一'本發明之雙重鑲嵌製程不需使用光罩。 訂 二、 降低製造之成本。 三、 可避免對準失誤或重疊之問題產生。 雖然本發明已以較佳實施例揭露如上,然其並非用以限 定本發明,任何熟悉本項技藝者,在不脫離本發明之精神和 範圍内,當可做些許之更動和潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇X29*7公釐)

Claims (1)

  1. 經濟部中央揉準局貝工消费合作社印製 405184 il _______D8 六、申請專利範園 1'種形成階梯狀剖面輪廓之接觸洞的方法,包括如下步 驟· 提供一半導體基底; 依序形成一絕緣層、一光阻層於上述基底之上; 使用電子束,在上述光阻層中定義出階梯狀之剖面輪廓開 口,顯影後露出上述絕緣層; 以上述光阻層為罩幕去除上述絕緣層,於上述絕緣層中形成 一絕緣層開口,而露出上述基底; 去除上述絕緣層開口周圍之光阻層,以露出上述絕緣層開口 周圍之上述絕緣層;以及 以上述光阻層為罩幕去除上述絕緣層開口周圍之上述絕緣層 部分厚度,而在上述絕緣層中形成具有階梯狀剖面輪廓之接觸 洞。 2.如申凊專利範圍第1項所述之方法,先以具第一劑量之電 子束將上述光阻層上之第一區域加以曝光,再以具有第二劑量 之電子束將位於上述光阻層第一區域中之一第二區域加以曝 光,而元成在上述光阻層中定義出階梯狀之剖面輪廓開口之步 驟。 L 3.如申請專利範圍第丨項所述之方法,其中上述絕緣層係由 第一絕緣層、一第二絕緣層、和一第三絕緣層依序形成,當 去除上述絕緣層開口周圍之上述絕緣層部分厚度時,係以上述 第一絕緣層為蝕刻終點,而將位於上述絕緣層開口周圍之第三 絕緣層加以去除。 -10- 本i張尺度適用巾關家料(CNS) A4& (21GX297公着) rr---------- (请先Μ讀背面之注意事項再填寫本筲) 訂 • 4H. 405184 8888 ABCD 六、申請專利範圍 經濟部中央梯準局貝工消费合作社印裝 減專利範圍第3項所述之方法,其中上述第二絕緣層 層門口範圍第1項所述之方法’其中當去除上述絕緣 層開口腳之光阻層時,係制㈣向性㈣法來進行。 6· 一種雙重鑲嵌製程,包括如下步驟. 提供-半導體基底,其上至少有第—導電層形成; 依序形成-絕緣層、-光阻層於上述基底之上; 使用電子纟纟上述光阻層中定義出階梯狀之剖面輪廊開 口,顯影後露出上述絕緣層; 以上述光阻層為罩幕去除上述絕緣層,於上述絕緣層中形成 一絕緣層開口,而露出上述第一導電層; 去除上述絕緣層開口周圍之光阻層,以露出上述絕緣層開口 周圍之上述絕緣層; 以上述光阻層為罩幕絲上述絕緣層開σ周圍之上述絕緣層 部刀厚度,而在上述絕緣層中形成具有階梯剖面輪廓之接觸 洞; 去除上述光阻層; 形成一第二導電層於上述絕緣層之上;以及 平坦化上述第二導電層,而完成鑲。 7·如申請專利範圍第6項所述之以具第一劑量之電 子束將上述光阻層上之第一區域加以曝光,再以具有第二劑量 之電子束將位於上述光阻層第一區域中之一第二區域加以曝 光’而完成在上述光阻層中定義出階梯狀之剖面輪廓開口之步 -11- 本紙張尺度適用中國國家標準(CNS ) A4規格(210x 297公釐 :--------- '裝------訂------^--- (請先聞讀背面之注項再填寫本頁) 405184申請專利範圍 A8 B8 C8 D8
    中上述第二絕緣層 驟 :二專利層所述,中上述絕緣層係由 Π 層開,之上述:缘序=上: ' 蝕刻終點,而將位於上述絕緣層開口周圍之第= 絕緣層加以去除。 门因心弟一 9·如申請專利範圍第8項所述之 為氣化層。 •如中明專利範圍第6項所述之^中當去除上述絕 緣層開n光阻層時’係使用非等向刻法來進行。 II ϋ HI 裝 i— n n n ϋ n 鍵 (請先聞讀背面之注$項再填寫本頁) 經濟部中央榡準局貞工消費合作社印装 -12- 本紙張尺度適用中國國家標率(CNS)A4規格(210X 297公釐)
TW87111986A 1998-07-22 1998-07-22 Method for producing a contact hole having a step-shaped cross-sectional profile and dual damascene process TW405184B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW87111986A TW405184B (en) 1998-07-22 1998-07-22 Method for producing a contact hole having a step-shaped cross-sectional profile and dual damascene process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW87111986A TW405184B (en) 1998-07-22 1998-07-22 Method for producing a contact hole having a step-shaped cross-sectional profile and dual damascene process

Publications (1)

Publication Number Publication Date
TW405184B true TW405184B (en) 2000-09-11

Family

ID=21630758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87111986A TW405184B (en) 1998-07-22 1998-07-22 Method for producing a contact hole having a step-shaped cross-sectional profile and dual damascene process

Country Status (1)

Country Link
TW (1) TW405184B (zh)

Similar Documents

Publication Publication Date Title
US7465525B2 (en) Reticle alignment and overlay for multiple reticle process
US7539969B2 (en) Computer readable mask shrink control processor
JPH06216085A (ja) 半導体装置のコンタクトホール形成方法
US6329124B1 (en) Method to produce high density memory cells and small spaces by using nitride spacer
JP2005091415A (ja) レジストパターン形成方法とデバイス製造方法
TW408446B (en) The manufacture method of the node contact
US6174801B1 (en) E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
TW405184B (en) Method for producing a contact hole having a step-shaped cross-sectional profile and dual damascene process
TW436961B (en) Method for forming the dielectric layer of an alignment marker area
TW403859B (en) Method for fabricating stencil mask
TW546698B (en) Alignment method of photolithography process
TW410390B (en) Improvement of photolithography error after chemical mechanical polishing
TW439173B (en) Manufacturing method of capacitor having mixed-signal devices
TW499712B (en) Method for fabricating integrated circuit device
TW405200B (en) Formation of sub-groundrule features
TW411515B (en) Method for alleviating photolithography error caused by difference of pattern density after chemical mechanical polishing
TW312820B (en) Contact defined photomask and method of applying to etching
TW471024B (en) Lithography etching method
TW548718B (en) Hole forming by cross-shape image exposure
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
TW487965B (en) Self-aligned photography process of silicon on insulator device
TW425666B (en) Manufacturing method for borderless via on semiconductor device
TW379416B (en) Method of manufacturing dual damascence
TW471125B (en) Manufacturing method of dual metal damascene
TW302505B (en) Manufacturing method of reconstructing alignment mark after chemical mechanical polishing

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent