TW401645B - The manufacture method of poly silicon thin film transistor - Google Patents
The manufacture method of poly silicon thin film transistor Download PDFInfo
- Publication number
- TW401645B TW401645B TW87106512A TW87106512A TW401645B TW 401645 B TW401645 B TW 401645B TW 87106512 A TW87106512 A TW 87106512A TW 87106512 A TW87106512 A TW 87106512A TW 401645 B TW401645 B TW 401645B
- Authority
- TW
- Taiwan
- Prior art keywords
- hydrogen
- amorphous silicon
- layer
- film transistor
- thin film
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Description
401645 〇 5s 五、發明説明(y) 下文特舉一較佳實施例,並配合所附圖式,作詳細說明如 下: (請先閱讀背面之注意事項再填寫本頁) 圖式之簡單說明: 第1A圖至第1G圖繪示依照本發明之反向堆疊式薄膜 電晶體製程流程圖; 第2A圖至第2F圖繪示依照本發明之共平面式薄膜電 晶體圖製程流程圖; ' 第3A圖繪示堆疊式薄膜電晶體之剖面圖;以及 第3B圖繪示反向式薄膜電晶體之剖面圖。 標號說明: 10透明基板 20薄膜電晶體之閘極 — 21第一非晶氧化矽氫層 22非晶砂氫合金層 · 22'非晶砍氫合金層 23第二介電層,非晶氧化矽氫層或非晶氮氧化矽氫層 _ 23’蝕刻去除後留下的第二介電層層 24汲極/源極摻雜區 25LDD結構 绫濟郎中夬揉隼局員工消资合阼社.5-裝 24A、24B汲極/源極摻雜區 25A、25B LDD結構 30、31標示第一光阻與第二光阻 33第三非晶氧化矽氫層或非晶氮化矽層 35保護層 40、40’、41金屬接觸 實施例 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 401645 2567twf. doc/005 五、發明説明(I ) 本發明是有關於一種薄膜電晶體(thin film transistor, 簡稱TFT)製程技術,且赞別愚」有關於一種淺摻雜汲極(light doped drain,簡稱LDD)薄膜電晶體製程之技樣了。 習知對於製造多晶矽薄膜電晶體(polysilicon TFT)的 低溫製程中,它必須利用到離子佈植機等之1 貴設備來佈 植適當的遽子,用以形」贫薄膜麗^體源廬置興LDD 結構。 另一習知技藝係直接以PH3/H2重篮違理的非晶矽薄 膜,但憐會以結晶型態聚集在非晶矽表面烘烤,之後若邁 以囂射照射所形成的表晶-政麗麗JJL無法形成汲極淺摻雜 區。 因此本發明的主要目的就是在提供一種多晶矽薄膜電 曰^體_£^^方法,其可避免在麗程虫鹿瑕*无_佈n機丄卻 迈可同時形成薄膜電晶體的j及極/源極摻雜區與LDD梭ff 區,可以降低氣$。' 根據本發明的目的,提出一種多晶矽薄膜電晶體之製 造方法,此方法爲於一基底上沉積一層非晶砂氫合金(a-Si:H),之後再沉積一介電層,如非晶氧化矽。於介電層上 方以光阻定義出主動區和淺雜質摻雜區,蝕刻介電層之 後,去光阻後定義出主動區,以PH3電漿處理,去光阻後 蝕刻殘餘的介電層後,並以準分子雷射(Excimer laser)照 射,用以將非晶矽氫合金轉化成多晶矽氫並且活化雜質, 如磷,形成源極/汲極區與汲極淺摻雜(LDD)區域。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 3 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面、V注意事項再填寫本頁) -β .φ, 經滴部中央標準局貝工消費合作社印製
0 05 A7 B7 21,最後再沉積一層非晶氮化矽氫(a-SiNx:H)層35,做爲 保護層。 此外,本發明之製程上可以應用到如第3A圖與第3B 圖所示之反向共平面式薄膜電晶體以及堆疊式薄膜電晶體 的製造。其程序與上述之實施例相同,故不多冗述僅繪出 其結構剖面,圖示中對等之部分使用與上述之實施例使用 相同的標號。 因此,本發明的特徵是以電漿處理非晶矽氫合金層, 且使電漿中,如磷可做爲摻雜物植入非晶矽氫合金層,可 同時形成薄膜電晶體的汲極/源極區域與LDD淺摻雜區 域。因此不必使用離子佈植機,故可以降低成本。 綜上所述,雖然本發明已以一較佳實施例揭露如上, 然其並非用以限定本發明,任何熟習此技藝者,在不脫離 本發明之精神和範圍內,當可作各種之更動與潤飾,因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準。 (.請先閱讀背面之注意事項再填寫本頁) 訂 鐵 經濟部中央標隼局員工消費合作杜印裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
401645 〇 5s 五、發明説明(y) 下文特舉一較佳實施例,並配合所附圖式,作詳細說明如 下: (請先閱讀背面之注意事項再填寫本頁) 圖式之簡單說明: 第1A圖至第1G圖繪示依照本發明之反向堆疊式薄膜 電晶體製程流程圖; 第2A圖至第2F圖繪示依照本發明之共平面式薄膜電 晶體圖製程流程圖; ' 第3A圖繪示堆疊式薄膜電晶體之剖面圖;以及 第3B圖繪示反向式薄膜電晶體之剖面圖。 標號說明: 10透明基板 20薄膜電晶體之閘極 — 21第一非晶氧化矽氫層 22非晶砂氫合金層 · 22'非晶砍氫合金層 23第二介電層,非晶氧化矽氫層或非晶氮氧化矽氫層 _ 23’蝕刻去除後留下的第二介電層層 24汲極/源極摻雜區 25LDD結構 绫濟郎中夬揉隼局員工消资合阼社.5-裝 24A、24B汲極/源極摻雜區 25A、25B LDD結構 30、31標示第一光阻與第二光阻 33第三非晶氧化矽氫層或非晶氮化矽層 35保護層 40、40’、41金屬接觸 實施例 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作衽印製 401645 2567twf. doc/〇〇5 五、發明説明(今) 本發明揭露一種多晶矽薄膜電晶體之製造方法,其方 ♦· — 法爲:於一透明基板,如玻逍基柩(glass substrate)上沉積 非晶矽氫合金(a-Si:H)層,並沉積介電層,如非晶氧化矽 氫(a-SiOx:H)層於非晶矽氫合金層上方,並於 烘烤1H分鐘。 其次,以電漿處理非晶矽氫合金層與_氧 化矽氫層,使電漿中可做爲雜質的成分,如磷,植入該非 晶砂氫合金層中,形成n+與η-之摻雜區。 之後,再以緩衝氧化蝕刻劑(buffered oxide etchant, 簡稱BQEJ去険座盖氲北_政氫層。送400°C烤箱做烘烤程序 15〇分鐘,用以烘烤非晶矽氫合金層。並且以準分子雷射 照射烘烤過之非晶矽氫合金層,藉以使非晶矽氫合金層轉 成一多晶矽層,經回火程序使非晶矽氫合金層轉換成多晶 矽層’使摻雜於其中之雜質活化,同時形成汲極源極區與 淺摻雜汲極區。 請參照第1A圖至第1G圖,其繪示依照本發明較佳實 施例的—種反向堆疊式薄膜電晶體(inverted staggered TFT) 製程圖。 首先於一透明基板10形成一閘20,其閘20可爲鉻 (Cr) ’如第1A圖所示。參照第1B圖,於透明玻璃基板1〇 上方沉積一層厚度約爲200nm之第一介電層;21,如非晶 氧化砂氫層,其上再沉積一層厚度約爲60nm之非晶矽氫 ^金層22,之後其上再沉積一層厚度約爲5nm之第二介 電層23,如非晶氧化矽氫層或非晶矽氮化矽氫層。在此, (請先閱讀背面之注意事項再填寫本頁) .參.
,1T (210X297公羞) 經濟部中央標準局貝工消費合作社印掣 2567twf.doc/005 A7 B7 五、發明説明(屮) .非晶矽氫合金層22於中央部份,呈現一不共平面突起之 結構。 參見第1C圖,上第一光阻30,如圖所示,用以定義 出主動區和淺摻雜區,並將暴露之第二非晶氧化矽氫層23 蝕刻去除,留下第二介電層23'。 之後,如第1D圖所示,去除第一光阻30,再上第二 光阻31,並從透明基板10背面曝光。之後,以電漿PH3/H2 處SI上述之非晶矽氫合金層22與第二非晶氧化矽氫層 23’,使電槳中πτ做爲雜雪的成分,如磷,_植入該非晶矽氫 合金層22與未被光阻31覆蓋之第二介電層23'下的非晶 1氫合金層22'中。去除第二光阻31後,再以緩衝氧化蝕 刻劑ΒΟΕ去除上層第二非晶氧化矽層23’,之後再送入400 °C的烤箱烘烤150分鐘。 之後,如第1D圖所示,以準分子雷射照射此烘烤過 的非晶矽氫合金層22,經回火程序使非晶矽氫合金層22 聿—Μ吏梭雜於其中之雜質活化,同時开 第亂版示Θ-蓊臈雷晶體的汲極/源極區U4與LDD區 域25。 最後,參考第1F圖,沉積一第三非晶氧化矽氫層或 非晶氮化矽氫層33於其上,並於汲極/源極區域24拉出 金屬接觸40。最後,再沉積一層非晶氮化矽氫(a-SiNx:H) 層35,做爲保護層,如第1G圖所示。 請參照第2A圖至第2F圖,其繪示依照本發明較佳實 施例的一種共平面式薄膜電晶體(coplanar TFT)製程圖。 6 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 2567twf. doc/ 005 A7 B7 五、發明説明(n 首先於一透明基板l〇上方沉積一層厚度約爲60nm之 非晶矽氫合金層22,之後其上再沉積一層厚度約爲5mn 之第一介電層23,如非晶氧化矽氫層或非晶矽氮化矽氫 層。在此,非晶砂氫合金(a-Si:H)層22,呈現一共平面結 構,如第2A圖所示。 參見第2B圖,上如圖示之第一光阻30,用以定義主 動區,並將暴露於外之第一非晶氧化矽氫層23蝕刻去除, 形成第一介電層23'。 之後,如第2C圖所示,去除第一光阻30後,再上第 二光阻31。之後,以電漿PH3 /H2處理上述之非晶矽氫合 金層22與第一介電層23',使電漿中可做爲雜質的成分, 如磷,植入該非晶矽氫合金層22與未被光阻31覆蓋之第 一非晶氧化曹屬7層23,下的非晶矽氫食盒層中。再以緩 衝氧化蝕刻劑BOE去除上層之第一非晶氧化矽氫層23'。 之後,再送入400°C的烤箱烘烤150分鐘。 請參考第2C圖,以準分子雷射照射此烘烤過的非晶 矽氫合金層22,經回火程序使非晶里氫合金層22轉換成 I晶ί夕-層22,使摻雜於其中之雜質活化,同時形成如第2D 圖中薄膜電晶體的汲極/源極區域24與^LDD區域„15_。 之後,參考第2E圖,沉積第二非晶氧化矽氫層33於 於透明基板1〇上方,做爲隔離之用,並於非晶氧化矽氫 層33上形成一閘20,其閘20可爲鉻(Cr)。 如第2F圖所示,於汲極/源極區域24拉出金屬接觸40。 之後,再沉積一第三非晶氧化矽氫層或非晶氮化矽氫層 7 本紙張尺度適用中國國家標HcNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂
0 05 A7 B7 21,最後再沉積一層非晶氮化矽氫(a-SiNx:H)層35,做爲 保護層。 此外,本發明之製程上可以應用到如第3A圖與第3B 圖所示之反向共平面式薄膜電晶體以及堆疊式薄膜電晶體 的製造。其程序與上述之實施例相同,故不多冗述僅繪出 其結構剖面,圖示中對等之部分使用與上述之實施例使用 相同的標號。 因此,本發明的特徵是以電漿處理非晶矽氫合金層, 且使電漿中,如磷可做爲摻雜物植入非晶矽氫合金層,可 同時形成薄膜電晶體的汲極/源極區域與LDD淺摻雜區 域。因此不必使用離子佈植機,故可以降低成本。 綜上所述,雖然本發明已以一較佳實施例揭露如上, 然其並非用以限定本發明,任何熟習此技藝者,在不脫離 本發明之精神和範圍內,當可作各種之更動與潤飾,因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準。 (.請先閱讀背面之注意事項再填寫本頁) 訂 鐵 經濟部中央標隼局員工消費合作杜印裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- 401645 2567twf. doc/005 gg C8 . D8 六、申請專利範圍 l.一種多晶矽薄膜電晶體之製造方法,包括以下步驟: 形成一非晶矽氫合金層於一基底上,並形成一非晶氧 化矽氫層於該非晶矽氫合金層上; 以一電漿處理該非晶矽氫合金層與該非晶氧化矽氫 層,用以使該電漿中可做爲一雜質的成分植入該非晶矽氫 合金層中; 以一緩衝氣化劑去除該非晶氧化矽氫層; ___ 、 -------- 施以一烘烤_程序,用以烘烤該典晶矽氫合金層;以及 以準分子雷射照射該非晶矽氫合金層,藉_里碧該非晶 砂氫合•層轉成一多晶砂氫層j使摻雜於該41晶砂氫合金 層中之赛雜質活化,同時ϋ成該著-膜電晶麗的JS」障/源極 區域與Lpp區域。 2. 如申請專利範圍第1項所述之多晶矽薄膜電晶體之 製造方法,其中該基底係一玻璃基底。 3. 如申請專利範圍第1項所述之多晶矽薄膜電晶體之 製造方法,其中該非晶矽氫合金層與該非晶氧化矽氫層可 先於400°C之烤箱烘烤120分鐘。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 4. 如申請專利範圍第1項所述之多晶矽薄膜電晶體之 製造方法,其中該電漿係含PH3。 5. 如申請專利範圍第1項所述之多晶矽薄膜電晶體之 製造方法,其中該烘烤程序係150分鐘之400°C烘烤。 6. —種多晶矽薄膜電晶體之製造方法,包括以下步驟: 形成一閘於一玻璃基底上方; 沉積一第一非晶矽氧化矽氫層於該基底上,於該第一 9 本紙張尺度適用中國國家標準(CNS ) A4規格(Yl〇X297公釐) 401645 A8 2567twf.doc/005 B8 C8 · D8 六、申請專利範圍 非晶矽氧化矽氫層上方,再沉積一非晶矽氫合金層,之後 於該非晶矽氫合金層再沉積一第二非晶矽氧化矽氫層; 以一電漿,處理該非晶矽氫合金層與該第二非晶矽氧 化矽氫層,用以使該電漿中可做爲一雜質的成分植入該非 晶矽氫合金層中; 以一緩衝氧化蝕刻劑去除該第二非晶氧化矽層,之後 施以一烘烤程序;以及 以一雷射照射經該烘烤程序之該非晶矽氫合金層,使 該非晶矽氫合金層轉換成一多晶矽氫層,使摻雜於該非晶 矽氫合金層中之該雜質活化,同時形成薄膜電晶體的汲極 /源極區域與LDD區域。 7. 如申請專利範圍第6項所述之多晶矽薄膜電晶體之 製造方法,其中該閘之成分爲鉻。 8. 如申請專利範圍第6項所述之多晶矽薄膜電晶體之 製造方法,其中該第一非晶矽氧化氫層之厚度爲約爲 200nm。 9. 如申請專利範圍第6項所述之多晶矽薄膜電晶體之 製造方法,其中該第二非晶矽氧化氫層之厚度爲約爲 5nm ° 經濟部中央標準局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 10. 如申請專利範圍第6項所述之多晶矽薄膜電晶體之 製造方法,其中該非晶矽氫合金層之厚度爲約爲60nm。 11. 如申請專利範圍第6項所述之多晶矽薄膜電晶體之 製造方法,其中該電漿成分含PH3。 12. 如申請專利範圍第6項所述之多晶矽薄膜電晶體之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) :/005 :/005 經濟部中央標準局員工消费合作社印裝 A8 B8 C8 D8 六、申請專利範圍 製造方法,其中該烘烤程序係在溫度400°C下烘烤約150 分鐘。 H〜種多晶矽薄膜電晶體之製造方法,包括以下步 驟: 沉積一非晶矽氫合金層於一玻璃基底上方,於該非晶 矽氫合金層上再沉積一第一非晶氧化矽氫層; 以一電發,處理該非晶砂氫合金層與該第一非晶氧化 矽氫靥,用以使該電漿中可做爲一雜質的成分植入該非晶 石夕氫合金層中; 以一緩衝氧化飩刻劑去除該第一非晶氧化矽氫層,之 後再施以一烘烤程序; 以一雷射照射經過該烘烤程序之該非晶矽氫合金層, 甩以使該非晶矽氫合金層轉換成一多晶矽氫層,並且使摻 雜於該非晶矽氫合金層中之該雜質活化,形成該薄膜電晶 體的一汲極/源極區域與一 LDD區域;以及 沉積一第二非晶氧化矽氫層於該薄膜電晶體之該汲極/ 源極區域與該LDD區域上方,並於該第二非晶氧化矽氫 層上方,形成一閘。 14. 如申請專利範圍第13項所述之多晶矽薄膜電晶體 之製造方法,其中該非晶矽氫合金層之厚度約爲60nm。 15. 如申請專利範圍第13項所述之多晶矽薄膜電晶體 之製造方法,其中該第一非晶矽氧化氫層之厚度約爲 5nm ° 16. 如申請專利範圍第13項所述之多晶砂薄膜電晶體 用中國國家標準(CNS ) Μ规格(210X297公釐) .!----------、钉-------0 1- (請先閲積背面之注意事項再填寫本頁) :/005 :/005 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 D8 申請專利範園 之製造方法,其中該電漿成分含ph3。 17. 如申請專利範圍第13項所述之多晶矽薄膜電晶體 之製造方法,其中該烘烤程序係係在溫度400°C下烘烤150 分鐘。 18. 如申請專利範圍第13項所述之多晶矽薄膜電晶體 之製造方法,其中該雷射係準分子雷射。 19. 如申請專利範圍第13項所述之多晶矽薄膜電晶體 之製造方法,其中該閘之成分爲鉻。 12 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87106512A TW401645B (en) | 1998-04-28 | 1998-04-28 | The manufacture method of poly silicon thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87106512A TW401645B (en) | 1998-04-28 | 1998-04-28 | The manufacture method of poly silicon thin film transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW401645B true TW401645B (en) | 2000-08-11 |
Family
ID=21629993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87106512A TW401645B (en) | 1998-04-28 | 1998-04-28 | The manufacture method of poly silicon thin film transistor |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW401645B (zh) |
-
1998
- 1998-04-28 TW TW87106512A patent/TW401645B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3227980B2 (ja) | 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法 | |
TW546846B (en) | Thin film transistor and method for manufacturing the same | |
TWI298911B (en) | Sige/soi cmos and method of making the same | |
TW554538B (en) | TFT planar display panel structure and process for producing same | |
JP2006024946A (ja) | 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法 | |
TW451279B (en) | Method of crystallizing a semiconductor thin film and producing a thin film semiconductor device | |
TWI227362B (en) | Liquid crystal display manufacturing process and polysilicon layer forming process | |
TW594884B (en) | Laser re-crystallization method of low temperature polysilicon thin film transistor | |
JP2001244469A (ja) | 半導体装置およびその製造方法 | |
JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
TWI260747B (en) | A method for forming a thin film transistor, and a method for transforming an amorphous layer into a poly crystal layer of a single crystal layer | |
TW401645B (en) | The manufacture method of poly silicon thin film transistor | |
JPH0738110A (ja) | 半導体装置の製造方法 | |
JPH06301056A (ja) | 薄膜半導体装置の製造方法 | |
JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0738113A (ja) | 薄膜トランジスタの製造方法 | |
JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
JPH08139335A (ja) | 薄膜トランジスタの製造方法 | |
JP2004119636A (ja) | 半導体装置およびその製造方法 | |
JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3036037B2 (ja) | 半導体装置の製造方法 | |
JPH07111331A (ja) | 薄膜半導体装置の製造方法 | |
JP4337554B2 (ja) | 半導体装置の製造方法 | |
JP3185790B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH08335703A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |