TW395004B - Method for quickly detecting and controlling the etch depth of the crown-shape capacitor - Google Patents
Method for quickly detecting and controlling the etch depth of the crown-shape capacitor Download PDFInfo
- Publication number
- TW395004B TW395004B TW87107265A TW87107265A TW395004B TW 395004 B TW395004 B TW 395004B TW 87107265 A TW87107265 A TW 87107265A TW 87107265 A TW87107265 A TW 87107265A TW 395004 B TW395004 B TW 395004B
- Authority
- TW
- Taiwan
- Prior art keywords
- depth
- crown
- patent application
- pattern
- regular
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
汲 閘 線 Λ7 B7 五、發明説明() 發明領域: 本發明係有關於一種半導體製程中溝渠或凹洞結構 蝕刻深度之監控及量測方法,特别是一種皇冠形(C Γ w shape)或橢圓柱形(cylindrical shape)電容之蝕刻深产 之監控及量測方法。 發明背景: 動態隨機存取記憶體(dram)中每個記憶胞用以儲存 一個位元的資料。每個記憶單元包含一個儲存電容以及 個存取電晶體。此電容器的一端連接電晶體的源極戈 極’另一端連接參考電壓,而電晶體未連電容的電極與 極則分别與外部線路的位元線(bit line)以及字元 (word line)相連接。所以,DRAM記憶胞的纽成包含 個電晶體、一個電容器、以及與外部線路的聯繫。 隨著積體電路技術的進步,對電容器的電容量的需 也不斷的提高^爲了使晶片達到高封裝密度,記憶單元 規格必須縮降到次微米的範疇,這使得電容器製程中參 的控制益形重要。皇冠形電容爲堆疊式電容中可以符 64百萬位元需求之電容結構之一。一般此種電容是在 緣氧化層中利用皇冠形光罩曝光顯影之後,再利用氧化 姑刻機台將氧化層蝕刻形成皇冠形之大洞。氧化廣之厚 以及皇冠形之凹洞之深淺與大小直接與電容之表面^ 本紙張尺度適用中國國家標準(CNS ) A4規格(210;><297公釐 求 數 合 層 度 息 (諳先聞讀背面之注意事碩再填寫本頁j :裝_ 訂 經濟部中央標準局員工消費合作社印製 Λ7 B7 五、發明説明() 息相=。因此,於量產時必須嚴密地監視皇冠形結構凹洞 4冰度,如此才可以有效控制電容之大小是否合乎規格之 目前對於測量皇冠形(橢圓柱形)結構深度之方法是 將晶圓切下-晶片I先用敍刻液侵银,再上竣膠(或銀膠) 黏晶片於掃描式電子顯微鏡(SEM)承座holder。乾燥晶 片後利用SEM觀察蝕刻之深度。上述之測量方法浪費= 量士人力資源以及量產之時間。而上述之方法反應姓刻後 皇冠形電容凹洞深度之時間較長,若是量產時氧化層蝕刻 機出狀況,必定浪費許多批尚未改善製程條件之晶片而影 響生產之成本。而另一種方法是在蝕刻前後測量在氧化墊 (oxide pad)之厚度(可利用熱波測厚儀)再相減而得。但 是,氧化墊之開洞很大,因此與DRAM皇冠形電容記憶 胞凹洞之電漿蝕刻loading effect不同。因此單開_氧 化墊大洞之方法’於DRAM密度高至iGigabit以上必定 無法穩定地反應更微小之電容凹洞深度。 此 因 形 柱 圓 橢 凹 前容 目電 要 需 br 種 形 冠 皇 之 確 準 速 快 且 性 珐 方 控 監 之 度 深 經濟部中央標準局員工消費合作社印製 述概及 的 目 明發 提 爲 要法 主方 的之 目度 之深 明刻 發蝕 本中 程 過 本 刻非 丨1*、 *?·· 0 0 容 一 電供 形提 冠爲 皇的 控目 監一 個另 一 之 tr 明 準 I標 I家 I國 國 一中 用 一適 |度 尺 張 一紙 I本 格 I釐 公 7 9 2 (讀先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 破壞性檢測蝕刻深度之方法。 在製作皇冠形圖案之光罩同時製作_有規律性光栅 圖案,再以微影蝕刻製程將此規律光栅陣列藉由上述之光 罩轉移此圖形至晶圓表面之上,如此則可以利用光學干涉 之方法測量此規律性之光栅陣列以分析其深度,可以利用 Lambda-step來測量深度。规律性光栅圖案之開口面積 只要夠測量之雷射光射入並且並且產生光程差千涉即 可。此乃利用雷射光射向光栅陣列之後,利用干涉換算求 得深度,再轉換上述之深度則可以得到皇冠形圖案凹洞眞 正深度。上述之轉換可以利用電漿蝕刻機台對不同開口大 小進行蝕刻之loading effect。 闽式簡單説明: 本發明的較佳實施例將於往後之説明文字中輔以下 列圖形做更詳細的闡述: 第一圖爲本方法之步驟流程。 弟一圖爲本方法之皇冠形.圖案及截律—性光.概亂案光 罩示意圖。 第三圖爲本方法之電容凹-洞及—規律性光栅_卩車列示意 圖。 發明詳細説明: 本發明揭示一種監控溝渠或凹、洞链刻深度之方法。特 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (讀先聞讀背面之注意事項再填寫本頁) ”裝· 訂 經濟部中央標準局員工消費合作社印製 Λ7 B7 . 五、發明説明() 别是本發明可以監控皇冠型電容或結構之蝕刻深度,俾以 確認製程之條件是否正確。本發明可以應用於任何開挖溝 渠或凹洞製程之監控,而本發明以皇冠形電容之製作做一 實施例加以説明,但非只限定於此。首先,先行參閲第一 圖’该圖所示爲本方法之流程。於步骤l〇Q中,在製作 皇冠形圖案之光罩同,時,製作一有规律性光栅圖案。步驟 1 1 0爲同時產生一規律性光栅陣列於相同晶圓之上。一 般爲利用微影製程,在經過微影蝕刻過程後,—規律光栅 陣列將藉由上述之光罩轉移圖形至晶圓之表面上,一般爲 形成於相同晶圓之切割道(scribe line)區域。上述之光罩 示之於第二圖,其中包含皇冠形圖案(或其他凹洞或溝渠 圖案)200以及规律光栅圖案210。經過上述光罩之微影 蝕刻後形成電容凹洞300及光栅陣列3 1 0之三維圖示之 於第三圖。 步驟1 2 0,利用光學干涉之方法測量规律性之光栅陣 列以分析其深度。在本案之實施例中,可以利用 Lambda-step來測量深度。皇冠形(橢圓柱形)圖案2 0 0 因元件之尺寸之縮減及圖形較不规律,無法直接測量深 度,因此,本發明提出利用此光栅間接測量其深度。所以 上述之規律性光栅210之開口面積可以相對大於皇冠形 圖案2 0 〇,以利於產生明顯干涉現象才可以測到深度。 因此在步驟1 1 〇中時必須設計规律性光栅圖案2 1 〇之尺 寸,而其尺寸依照不同之製程與應用而有差别。在此步骤 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先鬩讀背面之注意事項再填寫本頁) .裝. 訂 經濟部中央標準局員工消費合作社印製 Λ7 B7 i、發明説明() 主要利用光栅圖案產生干涉現象以利於分析,故規律性光 柵圖案210之開口面積只要夠測量之雷射射入與產生光 程差干涉即可。以具備氦-氖雷射之Lambda_step而言, 其氦-氖雷射之波長约爲6328埃。當然,不同波長之雷 射,其光栅開口面積亦有所不同。 利用雷射射向光栅陣列310之後,晶圓之表面與光 栅陣列3 10溝渠之底部具有光程差會產生干涉,利用干 涉換算可以求得深度。求得光栅陣列之深度後,將轉換上 述之深度得到皇冠形圖案之凹洞3 〇 〇深度。上述之轉換 關係式將利用到電衆独刻對不同開洞大小之蝕刻深度不 同(loading effect)。簡而言之’在電漿蝕刻過程中,開 口面積較大之圖案,其蝕刻深度較深,反之開口面積較小 之圖案,其独刻深度較淺。其中根據1〇adingeffect,必 定存在一校準値(correlation)可以來求得校正以求得皇 越形圖案凹洞300之深度。舉例而言,若皇冠形圖案2〇〇 之開口尺寸約爲0.8微米,規律性光栅圖案21〇之開口 尺寸約爲8微米,再假設經過干涉分析規律性光栅陣列 3 1 〇 <深度D 1約爲8.7微米,依據電漿蝕刻負載效應 (plasma etching loading effect)其校準値爲 2 2微米。 也就是説規律性光栅陣列3 1 0比皇冠形圖案凹洞3〇〇深 2.2微米,因此可以求得皇冠形圖案凹洞之深度D2 約爲6.5微米。所以步驟130爲利用i〇ading effect求 得皇冠形圖索凹洞3 0 0之深度。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -Λ-7絮- -9 經濟部中央標準局員工消費合作社印製 Λ7 _B7 _ 五、發明説明() 由上所述,本發明定義出規律性光栅圖案210之尺 寸、開口面積,經過光學干涉分析其深度後,再利用負載 效應(loading effect)與皇冠形圖案200之尺寸.得到皇冠 形(橢圓柱形)圖案凹洞300實際深度。若有需要本方法只 要間隔一段時間做SEM切片來觀察電漿蝕刻負載效應之 較準値(correlation)是否有所飄移,即可精確地根據新 測得之校準直及換算之皇冠形電容深度去調整蝕刻時 間,使得電容内凹洞之深度達到所需要蝕刻之深度。且本 發明利用雷射所產生之干涉做一監控方式爲一種非破壞 性檢測。另外,亦可以利用 ALPHA-Step機台去掃描光 栅凹洞之深度,但其探針可能會刮傷晶圓表面產生微粒汙 染問題。此外,也可以採用原子力顯微鏡(AFM)觀察,然 其出率(throughput)很慢。因此,最佳的方法還是採用 具備雷射__ Lambda-Step機台利用光學干涉現象求得深 度。 本方法利用光栅陣列干涉產生之光程差測得之深度 較利用熱波(thermal wave)測氧化層蚀刻前後之氧化層 厚度値(氧化墊;pad oxide)再相減得深度値要準確、實 際、穩定、快速及方便。而且光栅陣列開洞可以因應光學 機台(例如Lambda-Step機台)性能之改進而縮小到和皇 冠形開洞大小接近,甚至比其小,所以可以精確反應其深 度。較不會受到電漿蝕刻不均勻性的影響,此種現象對於 本紙張尺賴财國210χ79ϋ ---------「7裝-- (讀先閱讀背面之注意事項再填寫本頁) -•δ 395004 _______Β7 五、發明説明() ~~~ ' 1 Gigabit以上的高.密度DRAM將益形重要。另外,在 皇冠形深度加深或DRAM皇冠結構變小且相關氧化層厚 度變薄時,由於電漿蝕刻之負載效應(1〇ading effect), 單獨大洞之氧化墊(oxide pad)大洞將很可能在蝕刻完成 前已經被蝕刻乾淨而無法利用熱坡機台觀察深度,而本方 法將不會產生此種問題。 以上所述僅爲本發明之較佳實施例而已,並非用以限 定本發明之申請專利範圍;凡其它未脱離本發明所揭示之 精神下所完成之等效改變或修飾,均應包含在下述之 a T §月 --------------.117 (請先閱讀背面之注意事碩再填寫本頁j 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)
Claims (1)
- 公 本 395004 A8 B8 C8 D8 申請專利範圍 1 ·種在半導體晶圓上監測飯刻所形成凹,洞之第一深.度…之 方法,該方法至少包含: 於形成該凹洞之光軍上同時製作一规律性光栅圖案; 形成該凹洞時一^并形成一規搜t + (Ω μ · τ 足俥性光栅陣列於該晶圓之 利用光學干涉測量該規律性I I 由 子]乂 !里 十I先栅降列〜以得到第二深 度,及 ,利用電漿蝕刻之負載效應(Uad 二深度以得到該第一深度。 .g effect)校正該第 C請先閱讀背面之注意事項再填寫本頁} -裝- 經濟部中央標準局員工消費合作社印製 2_如申請專利範圍第J項之方法, ^ 〜甲.上述之光學干涉測 量包含利用一T<ambjda-—siep機台。 3.—種在半導體晶圓上監控再氧化層敍刻形成皇冠形記憶 胞結構之凹洞的第一深度之方法,該方珐至少包含:〜 撻供一光罩包含該皇冠形結構圖素以及一規律性 圖案; 利用微影製程形成該皇冠形結構以及—規律性光栅陣 列於該晶圓之上; 測量該規棣性光栅P車列以得到第二深度·,及 开】用負載效應(1 〇 a d i .n g e f f e c t )校正該第二深.度以得 到該第一深度。_ 4 Λ如申請專利範園第3項之方.法’其中上述之第.二深度係 本紙張尺度適用中國國家標準(CNS )以規格(21〇><297公釐) -訂· ABCD 395004 六、申請專利範圍 爲利用光學干涉測量。 5. 如申請專利範圍第4項之方法,其中上述之光學干涉測 量包含利用一 Lambda-step機台。 6. 如申請專利範園第3項之方法,其中上述之第二深度係 爲利用原子力顯微鏡測量。 7. ·如申請專利範圍第3項之方法,其中上述之第二深度 係爲利用ALPHA-Step機台測量。 I n n I n I n i n I - - n I (請先閣讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 10 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87107265A TW395004B (en) | 1998-05-12 | 1998-05-12 | Method for quickly detecting and controlling the etch depth of the crown-shape capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87107265A TW395004B (en) | 1998-05-12 | 1998-05-12 | Method for quickly detecting and controlling the etch depth of the crown-shape capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW395004B true TW395004B (en) | 2000-06-21 |
Family
ID=21630076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87107265A TW395004B (en) | 1998-05-12 | 1998-05-12 | Method for quickly detecting and controlling the etch depth of the crown-shape capacitor |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW395004B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI384567B (zh) * | 2007-03-23 | 2013-02-01 | Alpha & Omega Semiconductor | 遮罩柵極溝槽技術中基於電阻來測定蝕刻深度 |
TWI452644B (zh) * | 2011-05-17 | 2014-09-11 | Univ Nat Yunlin Sci & Tech | 蝕刻深度量測方法及其裝置 |
-
1998
- 1998-05-12 TW TW87107265A patent/TW395004B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI384567B (zh) * | 2007-03-23 | 2013-02-01 | Alpha & Omega Semiconductor | 遮罩柵極溝槽技術中基於電阻來測定蝕刻深度 |
TWI452644B (zh) * | 2011-05-17 | 2014-09-11 | Univ Nat Yunlin Sci & Tech | 蝕刻深度量測方法及其裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW392271B (en) | Non-destructive method and device for measuring the depth of a buried interface | |
Sunami et al. | A corrugated capacitor cell (CCC) | |
US7405089B2 (en) | Method and apparatus for measuring a surface profile of a sample | |
US20080268352A1 (en) | Light reflection mask, method of manufacturing the same and semiconductor device | |
TW407322B (en) | A method of reducing loading variation during etch processing | |
JP3683110B2 (ja) | 半導体装置のダブルコンタクト形成方法 | |
CN100552882C (zh) | 用于在半导体器件中形成精细图案的方法 | |
US20100009131A1 (en) | Multi-exposure lithography employing a single anti-reflective coating layer | |
TW395004B (en) | Method for quickly detecting and controlling the etch depth of the crown-shape capacitor | |
JP2007266030A (ja) | 半導体装置の製造方法および半導体装置 | |
US8273522B2 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
CN102136415A (zh) | 改善半导体工艺中光刻图案线条边缘粗糙度的方法 | |
TW473717B (en) | Retention time measurement circuit of dynamic random access memory | |
Sun et al. | Demonstration of 32nm half-pitch electrical testable NAND FLASH patterns using self-aligned double patterning | |
TW202428143A (zh) | 半導體元件以及其製造方法 | |
TW408366B (en) | Method of reducing focusing error of exposure process in a semiconductor device | |
JPS63228010A (ja) | 半導体基板中の溝深さ測定方法 | |
US6548314B1 (en) | Method for enabling access to micro-sections of integrated circuits on a wafer | |
KR100304441B1 (ko) | 반도체소자의 정렬마크 형성방법 | |
TW523802B (en) | Novel mask configuration of IC layout | |
JPH0284750A (ja) | 光学相互作用が増加された半導体装置 | |
Zhou et al. | Simulation study on the robustness of polar mark for incident light polarization states | |
Gostein et al. | Measuring deep-trench structures with model-based IR | |
TW293147B (en) | Process of DRAM capacitor | |
TW425659B (en) | Fabrication method of metal via hole |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |