TW393772B - A method for manufacturing the capacitor of DRAM - Google Patents
A method for manufacturing the capacitor of DRAM Download PDFInfo
- Publication number
- TW393772B TW393772B TW087113263A TW87113263A TW393772B TW 393772 B TW393772 B TW 393772B TW 087113263 A TW087113263 A TW 087113263A TW 87113263 A TW87113263 A TW 87113263A TW 393772 B TW393772 B TW 393772B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductor
- capacitor
- manufacturing
- random access
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 88
- 125000006850 spacer group Chemical group 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000009413 insulation Methods 0.000 claims abstract description 17
- 238000003860 storage Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052770 Uranium Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000004576 sand Substances 0.000 claims 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 235000015170 shellfish Nutrition 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- 241000208822 Lactuca Species 0.000 description 1
- 235000003228 Lactuca sativa Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Description
經濟部中夬搮半局貝工消费合作杜印製 3408twf.doc/006 A7 _ B7_"____ 五、發明説明（/ ) 本發明是有關於一種積體電路的製造方法，且特別是 有關於一種製造動態隨機存取記憶體（Dynamic Random Access Memory，DRAM)之電容器的方法。 當電腦微處理器功能逐漸增強、軟體所進行的程式與 運算愈來愈龐大時’記憶體的電容需求也就愈來愈高。而 隨著動態隨機存取記憶體積集度的增加，目前所發展之記 憶胞係由一個轉移場效電晶體與一個儲存電容器所構成。 第1圖是動態隨機存取記憶體元件之記憶胞的電路示意 圖。其中，由半導體基底表面之電容陣列（Array of Capacitors)中所篩選出的電容器C，可利用其充放電的特 性儲存資料。最常用的作法，是將二進位的單一位元資料 儲存在所有的電容器中，當未充電時其電容爲邏輯0，而 充電後其電容則爲邏輯1。通常，在電容器C的上電極（胞 電極）102與下電極（儲存電極）1〇〇間塡入介電質101， 以提供電極間所需的介電常數，並且將電容器C耦合至一 位元線（Bit Line) BL，藉由電容器C的充放電而達到讀寫 的目的。而電容器C其充放電之間的切換工作是透過轉移 場效電晶體（Transfer Field Effect Transistor，TFET) T 以 執行之。其方法是將位元線BL與轉移場效電晶體T的汲 極相連，電容器C與轉移場效電晶體Τ的源極相接，而字 元線（Word Line) WL的信號則餽入轉移場效電晶體Τ之 閘極，以決定電容器C是否與位元線BL相連接。 在傳統DRAM的儲存電容量少於1M ( Mega=百萬）位 元時，於積體電路製程中，主要是利用二度空間的電容器 3 本紙張尺度適^中國S家標準（CNS } A4说格（210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝.
、1T 線 經濟部中央搮準局Μζ工消费合作社印製 3408twf.doc/006 A 7 ___B7_ 五、發明説明（：！） 來實現，亦即泛稱的平坦型電容器（Planar Type Capacitor)。由於平坦型電容器需佔用半導體基底相當大 的面積來儲存電荷，故並不適合應用於高度的積集化。高 度積集化的DRAM，例如大於4M位元的儲存電容量者， 需要利用三度空間的電容器來實現，例如所諝的堆叠型 (Stacked Type)或溝槽型（Trench Type)電容器。 與平坦型電容器比較，堆疊型或溝槽型電容器可以在 記憶單元的尺寸進一步縮小的情況下，仍能獲得相當大的 電容量。雖然如此，當記憶體元件再進入更高度積集化時， 例如，具有64M位元容量的DRAM，單純的三度空間電容 器結構已不再適用。 解決的方法之一是將電容器的電極與介電膜層向水平 延伸，並且向上堆疊而形成所謂的鰭型（Fin Type)的堆疊 電容器，使電容器可藉由表面積的增加以增加儲存的電容 量。其相關技術可參考Ema等人的論文“3-Dimensional Stacked Capacitor Cell for 16M and 64M DRAMs” ,International Electron Devices Meeting, pp592-595, Dec. 1988。或參考美國專利第5,071,783號、第5，126,810 號以及第5,206,787號。 另一種解決之道則是使電容器的電極與介電膜層延伸 成一垂直狀結構而形成一所謂的柱型（Cylindrical Type) 堆疊電容器，使電容器可藉由表面積的增加以增加其所能 儲存的電容量。其相關技術可參考Wakamiya等人的論文 “Novel Stacked Capacitor Cell for 64Mb DRAM”，1989 4 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐> ~~~ (讀先閱讀背面之注意事項再填寫本頁) -裝
、ST 線 3408twf.doc/006 A7 經濟部中央樣隼局貝工消費合泎杜印製 B7 五、發明説明（多） Symposium on VLSI Technology Digest of Technical Papers, PP 69-70 »或參考美國專利第5,077,688號。 隨著積集度不斷地增加，DRAM記憶胞的尺寸仍會繼 續縮小。如熟悉此技藝者所知，記憶胞尺寸的縮小，儲存 電容値亦將減少》而電容値的減少又將造成(X射線入射所引 起的軟錯誤（Soft Error)機會的增加。因此，此技藝者仍 不斷在找尋新的儲存電容器結構及其製造方法，藉以使得 在儲存電容所佔的平面縮小的情況下，仍能維持所需之電 容値。 緣此，本發明的主要目的就是在提供一種電容器的製 造方法，藉以使得在儲存電容所佔的平面縮小的情況下， 仍能維持所需之電容値，並能增加製程的容忍度 (Tolerance)，以提昇產品之良率，減少製造的成本。 根據本發明的目的，提出一種動態隨機存取記憶體之 電容器的製造方法，此方法係在所提供的基底上形成場效 電晶體之後，依序於基底上形成介電層、蝕刻終止層與堆 疊層。其中堆疊層係由數層的導體層與數層的絕緣層相互 疊置而成。其後，以蝕刻終止層爲蝕刻終點，將堆疊層圖 案化，以在對應於源極/汲極區的上方形成一開口。接著， 在開口所裸露之堆疊層的側壁形成導體間隙壁，並以此導 體間隙壁爲硬罩幕，去除部份蝕刻終止層、部份的介電層， 以形成接觸窗開口，露出源極/汲極區，並在同時去除堆疊 層中最頂層的絕緣層，以裸露出堆疊層中最頂層的導體 層。其後，在基底上形成另一層導體層，使其塡入接觸窗 ___ 5 本紙張尺度適用中國囤家榡準（CNS ) A4規格（210X297公漤） (請先閱讀背面之注意事項再填寫本頁) .裝. 線 經濟部中央樣率局貝工消費合作社印裝 3408twf.doc/006 A/ B7 五、發明説明（钐） 開口，與源極/汲極區電性耦接，並且覆蓋導體間隙壁，而 形成一突起處。接著，在突起處之側壁週緣形成堆疊間隙 壁，此堆疊間隙壁係由數個絕緣間隙壁與數個導體間隙壁 交替排列所組成。然後，定義上述之另一層導體層與堆疊 層，並去除堆疊間隙壁之絕緣間隙壁與堆疊層之絕緣層， 以裸露出上述之導體層與導體間隙壁所架構之儲存電極 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 圖式之簡單說明： 第1圖是動態隨機存取記憶體元件之記憶胞的電路示 意圖；以及 第2A圖至第2H圖，其繪示依照本發明一較佳實施例 的一種動態隨機存取記億體的製造流程剖面圖。 圖式標記說明： C :電容器 T，201 :場效電晶體 BL :位元線 WL :字元線 100，250 :下電極 101，252 :介電膜層 102 :上電極 200 :基底 202 :場氧化層 6 (請先閱讀背面之注意事項再填寫本頁) -裝- •-° 線 本紙張尺度適用中國國家棣準（CNS > A4規格（210X297公釐） 3408twf.doc/006 A7 B7 五、發明説明（j:) 203 閘極氧化層 204 導體閘極 205 閘極頂蓋層 206 源極/汲極區 207 間隙壁 208 介電層 210 蝕刻終止層 212 堆疊層 經濟部中央樣牟φ貝工消费合泎江中裝 214，214a，214b，218，218a，218b，222，222a，222b， 234，234a，254 :導體層 216，216a，216b，220，220a，220b，224，224a :絕緣 層 226，238 :側壁 228 :開口 230 :導體間隙壁 232 :接觸窗開口 236 :突起處 240 :堆疊間隙壁 242，246 :絕緣間隙壁 .............. T1·" 244，248 :導體間隙壁 實施例 請參照第2A圖至第2H圖，其繪示依照本發明一較佳 實施例的一種動態隨機存取記億體之電容器的製造流程剖 面圖》 7 ---------裝— (讀先閲讀背面之注意事項再填寫本頁) 訂 -線· 本紙柒尺度適用中國國家榇準（CNS > A4规格（210X297公#. > M濟部中央揉準局WC工消费合作社印掣 3408twf.doc/006 A/ __B7___ 五、發明説明（<) 請參照第2A圖，首先’在所提供的基底200表面上， 形成場隔離區202以定義元件之主動區’續再於基底200 的主動區上形成動態隨機存取記憶體的場效電晶體201。 其中，基底200的材質例如爲p型矽基底；場隔離區202 的形成方法例如爲局部區域氧化法（LOCOS)或淺溝渠隔 離法（STI)。典型形成場效電晶體201的方法係先以熱氧 化法於基底200上形成一層薄氧化層，然後’再於閘極氧 化層上依序形一層導體層與一層絕緣層，接著’將此三層 圖案化，以形成閘極氧化層203、導體閘極204與閘極頂蓋 層205。然後，再於基底200中摻入雜質，以形成源極/汲 極區206。接著，在基底200上覆蓋一層絕緣層並進行回蝕 刻；以在閘極氧化層203、導體閘極204與閘極頂蓋層205 之側壁形成間隙壁207。其中，導體閘極204之材質例如爲 摻雜的複晶矽，形成的方法例如爲化學氣相沈積法 (CVD);閘極頂蓋層205與間隙壁之材質例如爲氮化矽， 形成的方法例如爲化學氣相沈積法。 接著，請參照第2B圖，接著，於基底200上依序覆蓋 一層介電層208、蝕刻終止層210與堆疊層212。其中，介 電層208之材質包括氧化矽或硼磷矽玻璃（BPSG)，較佳 的係先在基底200上先沈積一層氧化矽或硼磷矽玻璃之 後，再經由回蝕刻或使用化學機械硏磨法以平坦化；堆疊 層212係由數層的導體層與數層的絕緣層相互疊置而成， 例如，由相互疊置的導體層214、218與222以及絕緣層 216、220、224所組成之堆疊層212。其中，導體層214、 8 本^^度適用中國國家榡準（CNS ) A4規格了2丨0X297公釐) "~~ (請先閱讀背面之注意事項再填寫本頁) -裝
•1T 線 經濟部中央樣隼局WC工消费合作往午敦 3408twf.doc/006 Λ/ B7 五、發明説明（Ί) 21S與222之材質例如爲摻雜複晶矽，形成的方法例如爲化 學氣相沈積法；絕緣層216、220與224之材質與導體層 214、218、222具有不同的蝕刻率，其材質包括氧化矽，形 成的方法亦可採用化學氣相沈積法；鈾刻終止層210之材 質與堆疊層212中的導體層與絕緣層均具有不同的蝕刻 率，當導體層之材質爲摻雜複晶矽，絕緣層之材質爲氧化 矽時，較佳的蝕刻終止層210之材質例如爲氮化矽或氮氧 化砂。 其後，請參照第2C圖，以蝕刻終止層210爲蝕刻終點， 將堆疊層212圖案化，以在源極/汲極區206的上方形成開 口 228，然後，再於裸露於開口 228之堆疊層212a的側壁 226形成導體間隙壁230。其中，導體間隙壁230之材質包 括摻雜複晶矽，典型的形成方法例如以化學氣相沈積法先 在基底200上形成一層導體層，然後，再經由非等向性回 蝕刻，以使留下的導體層在暴露於開口 228之堆疊層212a 的側壁226形成導體間隙壁230。 接著，請參照第2D圖，以導體間隙壁230爲硬罩幕， 先去除部份的蝕刻終止層210，裸露出介電層208，其後， 再去除堆疊層212a其最頂層之絕緣層224a，以裸露出導體 間隙壁230與堆疊層212a中最頂層之導體層222a，接著， 再去除部份的介電層208，以形成接觸窗開口 232，裸露出 源極/汲極區206。當介電層208以及堆疊層212a其最頂層 的絕緣層224a材質相同時，可以在同時以導體間隙壁230 爲硬罩幕，利用相同的蝕刻條件，例如使用非等向性的乾 9 本紙張尺度適用中國國家梯率（CNS ) A4規格（210X297公梦_ ) (請先閱讀背面之注意事項再填寫本頁) •裝- f -* 3408twf.doc/006 A7 B7 經濟部中央標準局WC工消费合作社印« 五、發明説明（o ) 式蝕刻法以去除之。 然後，請參照第2E圖，在基底200上形成一層導體層 234，以使其塡入接觸窗開口 232，與源極/汲極區206電性 耦接。由於部份的導體間隙壁230突出於堆疊層212中最 頂端的導體層222a的表面，因此，當導體層234覆蓋於此 導體間隙壁230之後’會在元件的表面上形成突起處236。 其中，導體層234之材質包括摻雜複晶矽，形成的方法例 如爲化學氣相沈積法。 其後，請參照第2F圖，在導體層234與導體間隙壁230 所形成之突起處236的週緣238形成堆疊間隙壁240,並以 蝕刻終止層210爲蝕刻終點，將導體層234與堆疊層212a 圖案化。其中，堆聲間隙纖240係由數層的絕嚴間.隙壁與 數層的導體間隙壁相互交錯緊密排列而成，例如相互交錯 的絕緣間隙壁242、246以及導體間隙壁244、248。導體間 隙壁244與248之材質包括摻雜複晶矽，形成的方法例如 以化學氣相沈積法在基底200上先沈積一層摻雜複晶矽 層，其後再經由非等向性回蝕刻的方式形成；絕緣間隙壁 242與246之材質與導體間隙壁244與248具有不同的蝕刻 率，其材質包括氧化矽形成的方法亦可先以化學氣相沈積 法在基底200上先沈積一層氧化矽層，其後再經由非等向 性回蝕刻的方式形成。 接著，請參照第2G圖，去除堆疊層212b之絕緣層216b 與220b以及堆疊間隙壁240之絕緣間隙壁242與246，以 裸露出由堆疊層212a之導體層214b、218b、與222b、導體 (請先閲讀背面之注意事項再填寫本頁) •裝‘
、1T 線 本紙張尺度適用中國國家梯準（CNS ) A4規格（2丨0X297公釐） 3408twf-doc/006 A7 B7 經濟部中央慄隼馬負工消费合阼ft=p®4 五、發明説明（7) 間隙壁230、導體層234a以及堆疊間隙壁240之導體間隙 壁244與248所架構之儲存電極的表面。典型的方法包括 等向性鈾刻法，例如，濕式蝕刻法。當絕緣層216b與220b 以及絕緣間隙壁242與246之材質相同時，例如爲氧化矽， 可以以氫氟酸（HF)爲蝕刻溶液，進行非等向性蝕刻，以 裸露出由堆疊層212a之導體層214b、218b、與222b、導體 間隙壁230、導體層234a以及堆疊間隙壁240之導體間隙 壁244與248所架構之儲存電極250的表面。 最後，請參照第2G圖，在導體層214b、218b、與222b、 導體間隙壁230、導體層234a以及堆疊間隙壁240之導體 間隙壁244與248所裸露之儲存電極250的表面上形成一 層介電膜層252。然後，再於基底200上形成、並定義一層 導體層254，以形成電容器之胞電極。其中，介電膜層252 之材質例如爲氧化矽層、氮化矽層/氧化矽層（NO)結構、 氧化矽層/氮化矽層/氧化矽層（ΟΝΟ)結構或五氧化二钽 (Ta2〇5)、Pb (Zr，Ti) 〇3，即 ΡΖΤ 以及（Ba，Sr) TiCb， 即BST等高介電常數的材料。導體層254之材質例如爲摻 雜複晶矽’形成的方法例如爲化學氣相沈積法，在沈積複 晶矽層的同時摻入雜質，例如，N型的砷離子，以提高其 導電性。 因此，本發明之特徵是所形成之儲存電極呈樹狀，可 以使電容器之有效表面積大大地增加，以大幅提昇動態隨 機存取記憶體之電容器其儲存電荷的能力。 雖然本發明已以一較佳實施例揭露如上，然其並非用 (請先閱讀背面之注意事項再填寫本頁) *va 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0乂297公趁） A7 B7五、發明説明（/叫以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 3 4 0 8 twf·doc/00 6 (請先閱讀背面之注意事項再填莴本頁) .裝. 訂 經濟部中央標準局員工消费合作社印聚 本紙張尺度適用中國國家標率（CNS ) A4規格（210X 297公漤）
Claims (1)
- 3408twf.doc/006 gg _3公告太 六、申請專利範圍 — --- 1. 一種動態隨機存取記憶體之電容器的製造方法，該 方法包括下列步驟： 提供一基底，並在該基底上形成一場效電晶體，該場 效電晶體包括一源極/汲極區； 於該基底上依序形成一介電層與一蝕刻終止層； 於該蝕刻終止層上形成一堆疊層，該堆疊層至少由一 第一導體層、一第一絕緣層、一第二導體層與一第二絕緣 層依序疊置而成； 以該蝕刻終止層爲蝕刻終點，將該堆疊層圖案化，以 在對應於該源極/汲極區的上方形成一開口； 於該開口所裸露之該堆疊層之側壁形成一第一導體間 隙壁； 以該第一導體間隙壁爲硬罩幕，去除部份該蝕刻終止 層； 以該第一導體間隙壁爲硬罩幕，去除部份該介電層， 以形成一接觸窗開口，裸露出該源極/汲極區； 以該第二導體層爲蝕刻終止層，去除該第二絕緣層； 於該基底上形成一第三導體層，使其塡入該接觸窗開 口，與該源極/汲極區電性耦接，並且覆蓋該第一導體間隙 壁，而形成一突起處； 於該突起處之側壁週緣形成一堆疊間隙壁，該堆疊間 隙壁至少依序由一第一絕緣間隙壁與一第二導體間隙壁所 組成； 定義該第三導體層與該堆疊層； 13 j_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297ϋ) 一 (請先閱讀背面之注意事項再填寫本頁) .裝. 、1Τ 線 3408twfedoc/006 8 8 88 ABCD 六、申請專利範圍 去除該第一絕緣間隙壁與該第一絕緣層，以裸露出由 該堆疊層之該第一導體層與該第二導體層、該第三導體 層、該第一導體間隙壁與該堆疊間隙壁之該第二導體間隙 壁所架構之一儲存電極； 於該堆疊層之該第一導體層與該第二導體層、該第三 導體層、該第一導體間隙壁與該堆疊間隙壁之該第二導體 間隙壁所架構之該儲存電極所裸露的表面上形成一介電膜 層；以及 ~ 於該基底上形成並定義一第四導體層，以作爲一胞電 極。 2.如申請專利範圍第1項所述之動態隨機存取記憶 體之電容的製造方法，其中該蝕刻終止層之材質與該第一 導體層、該第二導體層、該第一絕緣層、該第二絕緣層具 | 有不同的蝕刻率。 | 3.如申請專利範圍第2項所述之動態隨機存取記憶 ί 體之電容的製造方法，其中該蝕刻終止層之材質包括氮化 丨砂。 4.如申請專利範圍第1項所述之動態隨機存取記憶 ! 體之電容的製造方法，其中該第一絕緣層、該第二絕緣層 之材質與該第一導體層、該第二導體層具有不同的蝕刻 率。 I 5.如申請專利範圍第4項所述之動態隨機存取記憶 體之電容的製造方法，其中該第一絕緣層與該第二絕緣層 之材質包氧化矽。 (請先閱讀背面之注意事項再填寫本頁) .裝· 、?τ 線- 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210Χ297公釐） 3408twf.doc/006 A8 B8 C8 _ D8 六、申請專利托圍 6. 如申請專利範圍第4項所述之動態隨機存取記億 體之電容的製造方法，其中該第一導體層與該第二導體層 之材質包括摻雜複晶砂。 7. 如申請專利範圍第1項所述之動態隨機存取記億 體之電容的製造方法，其中該第一導體間隙壁的形成方法 包括： 於該基底上形成一第五導體層；以及 進行非等向性回蝕刻，以使所留下之該第五導體層形 成該第一導體間隙壁。 8·如申請專利範圍第1項所述之動態隨機存取記億 體之電容的製造方法，其中該第五導體層之材質包括摻雜 複晶矽。 9. 如申請專利範圍第1項所述之動態隨機存取記憶 體之電容的製造方法，其中去除部份該介電層與去除該第 二絕緣層的方法包栝非等向性鈾刻。 10. 如申請專利範圍第丨項所述之動態隨機存取記憶 體之電容的製造方法，其中該第三導體層之材質包括摻雜 複晶矽。 11. 如申請專利範圍第1項所述之動態隨機存取記憶 體之電容的製造方法，其中該第一絕緣間隙壁之材質與該 第二導體間隙壁具有不同的蝕刻率。 12. 如申請專利範圍第η項所述之動態隨機存取記憶 體之電容的製造方法，其中該第一絕緣間隙壁的形成方法 包括： 本紙張尺度逍用中囷國家梂準（CNS ) 規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)3408twf.doc/006 财 C8 ___________ D8_______ 六、申請專利範圍 於該基底上形成一第三絕緣層；以及 進行非等向性回蝕刻，以使所留下之該第三絕緣靥形 成該第一絕緣間隙壁》 C請先閲讀背面之注意事項再填寫本頁} 13. 如申請專利範圍第12項所述之動態隨機存取記憶 體之電容的製造方法，其中該第三絕緣層之材質包括氧化 矽。 14. 如申請專利範圍第η項所述之動態隨機存取記憶 體之電容的製造方法，其中該第二導體間隙壁的形成方法 包括： 於該基底上形成一第六導體層；以及 進行非等向性回蝕刻，以使所留下之該第六導體層形 成該第二導體間隙壁。 15·如申請專利範圍第Η項所述之動態隨機存取記憶 體之電容的製造方法，其中該第六導體層之材質包括摻雜 複晶砂。 16. 如申請專利範圍第1項所述之動態隨機存取記憶 體之電容的製造方法，其中去除該第一絕緣間隙壁與該第 一絕緣層的方法包括等向性蝕刻法。 17. 如申請專利範圍第1項所述之動態隨機存取記憶 體之電容的製造方法，其中該介電膜層之材質包括氮化矽 層/氧化矽層結構、氧化矽層/氮化矽層/氧化矽層結構、五 氧化二鉬、PZT與BST其中之一。 18. 如申請專利範圍第1項所述之動態隨機存取記憶 體之電容的製造方法，其中該第四導體層之材質包括摻雜 複晶矽。 本紙張尺度適用中國國家揉準（CNS }八4洗格（210X297公釐）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087113263A TW393772B (en) | 1998-08-12 | 1998-08-12 | A method for manufacturing the capacitor of DRAM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087113263A TW393772B (en) | 1998-08-12 | 1998-08-12 | A method for manufacturing the capacitor of DRAM |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW393772B true TW393772B (en) | 2000-06-11 |
Family
ID=21630979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087113263A TW393772B (en) | 1998-08-12 | 1998-08-12 | A method for manufacturing the capacitor of DRAM |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW393772B (zh) |
-
1998
- 1998-08-12 TW TW087113263A patent/TW393772B/zh not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907782A (en) | Method of forming a multiple fin-pillar capacitor for a high density dram cell | |
| TW304288B (en) | Manufacturing method of semiconductor memory device with capacitor | |
| US6114201A (en) | Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs | |
| US5851876A (en) | Method of manufacturing dynamic random access memory | |
| TWI455250B (zh) | 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程 | |
| US6064085A (en) | DRAM cell with a multiple fin-shaped structure capacitor | |
| JPH09232540A (ja) | 半導体装置の製造方法 | |
| US6137131A (en) | Dram cell with a multiple mushroom-shaped capacitor | |
| TW388984B (en) | Dynamic random access memory manufacturing | |
| TW479328B (en) | Method for manufacturing a self-aligned stacked storage node DRAM cell | |
| US6100135A (en) | Method of forming a crown-fin shaped capacitor for a high density DRAM cell | |
| TW393772B (en) | A method for manufacturing the capacitor of DRAM | |
| US6171924B1 (en) | Method of fabricating a dynamic random access memory capacitor | |
| TW306064B (en) | Semiconductor memory device with capacitor (part 6) | |
| US6232648B1 (en) | Extended self-aligned crown-shaped rugged capacitor for high density DRAM cells | |
| US5970359A (en) | Method of forming a capacitor for DRAM | |
| TW412864B (en) | DRAM capacitor manufacturing | |
| TW439274B (en) | Fabricating method of capacitor for dynamic random access memory | |
| TW442966B (en) | Manufacturing method of DRAM capacitor | |
| TW395052B (en) | Method of manufacturing the capacitor of dynamic random access memory (DRAM) | |
| TW395048B (en) | Method of manufacturing the capacitor of dynamic random access memory | |
| TW407372B (en) | The manufacture method of cylindrical capacitor | |
| US6096620A (en) | Method of fabricating dynamic random access memory capacitor | |
| TW392338B (en) | Method for manufacturing DRAM capacitors | |
| CN220108614U (zh) | 一种半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |