TW387141B - A manufacturing method for the capacitor of dynamic random access memory - Google Patents

Description

11 22twf.doc/006 Α7 Β7 經濟部中央揉率局貝工消費合作杜印製 五、發明説明（/ ) 本發明是有關於一種半導體之製造方法，且特別是有關 一種動態隨機存取記憶體（DRAM)之電容(Capacitor)的製造方 法。 DRAM是一廣泛使用的積體電路元件，尤其在今日資訊 電子產業中更佔有不可或缺的地位。第1圖是一 DRAM元件 的一記億單元之電路示意圖，如圖所示，一個記憶單元是 由一轉移電晶體T和一儲存電容C組成。轉移電晶體T的 源極(Source)係連接到一對應的位元線（Bit Line; BL)，汲極 (Drain)連接到一儲存電容C的一儲存電極（Storage Electrode)6，而閘極（Gate)則連接到一對應的字元線（Word Line)WL。儲存電容C的一相對電極(0pposedElectrode)8係連 接到一固定電壓源，而在儲存電極6和相對電極8之間則 設置一介電層7。如熟習此藝者所知，儲存電容C是用來儲 存電子資料的，其應具有足夠大的電容量，以避免資料的 流失。 在傳統少於一百萬位元（1MB)的DRAM製程中，一般多 利用二度空間的電容元件來儲存資料，亦即泛稱的平坦型 電容（Plariar-typeCapacitor)。如第2圖所示者，在一半導體 基底10上形成場氧化層11，以界定出主動區（Active Region);接著，依序形成閘極氧化層12，閘極層13，以及 源/汲極區14，構成一轉移電晶體T ;之後，在半導體基底 10表面上鄰近汲極那側形成一介電層7及一導電層8，上 述二者與半導體基底1〇相連接的部分6便構成一構存電容 很明顯地，平坦型電容需佔用基底一相當大的面積來形 __ 3 本紙張从適用中國國家樣丰（cns )从胁（公董） (請先閱讀背面之注意事項再填寫本頁) 訂 2 1 22twf.doc/006 A7 B7 五、發明説明（i) 成儲存電容c，以提供足夠的電容量，故並不適用於日益高 度辑集化之DRAM元件的製程要求。 通常，高度積集化的DRAM，例如大於4MB的儲存容量 者，需要利用三度空間的電容結構來實現，例如所謂的堆 疊(Stack Type)或溝槽型(Trench Type)電容元件。 第3圖顯示習知疊層型電容結構的剖面圖，在一半導 體基底10上依序形成場氧化層11，閘極氧化層12，閘極 層13，以及源/汲極區14，構成一轉移電晶體T。接著，形 成一絕緣層15，並在源/汲極區14之一上蝕刻出接觸窗口 (Contact Opening)。然後依序在接觸窗口上形成一第二多 晶矽層6(當作儲存電極），一介電層7,以及一導電層8(當 作相對電極）。如此，便完成具疊層型電容C之動態隨機存 取記憶體的記憶單元，其可在元件尺寸縮小的情況下，仍 能提供足夠大的電容量，確保元件性質。然而，當記憶元 件再進入更高度的積集化時，例如製造64MB以上儲存容量 的DRAM，上述單純的疊層形電容結構已不符所需》 另一方面，第4圖顯示習知構構型電容結構的剖面 圖，其先以一般程序在一半導體基底10上形成轉移電晶體 T ’包括閘極氧化層Π，閘極層13，及源/汲極區14 ;然後 在半導體基底10上鄰近汲極14那側蝕刻出一深溝槽，再 於該溝槽中形成儲存電容C，其包含由半導體基底側壁形成 的儲存電極6，介電層7，及一多晶矽層之相對電極8。此 種電容結構及製法雖可增加電極表面積以提高其電容量， 然而，由於蝕刻深構槽時不可避免地會造成半導體基底10 (請先閱讀背面之注f項再填寫本頁) .裝. 訂 f 本紙^適用中目國家榇丰（CNS ) ( 210X297公釐） 2122twf.doc/006 Α7 Β7 趣濟部中央祿準局男工消費合作，社印*. 五、發明説明（彡） 產生晶格缺陷（Defects)，導致漏電流增加而影響元件性質， 並且隨著溝槽縱橫比（AspectRati0)的增大，其蝕刻速率將遞 減，不僅增加製程困難度也影響生產效率。 有鑑於此’本發明的主要目的在於提供一種動態隨機 存取記憶體之電容，以確保在儲存電容所佔的平面尺寸持 續縮小化情況下’仍能維持所需足夠高的電容量。 根據本發明的主要目的，提出一種動態隨機存取記憶體 之電容的製造方法，包括下列步驟： 首先’形成電晶體於半導體基底上，電晶體包括源/汲極 區與鬧極電極’其中閘極電極包括堆疊的第一多晶矽層、 砂化鶴層與第一氮化矽層，以及電晶體之側壁上覆蓋有第 —間隙壁。其中，第一間隙壁的材質爲氮化矽。 然後形成第一氧化層覆蓋電晶體。定義第一氧化層，藉以 形成一接觸窗口，暴露出電晶體之汲極區。接著，形成位 形接觸接觸窗口中暴露出之汲極區。其中位元線包括 第二多晶矽層、矽化鎢層與第二氮化矽層。 接著’形成第二間隙壁覆蓋位元線之側壁。其中，第二間 =壁的材，質爲氮化矽。然後依序形成第三氮化矽層與第二 義，層覆棻第二氮化矽層、第二間隙壁與第一氧化層。定 llミ氮化矽層與第二氧化層，藉以暴露出電晶體之源極 區 然後形 开多咦第 第 (請先閲讀背面之注^h項再填寫本頁) 裝· 訂 成多晶矽材質的插塞，連接暴露出之源極區，以及 ^ _化層覆蓋插塞。定義第三氧化層與位於下方的 氣化騰，藉以形成圓柱狀結構。然後形成一第三多晶 中 (CNS ) Α4规格（210X297公釐） 2 1 22twf.doc/006 A7 B7 五、發明説明（仏） 矽層覆蓋圓柱狀結構之表面。 接著，去除圓柱狀結構之頂端上的多晶矽層，直至大約 暴露出圓柱狀結構。去除第三與第二氧化層所組成的圓柱 狀結構，藉以使得第三多晶矽層形成下電極，因此下電極 的形狀爲圓柱狀。然後形成介電層覆蓋下電極，以及形成 第四多晶矽層覆蓋介電層，藉以使得第四多晶矽層形成上 電極。 本發明之特徵之一係使用雙重的氮化矽間隙壁作爲餓 刻中止層，可以在蝕刻步驟中保護位元線與閘極電極。因 此接觸窗口的蝕刻步驟，爲自行對準接觸窗口蝕刻步胃’ 可避免對準失焦所產生的缺點。 本發明之特徵之二係使用氮化矽材質的間隙壁’因此 觸窗口的寬度可以增大，所以形成的接觸窗口具有較小@ 高寬比。 本發明之特徵之三係形成圓柱狀的下電極，且藉由沈積 半球型矽晶粒層，藉以使得下電極具有較大的表面積’並 且使用氧化钽材質的介電層。因此在儲存電容所佔的平面 尺寸持續縮小化情況下，仍能獲得相當高的電容量。 爲讓本發明之上述和其他目的、特徵、和優點能更明顯 易懂’下文特舉一較佳實施例，並配合所附圖式，作詳細 說明如下： 圖式之簡單說朋： 第1圖係一般動態隨機存取記億體中一記憶單元的電 路示意圖； 6 (请先閲讀背面之注意事項再填寫本頁) -裝 經濟部中央揉率局貝工消费合作杜印製 本紙張適用中國闽家棣準（CNS )从胁（21Gx297公羡） 經濟部中央樣準局貝工消費合作社印製 2122twf.doc/006 八7 B7 五、發明説明（f) 第2圖係繪示一種習知具平坦型電容之動態隨機存取 記憶體之剖面圖； 第3圖係繪示一種習知具疊層型電容之動態隨機存取 記憶體之剖面圖； 第4圖係繪示一種習知具溝槽型電容之動態隨機存取 記憶體的剖面圖；以及 第5A〜5P圖係繪示依照本發明之較佳實施例的一種動 態隨機存取記憶體之電容的製造流程剖面圖。 圖示標記說明： T:轉移電晶體 C:儲存電容 12 :閘極氧化層 13:閘極層 6:儲存電極 8 :電極 10、20 :半導體基底 21 :淺溝渠隔離結構 14、24a、24b :源/汲極區 22、 34、56、62 :多晶矽層 23、 36 :砍化鶴層 25、 42 :間隙壁 26、 38、Η :氮化矽層 28、46、52 :氧化層 32、45 接觸窗口 7 ___|_ 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210Χ297公釐）

In·— In nn ^^^1 m υβ ·_-1ϋ」 * In ml In' 1^1、^TeJ (請先閲讀背面之注意事項再填寫本頁) 2122twf.doc/006 A7 B7 五、發明説明（έ ) 40、54 :光阻 58 :半球型矽晶粒層 7、60 :介電層 啻施例 第5A~5P圖係繪示依照本發明之較佳實施例的一種動 態隨機存取記憶體之電容的製造流程剖面圖。 請參照第5A圖，提供一半導體基底20，在半導體基底 20上形成淺溝渠隔離結構21以界定出主動區，接著使用離 子佈植法，在主動區上形成電晶體，此電晶體包括閘極€ 極與源/汲極區24a、24b。其中閘極電極包括第一多晶砂層 22、矽化鎢層23與氮化矽層26。第一多晶矽層22之厚度 約爲500-1500A，且較佳爲1KA »矽化鎢層23之厚度約爲 500〜1500A，且較佳爲1KA »此外，氮化矽層26之厚度約 爲2KA。其中，形成第一多晶矽層22與矽化鶴23的方法， 例如爲低壓化學氣相沈積法。形成氮化矽層26的方法’例 如爲電漿化學氣相沈積法。此外，在後續的間隙壁形成之 前，此處的源/汲極24a、24b係爲植入濃度較淡的離子。 接著，例如使用電漿化學氣相沈積法，沈積厚度約爲 1.5KA的氮化矽物質，覆蓋整個基底結構。然後例如以非 等向蝕刻法回蝕氮化矽物質，而形成間隙壁25，並且覆蓋 閘極電極之側壁。此外，使得閘極電極的兩側分別暴露出 元件區中的源/汲極區24a、24b。隨後，以間隙壁25爲罩 幕，並且使用離子佈植法，在源/汲極區24a、24b中植入 濃度較濃的雜質。其中，因爲間隙壁25的材質爲氮化矽， 8 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 1^1 m am m I ^n· - i m nn I ml^-aJ (锖先《讀背面之注^^項再填寫本頁) 趣濟部中央樣率局—工消費合作社印製 2122twf.doc/006 2122twf.doc/006 經濟部中央橾準局βζ工消费合作社印装 A7 B7 五'發明説明（7) 因此也可以作爲後續餘刻步驟的蝕刻中止層之用。 請參照第5B圖’接著形成氧化層28，覆蓋整個基底結 構。形成氧化層28的方法，例如是以常壓化學氣相沈積法， 沈積厚度約卜2KA的氧化矽或其他氧化物。上光阻3〇覆蓋 氧化層28 ’以定義出位元線的接觸窗口區域。 請參照第5C圖’然後，例如使用乾蝕刻法在氧化層28 上蝕刻出位元線的接觸窗口 32。其中，接觸窗口 32係暴露 出源/汲極區24a、24b，例如汲極區。本發明的特徵是使用 氮化矽材質的間隙壁25，所以可作爲蝕刻中止層之用。因 此此處之蝕刻步驟，爲自行對準接觸窗口（Self_aligned Contact ; SAC)蝕刻步驟。當接觸窗口 32形成之後，就去 除光阻30。 請參照第5D圖’例如使用低壓化學氣相沈積法，沈積 一層厚度約爲1KA ’且已摻雜離子的多晶矽，覆蓋整個基 底結構。並且塡入接觸窗口 32中，連接接觸窗口 32中暴 露出的源/汲極區24b，例如汲極區，藉以形成第二多晶矽 層34。然後，例如使用低壓化學氣相沈積法，形成厚度約 爲1KA的矽化鎢層36，覆蓋第二多晶矽層34。以及，例如 使用電漿化學氣相沈積法，形成一層厚度約爲2KA的氮化 矽層38覆蓋矽化鎢層36。接著，上光阻40覆蓋氮化矽層 38表面的特定區域。 請參照第5E圖，以傳統的微影蝕刻法，蝕刻未被光阻 40覆蓋的氮化矽層38、矽化鎢層36與第二多晶矽層34， 而形成第5E圖所示之結構。其中，第5E圖所示之氮化矽 9 本紙張尺度逋用中國國家標準（CNS ) A4规格（2丨〇X297公釐） (請先Μ讀背面之注意事項再填寫本頁)

2I22twf.doc/006 pj 2I22twf.doc/006 pj 鋰濟部中央橾準局貝工消費合作社印«. 五、發明説明（2 ) 層38、矽化鎢層36與第二多晶矽層34結構，即組成位元 線。 請參照第5F圖，例如以電媛化學氣相沈積法，沈積— 層氮化矽物質，覆蓋整個基底結構。然後，回齡胃氮^匕 矽物質，藉以使得氮化矽物質形成間隙壁42，且胃 化矽層38、矽化鎢層36與第二多晶矽靥34的側壁上。^ 於間隙壁42的材質爲氮化矽，因此後續蝕刻製程爿斤 接觸窗口可以具有較大的寬度，使得接觸窗口具有較小$ 高寬比。 請參照第5G圖，例如以電漿化學氣栢沈積法 層厚度約爲300A的氮化矽層44，覆蓋整個基底結構。然 後，例如以常壓化學氣相沈積法，沈積厚度約爲的' 氧化層46覆蓋氮化矽層44。並且將基底結構置於約8〇〇c>c 的環境中，使氧化層46產生密化作用》接著，上光阻48 , 覆蓋特定區域之氧化層46。 請參照第5H圖’蝕刻光阻48所暴露出的氧化層私， 並進一步蝕刻氮化矽層44與氧化層28,而形成—接觸窗口 45暴露出源/汲極區24a ’例如源極區。然後去除光阻48， 形成第5H圖所示之結構。本發明的特徵是使用氮化砂材質 的間隙壁42，可避免蝕刻步驟損害電晶體的閘極電極。所 以接觸窗口 45的寬度可以開的更大，因此降低了接觸窗口 45 &高寬比。而且可使得此處的蝕刻步驟爲自行對準接觸 窗口蝕刻步驟，避免蝕刻步驟中對準失焦所產生的缺點。 請參照第51圖，例如使用低壓化學氣相沈積法，沈積 ·"% ^n· m Hi ml n^i n 4 —m I I I nn^*J_ (请先閲讀背面之注意事項再填寫本頁) 从適用中國®家榡準（CNS M4胁（21GX297公釐） 2122twf.doc/006 2122twf.doc/006 鲤濟部中央標半局貝工消费合作社印装 B7 五、發明説明（，） —層厚度約爲2KA的插塞物質’例如爲已摻雜離子之多晶 矽物質，覆蓋整個基底結構’而形成多晶矽插塞5〇。並旦 連接接觸窗口 45中暴露出的源/汲極區24a，例如源極區。 請參照第5J圖，回鈾多晶砂插塞5〇，使得多晶砍插褰 50形成如第5】圖所示之形狀。然後，例如以電梁化學氣相 沈積法，沈積一厚度約爲15KA的氧化層52，覆蓋整個基 底結構。其中，氧化層52的材質例如爲硼磷矽玻璃。接著， 在約爲800°C的環境下使氧化層52產生回流（Ren〇w)。然 後’例如使用化學機械硏磨法（Chemical Mechanical Polishing ; CMP)大約磨平氧化層52的表面。 請參照第5K圖’上光阻54 ’覆蓋特定區域的氧化餍 52。 請參照第5L圖，蝕刻未被光阻54覆蓋之氧化層52 ’ 並進一步蝕刻位於氧化層52下方的氧化層46,藉以使得氧 化層52與氧化層46形成圓柱狀結構。其中，此處的蝕刻 步驟可以氮化矽層44作爲蝕刻中止層。而且在蝕刻步驟 中，氮化矽材質的間隙壁42可保護閘極電極。因此此處之 蝕刻步驟，可以爲自行對準接觸窗口蝕刻步驟。

請參照第5M圓，然後依照整個基底結構的形狀，沈積 一厚度約爲500A的已摻雜離子多晶矽物質，覆蓋整個基底 結構，而形成第三多晶矽層56。此外也可以沈積半球型矽 晶粒層58,覆蓋第三多晶矽層56的表面。在此步驟中也可 以先不沈積半球型矽晶粒層58。然後在後續製程中再沈積 半球型矽晶粒層W 本紙張尺度逋用中國國家榇準（CNS ) Α4规格（210X297公釐） C锖先聞讀背面之注意事項再填寫本萸) ‘裝. ,ιτ 2122twf.doc/006 A7 B7 _ 五、發明説明（/〇 ) 請參照第5N圖，然後例如以化學機械硏磨法，去除位 於氧化層52上的半球型矽晶粒層58與第三多晶矽層56， 直至大約暴露出氧化層52的表面。並且例如使用ONTRACK 刷洗機台，大約淸洗基底結構180秒。其中，ONTRACK刷洗 機台係依序使用NH40H溶液、氫氟酸100:1溶液與旋轉乾式 法。其中，在第5J4圖的製程中所述的半球型矽晶粒層58， 也可以在化學機械硏磨步驟之後，再沈積於第三多晶矽層 56的表面上。 請參照第50圖，使用緩衝氧化蝕刻劑（BOE 20: 1)，進 行約400~600秒的蝕刻步驟，藉以去除氧化層52與氧化層 46。至此，半球型矽晶粒層58與第三多晶矽層56組成電 容之下電極，此下電極的形狀爲圓柱狀。 請參照第5P圖，形成介電層60覆蓋下電極之表面，然 後，沈積厚度約爲500〜1000A的導電物質覆蓋介電層60， 而形成第四多晶矽層62,其材質例如係爲已摻雜離子的多 晶矽。此第四多晶矽層62係電容之上電極。此介電層60 之材質例如爲氧化物/氮化物/氧化物 (Oxide/Nitride/Oxide ; ΟΝΟ)，或是氧化钽等材料。其中 若介電層46之材質爲氧化妲，則第四多晶矽層62係爲已 摻雜雜質之多晶矽，或者爲依序堆疊之鈦/氮化鈦。 接著，進行後續的步驟，以完成電容之製造。然而此後 續之製程，無關本發明之特徵，故此處不再贅述。 本發明之特徵之一係使用雙重的氮化矽間隙壁作爲餓 刻中止層，因此接觸窗口的蝕刻步驟，爲自行對準接觸窗 12 本紙張尺皮逋用中國國家榡準（CNS ) Α4悦格< 210X297公釐) ' (請先閲讀背面之注意事項再填寫本買) -装. 訂 經濟部中央橾準局貝工消费合作社印*. 2 i 22twf.doc/006 A7 B7 五、發明説明（/丨） 口蝕刻步驟，所以可避免對準失焦所產生的缺點。 本發明之特徵之二係使用氮化矽材質的間隙壁，可以在 蝕刻步驟中保護位元線與閘極電極。因此接觸窗口的寬度 可以增大，所以形成的接觸窗口具有較小的高寬比。 本發明之特徵之三係形成圓柱狀的下電極，且藉由沈積 半球型矽晶粒層，藉以使得下電極具有較大的表面積，並 且使用氧化鉅材質的介電層。因此在電容所佔的平面尺寸 持續縮小化情況下，仍能獲得相當高的電容量。 雖然本發明已以一較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注拳項再填寫本頁) •裝· 訂 • _W— 經濟部中央棣率局貝工消費合作杜印製 用中囷®家榡率（CNS } A4鄕 ( 210X297公釐）

Claims (1)

1. 經濟部中央標率局属工消費合作社印«. A8 2122twf.doc/006 B8 C8 D8 六、申請專利範圍 1. 一種動態隨機存取記憶體之電容的製造方法，包括下 列步驟： 形成一電晶體於一半導體基底上，該電晶體之側壁上覆 蓋有一第一間隙壁，並且該電晶體上形成有一第一氮化砂 層； 形成一第一氧化層覆蓋該電晶體，該第一氧化層上形成 有一接觸窗口，暴露出該電晶體之一汲極區； 形成一位元線連接該電晶體之該汲極區，該位元線上形 成有一第二氮化矽層； 形成一第二間隙壁覆蓋該位元線之側壁； 形成一第三氮化矽層，覆蓋該第一氧化層、該位元線與 該第二間隙壁； 形成一第二氧化層覆蓋該第三氮化矽層； 定義該第三氮化矽層與第二氧化層，暴露出該電晶體之 一源極區； 形成一插塞連接暴露出之該源極區； 形成一第三氧化層覆蓋該第二氧化層； 定義該第三氧化層與該第二氧化層，藉以暴露出該插 塞，並且使得該第三氧化層與該第二氧化層在該第三氮化 矽層上形成一圓柱狀結構； 形成一多晶矽層覆蓋該圓柱狀結構之表面； 去除該圓柱狀結構之頂端表面上的該多晶矽層，直至大 約暴露出該圓柱狀結構之頂端表面； 去除暴露出之該圓柱狀結構，藉以使得該多晶矽層形成 In I 1^1 n m^i I i am * nn ^^—^1 In m· (請先聞讀背面之注$項再填寫本頁) 本紙張尺度速用中國國家梂率（CNS ) A4规格（210X297公釐） 2tWfd〇C/006 2tWfd〇C/006 經濟部中央標率局—工消费合作社印*. C8 ----~_____ 、申請專利範固 一下電極； 形成一介電層覆蓋該下電極；以及 形成一上電極覆蓋該介電層^ 2·如申請專利範圍第1項所述之動態隨機存取記憶體 的製造方法，其中形成該位元線的方法包括下列步 驟： 多晶矽層覆蓋該電晶體，並且連接暴露出之該汲 極區； 形成一矽化鎢層覆蓋該多晶矽層； 形成該第二氮化矽層覆蓋該矽化鎢層；以及 定義該多晶矽層、該矽化鎢層與該第二氮化矽層，藉以 形成該位元線。 3. 如申請專利範圍第2項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該多晶矽層的方法，包括低 壓化學氣相沈積法。 4. 如申請專利範圍第2項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該矽化鎢層的方法，包括低 壓化學氣相沈積法。 5. 如申請專利範圍第2項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第二氮化矽層的方法，包 括電發化學氣相沈積法。 6. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中形成該第一與第二氧化層的方 法’包括常壓化學氣相沈積法。 本紙張尺度逋用中國國家揉半（CNS )八4規格（210X297公釐） Kn HI Mut n^i n an In i n^i n^— .1^1 nn ^gJ (請先閏讀背面之注$項再填寫本頁) .1 22twf.<|〇c/006

   、申請專利範固 經濟部中央揉率扃貞工消费合作社印装 之電1麵纖_取記憶體 =電仓的製坦方法’其中形成該第三氧化層 電漿化學氣相沈積法。 法，包括 8. 如___第丨賴述之動__取 ==:其中形成該多晶刪方法，低 9. 如申請專麵關丨麵述之_隨贿 之電容的製造方法’其中形成該第一、第二與第三^化 靥的方法’鋪騎___法。 九 10. 如申請專利範圍第丨項臟之動賴機存取記麵 之電容的製造方法，其中形成該插塞的方法，包括沈積— 插塞物質層覆蓋暴露出之該源極區，以及回蝕該插塞物質 層’藉以使麵麵贿層麵關塞。 11. 如帽專利丨項腦之航_齡取記憶體 之電容的製造紐’其巾g隨瞧狀雜之職上的該 多晶矽層的方法係爲化學機械硏磨法。 12. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法’其中^成該多晶矽層的步驟之後與露 出該圓柱狀結構的步驟之前，更包括形成一半球型矽晶粒 層覆蓋該多晶矽層的表面》 13. 如申請專利範圍第12項所述之動態隨機存取記憶 體之電容的製造方法，其中去除該圓柱狀結構之頂端表面 上的該多晶矽層的步驟中，更包括去除該圓柱狀結構之頂 端表面上的該半球型矽晶粒層，藉以暴露出該圓柱狀結構 * -- :I ........ — I------ I I - - a n I -I -.....- - I...... (請先H讀背面之注$項再填寫本頁) 本紙張尺度逍用中國國家揉隼（CNS U4规格（210X297公釐） 2l22twf.doc/006 A8 Β8 C8 D8 經濟部中央揉率局夷工消费合作社印*. 1申請專利範園 之頂端表面。 輔專利Η麵述之麵隨存取記億 電合的製造方法’其中該介電層更包括覆蓋該半球型 矽晶粒層。 如申^專利範阖第1項所述之動態隨機存取記億體 之電合的製造方法’其巾规_柱狀結構、_驟之後與 形成該介電獅步岭前更包縣成-輯·晶粒餍 覆蓋該多晶矽層之表面。 1Μα_®__ 15項瞧之麵關存取記億 體之電容法’其巾該介龍更傭覆麵半球型 砂晶粒層。 Π.如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法’其φ賴晶酬結構包括依序堆疊的 一多晶矽層、一矽化鎢層與該第一氮化矽層，其中該第一 氮化矽層係位於最上層β 18. 如申請專利範圍第丨項所述之動態隨機存取記憶體 之電容的製造方法’其巾該位元關姉傭依序堆疊的 一多晶矽層、一矽化鎢層與該第二氮化矽層，其中該第二 氮化矽層係位於最上層。 19. 如申請專利範圍第丨項所述之動態隨機存取記憶體 之電容的製造方法，其中該第一間隙壁的材質係爲氮化 砂。 20. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中該第二間隙壁的材質係爲氮化 本紙張尺度逋用中國國家榣準（CNS ) Α4规格（210X297公釐） (請先閱讀背面之注f項再填寫本頁) '•裝. 訂 2122twf.doc/006 A8 B8 C8 ___ D8 六、申請專利範園 砂。 21. 如串請專利範圍第1項所述之動態隨機存取記億體 之電容的製'造方法，其中該第三氧化層的材質係爲硼磷砍 玻璃。 22. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中該介電層的材質係爲氧化物/氮化 物/氧化物。 23. 如申請專利範圍第1項所述之動態隨機存取記憶體 之電容的製造方法，其中該介電層的材質係爲氧化钽》 24. 如申請專利範圍第23項所述之動態隨機存取記憶 電容的製造方法，其中該上電極的材質係爲鈦/氮化 鈦。 25. 如申請專利範圍第1項所述之動態隨機存取記億體 之電容的製造方法，其中該插塞的材質係爲多晶矽。 m i·^— 1 1^1 1 HI n I In n 1^1 m· mV nn-^aJ (請先《讀背面之注f項再填寫本瓦) 鋰濟部中央揉丰局貝工消費合作社印*. 本紙張尺度逋用中國•家揉準< CNS ) A4规格< 210X297公釐）