TW387115B - Silicon wafer, and method of manufacturing the same - Google Patents
Silicon wafer, and method of manufacturing the same Download PDFInfo
- Publication number
- TW387115B TW387115B TW086103676A TW86103676A TW387115B TW 387115 B TW387115 B TW 387115B TW 086103676 A TW086103676 A TW 086103676A TW 86103676 A TW86103676 A TW 86103676A TW 387115 B TW387115 B TW 387115B
- Authority
- TW
- Taiwan
- Prior art keywords
- polycrystalline silicon
- silicon wafer
- layer
- polycrystalline
- silicon
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 123
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 123
- 239000010703 silicon Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 152
- 235000012431 wafers Nutrition 0.000 claims description 113
- 239000010408 film Substances 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000004576 sand Substances 0.000 claims description 4
- 238000005247 gettering Methods 0.000 abstract description 26
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 76
- 239000002356 single layer Substances 0.000 description 19
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000002079 cooperative effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 235000015170 shellfish Nutrition 0.000 description 2
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012636 effector Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12674—Ge- or Si-base component
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Description
A7 A7 經濟部中央標準局貝工消费合作社印裝 - ? ______B7__ 五、發明説明(1 ) 發明背景發明領域 本發明係有關一種矽晶圓及其製造方法。更特定地, 本發明係有關一種矽晶圓,在與半導體裝置將製造於其上 之主要表面(此後稱爲一「前表面」)相對的主要表面( 此後稱爲一「背部表面」)上,具有用於吸氣操作中之一 多晶矽薄膜,以及係有關一種製造該矽晶圓之方法。 相關技藝說明 爲了各種不同的原因,重金屬般的雜質在一半導體裝 置的製造期間由一矽晶圓產生,而所產生之雜質,污染將 成爲該半導體裝置中之一作用區的矽晶圓表面附近。如果 將成爲一作用區之矽晶圓的表面附近被雜質污染,該裝置 的性能惡化,必然降#無缺點裝置之比例。爲了避免此一 問題,通常使用一種有意地收集該作用區外部之雜質的技 術;亦即,一種吸氣技術。該吸氣技術的一種代表性方法 ,乃是形成一多晶矽薄膜,用於一矽晶圓之背部表面上的 吸氣操作。 根據此種習知方法,通常藉由使用一種LPCVD ( 低壓化學蒸汽沉積)方法,在該矽晶圓之背部表面上長成 多晶矽以形成一多晶矽層。藉由該低壓化學蒸汽沉積法形 成爲一吸氣薄膜之多晶矽薄膜的特性,由作用於該矽晶圓 上之應力與吸氣能力加以表示。 _ 特定地,該多晶矽薄膜將應力施加於具有多晶矽薄膜 形成於其背部表面上的矽晶圓之上。結果,與不具一多晶 表紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) ' (請先閲讀t·'面之ii.意事項再填寫本頁)
經濟部中央標準局員工消費合作社印装 A7 B7 五、發明説明(2 ) 矽薄膜之一矽晶圓相較,具有一多晶層之矽晶圓翹曲至一 較大的程度。 該晶圓可觀的翹曲,在製造半導體裝置的過程中呈現 出一種問題,因此需要一種矽晶圓,其具有可降低作用於 該矽晶圓之上的應力之一多晶矽薄膜。 特別地,即使由該多晶矽薄膜施加於一矽晶圓之上而 具有一特定大小的應力相同,在該矽晶圓中發展之翹曲, 隨著該矽晶圓增加的直徑而變大。與將以較高的準確性髙 度整合之半導體裝置的一種最近趨勢結合,該矽晶圓之直 徑穩定地增加。因此,要求該矽晶圓之翹曲儘可能地減少 0 如圖5中所示,如果試圖減少作用於該矽晶圓之上的 應力,該多晶矽層的$氣能力降低。即使參數改變,例如 用於低壓化學蒸汽沉積之一室內的溫度與壓力,以及 S i H4(其爲反應氣體)的流率,應力與吸氣能力之間 的關係仍保持不變。因此,作用於該矽晶圓上之應力,在 未降低該多晶矽薄膜之吸氣能力的情況下,已認爲無法降 低作用於該矽晶圓上的應力。 如圖3與4中所示,當注意力指向該多晶矽薄膜中具 有一 < 2 2 0 >方向的分量(此後稱爲「< 2 2 9 >方向 分量j )之一比例時,該多晶矽薄膜之吸氣能力隨著該< 2 2 0 >方向分量的比例增加而改進,同時作用於該矽晶 圓之上的應力變大》其原因如下:亦即,該多晶矽薄膜由 各種不同晶粒大小的矽晶所組成,而小晶粒的矽晶包含大 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) "~~' ' (請先閲讀背面之注意事項再填寫本頁) 訂 五、發明説明(3 ) 量的< 2 2 0 >方向分量。矽晶的晶粒大小愈小,晶粒邊 界的表面面積愈大。結果,吸氣位置的數目增加,該多晶 矽薄膜的吸氣能力也因而增加。同時,當矽晶的晶粒大小 變小時,晶粒之間所產生的應力增加,使得該多晶矽薄膜 施加於該矽晶圓之上的應力增加。 如日本專利申請案公開第4 — 3 3 3 2 3 8號中所揭 示,已存在一種技術,其試圖藉由增加該多晶矽薄膜中之 < 2 2 0 >方向分量的數量,以增進一多晶矽薄膜的吸氣 能力。如前所述,此種技術具有一種缺點;亦即,作用於 該矽晶圓之上的應力增加,因而增加該晶圓之翹曲。. 潑明摘要 透過本發明之發f人針對前述缺點所作的各種不同的 研究,發明人已發現以下現象: 經濟部中央標準局員工消費合作社印装 (讀先閱讀_背面之ίΐ.意事項再填寫本頁) 當一多晶矽薄膜形成爲一多層結構(圖1說明一雙層 結構的一個範例),其中該多層結構由包含不同比例的< 2 2 0 >方向分量(如圖1中所示)之多個叠置的多晶矽 層所組成,代替形成爲如圖2中所示之一習知單層結構, 且與一矽晶圓接觸之第一多晶矽層中的< 2 2 0 >方向分 量之比例,大於叠置於該第一層之上的第二或隨後之多晶 矽層中的< 2 2 0 >方向分量之比例時,可在不降低該多 晶矽薄膜之吸氣能力的情況下,減少作用於該矽晶圓之上 的應力,或者可在不改變作用於該矽晶圓之上的應力之情 況下,增進該多晶矽薄膜的吸氣能力。 本紙張纽適用巾關家辟(CNS ) A4*i# ( 21G X297公釐) : 經濟部中央標準局員工消費合作社印製 A7 B7_ 五、發明説明(4 ) 上述現象由以下現象造成’亦即: 1) 在整個多層多晶矽薄膜中的<220>方向分 量之比例,明顯地視第一多晶矽層中的< 2 2 0 >方向分 量之比例而定。如果參考例如一雙層多晶矽薄膜之情況說 明,在整個雙層多晶矽薄膜中的< 2 2 0 >方向分量之比 例,接近第一多晶矽層中的< 2 2 0 >方向分量之比例, 而非接近第一多晶矽層中的< 2 20 >方向分量之比例的 平均值與第二多晶矽層中的< 2 2 〇 >方向分量之比例。 因此,如果第一多晶矽薄膜中的< 2 2 0 >方向分量之比 例大於第二多晶矽層中的< 2 2 0 >方向分量之比例,該 現象由以下表示法加以表示·‘ 在整個雙層多晶矽薄膜中的< 2 2 0 >方向分量之比 例 >(第一多晶砂層中的< 2 2 0 >方向分量之比例+ 第二多晶矽層的< 2 2 〇 >方向分量之比例)/2。 結果,整個雙層多晶矽薄膜的吸氣能力,高於第一多 晶矽層的吸氣能力與第二多晶矽薄膜的吸氣能力之和。 2 ) 作用於該矽晶圓之上的應力,成爲個別多晶矽 層施加於該矽晶圓之上的應力之和。在雙層多晶矽薄膜的 情況下,此種現象由以下表示法加以表示: 整個雙層多晶矽薄膜施加於該矽晶圓之上的應力 = 第一多晶矽層施加於該矽晶圓之上的應力 +第二多晶矽 層施加於該矽晶圓之上的應力》 此種表示法以< 2 2 0 >方向分量之比例的方式表示 如下: 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐)^ -------1--壽裝-- (請先閱讀_背面之ίί.意事項再填寫本頁) 訂 A7 B7 五、發明説明(5 ) 整個雙層多晶矽薄膜施加於該矽晶圓之上的應力=對 應於(第一多晶矽層中之〈2 2 0 >方向分量的比例+第 二多晶矽層中之< 2 2 0 >方向分量的比例)/2之應力 9 如果整個雙層多晶矽薄膜中之< 2 2 0 >方向分量的 比例,與一單層多晶矽薄膜(具有與該雙層多晶矽薄膜相 同的厚度)中之< 2 2 0 >方向分量的比例相同’第一多 晶矽層中之< 2 2 0 >方向分量的比例與第二多晶矽層中 之< 2 2 0·>方向分量的比例之平均值,小於該單層多晶 矽薄膜中之< 2 2 0 >方向分量的比例。結果,如圖6中 所示,該雙層多晶矽薄膜施加於該矽晶圓之上的應力,低 於由該單層多晶矽薄膜所施加之應力。 經濟部中央標準局員工消費合作社印装 ---------裝-- (請先閱t背面之:&意事項再填寫本頁) 相反地,如圖7中所示,如果由整個雙層多晶矽薄膜 施加於矽晶圓之上的應力,與由單層多晶矽薄膜(具有與 該雙層多晶矽薄膜相同的厚度)施加於矽晶圓之上的應力 相同,整個雙層多晶砍薄膜中之< 2 2 0 >方向分量的比 例,大於該單層多晶矽薄膜中之< 2 2 0 >方向分量的比 例。換言之,該雙層多晶矽薄膜的吸氣能力高於該單層多 晶矽薄膜的吸氣能力' 因此,本發明的一個目的在於提供一種矽晶圓,其具 有用於吸氣操作之一多晶矽薄膜,形成於該矽晶圓之一主 要表面(亦即,背部表面)上,並且具有高吸氣能力,同 時該矽晶圓亦受到低應力,使得其翹曲減少。 爲了達成上述目的,本發明提供一種增進之矽晶圓, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 〇 —〇 — A7 B7 五、發明説明(6 ) 其具有形成於其一主要表面(背部表面)上之一多晶矽薄 膜。該多晶矽薄膜具有由包含不同比例之< 2 2 0 >方向 分量的X層(X爲等於或大於二之整數)所組成之一多層 結構。與該矽晶圓接觸之第一多晶矽層中的< 2 2 0 >方 向分量之比例,大於疊置於該第一多晶矽層之上的第二至 第X多晶矽層中各個< 2 2 0 >方向分量之比例。 本發明也提供一種製造一矽晶圓之改進方法,該矽晶 圓具有形成於其一第一主要表面(背部表面)上之一多晶 矽薄膜,其中該多晶矽薄膜首先形成於至少該矽晶圓之第 一主要表面(背部表面)上,然後將半導體裝置將製造於 其上的矽晶圓之一第二主要表面(前表面)加以鏡面拋光 «該多晶矽層由下列步驟形成: - i ) 形成一第一_多晶矽層於至少該矽晶圓的第一主 要表面之上;以及. i i ) 將小於該第一多晶矽層而包含不同比例之< 經濟部中央標準局負工消費合作社印装_ (請先聞讀背面之注意事項再填寫本頁) 2 2 0 >方向分量的第二至第X ( X爲等於或大於二之整 數)多晶矽層,分別疊置於第一至第(X — 1 )多晶矽層 之上》 較佳地,該第一多晶矽層中之<220>方向分量的 比例,被設定爲9 0%或更大,而第二至第X多晶矽層中 之比例,被設定爲小於9 0%。其原因在於這些多晶矽薄 膜具有充分的吸氣能力,而由其施加於該矽晶圓之上的應 力降低。即使在一種具有大直徑之矽晶圓的情況下,該矽 晶圓中所產生的翹曲落在一可容許的範圍內。 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) _ 9 — 經濟部中央標準局員工消費合作社印製 A7 B7_ 五、發明説明(7 ) 更佳地,該第一多晶矽層中之< 2 2 0 >方向分量的 比例,被設定爲9 2%或更大,並且最好被設定爲9 5% 或更大。再者,該第二至第X多晶矽層中之< 2 2 0 >方 向分量的比例,被設定爲小於8 0%,並且最好被設定爲 小於7 0 % » 在本發明中,最好使該多晶矽薄膜形成—種雙層結構 。只要該多晶矽薄膜具有一種雙層結構’便可在不降低該 多晶矽薄膜之吸氣能力的情況下,減少作用於該矽晶圓之 上的應力。然而,如果該多晶矽薄膜形成一種具有三層或 更多層的薄膜,層形成過程的數目增加,使得生產力降低 〇 根據本發明,在不降低該多晶矽薄膜之吸氣能力的情 況下,作用於一矽晶圓之上的應力得以降低。因此’可提 供一種矽晶圓,即使其具有大的直徑,仍可產生小的翹曲 ,並且包含具有髙吸氣能力且形成於其背部表面上之一多 晶矽薄膜》 較佳實施例之說明 現在將說明本發明之實施例。 如圖8 A中所示,矽晶圓製造方法通常包栝一切片過 程A,用來將由一單晶製造裝置製造之一單晶矽錠,切成 圓盤狀矽晶圓;一去角過程B,用來將在該切片過程A中 所切得之該等矽晶圓的每一個之外部邊緣去角,以避免該 矽晶圓產生破裂或缺口; 一研磨過程C,用來研磨去角之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 71 : -1U ~ (請先閲讀背面之注意事項再填寫本頁) , .__f , J l^i n IT· BUI- an m m -Is-— 1^1 —^te^n nn - -I— i— I i I-1 I -1 —l· I } ^ I - - - - - n i ^^1 In 1^1 i imai an m i m A7 B7 五、發明説明(8 ) 矽晶圓,以便於其上形成一平坦之表面;一蝕刻過程D, 用來除去在經去角與研磨之矽晶圓的正面與背部表面二者 中剩餘之機械損壞;一鏡面拋光過程E,用來將經餓刻之 矽晶圓的表面拋光;以及一清潔過程F,用來清潔該矽晶 圓經過鏡面拋光之表面,以便移除拋光材料與附加之異物 . 1 〇 如圖8 B中所示,本發明一種具有形成於其背部表面 上之一多晶薄膜的矽晶圓,通常藉由在該矽晶圓於蝕刻過 程D中經過蝕刻之後,使用一低壓化學蒸汽沉積法,在該 矽晶圓之背部表面上形成一多晶層,並且藉由隨後使該矽 晶圓受到鏡面抛光過程E與清潔過程F而加以製造。可選 擇地,在該矽晶圓已於蝕刻過程D中經過蝕刻之後,藉由 將該矽晶圓之背部表p鏡面拋光,隨後使用低壓化學蒸汽 沉積法在該矽晶圓之背部表面上形成一多晶薄膜,然後使 該矽晶圓受到鏡面拋光過程E與清潔過程F,以製造該矽 晶圓。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在本發明中,該多晶矽薄膜形成一種多層結構,該多 層結構由包含不同比例的< 2 2 0 >方向分量之多個疊置 的多晶矽層所組成,而非形成一種由一單一多晶矽層所組 成之單層結構。將使用一單層多晶矽薄膜作爲一範例,描 述該製造方法的一個範例。 爲了在該矽晶圓之背部表面上形成一多晶矽薄膜,一 氧化膜必須存在於該背部表面之上。因此,首先製備具有 形成於其背部表面上之天然或化學生長的氧化膜之一矽晶 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) — 經濟部中央榡準局貝Η消費合作衽印製 A7 B7_______ 五、發明説明(9 ) 圓,或者一薄的氧化膜藉由熱氧化或化學蒸汽沉積形成於 該矽晶圓之背部表面上。 其次,使用低壓化學蒸汽沉積法,在< 2 2 0 >方向 分量的比例增加之情況下,多晶矽沉積於已形成氧化膜之 矽晶圓的背部表面上;更佳地,該比例增加至90%或更 大,藉以形成該第一多晶矽層。在此種情況下,由於該第 一多晶矽層包含許多小晶粒之矽晶,由所形成之第一多晶 矽層施加於該矽晶圓之上的應力增加。 使用低壓化學蒸汽沉積法,在第二層中之< 2 2 0 > 方向分量的比例小於第一多晶矽層中之< 2 2 0 >方向分 量的比例之情況下,多晶矽進一步沉積於該第一多晶矽層 之上;更佳地,該比例小於9 0%,藉以將第二多晶矽層 加以疊置。在此種情坪下,第二多晶矽層中之小晶粒的矽 晶數量,比第一多晶矽層中少。結果,由所形成之第二多 晶矽層施加於該矽晶圓之上的應力,比由第一多晶矽層所 施加之應力小。 該第二多晶矽層中之< 2 2 0 >方向分量的比例,可 作成小於第一多晶矽層中之< 2 2 0 >方向分量的比例; 例如,相對於形成第一多晶矽層之溫度’增加叠置第二多 晶矽層而用於低壓化學蒸汽沉積之一室內的溫度。可選擇 地,藉由改變用於低壓化學蒸汽沉積之室內的壓力或反應 氣體的流率等參數,可使該第二多晶矽層中之< 22 0 > 方向分量的比例小於該第一多晶矽層中之< 2 2 0 >方向 分量的比例》 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) — ——————---裝--I-I-訂 一 - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印装 A7 B7 _ 五、發明説明(10 ) 如上所述,在該多層多晶矽薄膜已形成於該矽晶圓之 背部表面上之後,半導體裝置將製造於該處之矽晶圓的表 面,在鏡面拋光過程E中受到鏡面拋光操作。此時’黏附 至半導體裝置將製造於該處之矽晶圓表面不必要的多晶矽 也被移除。 透過低壓化學蒸汽沉積室之使用,當該多晶矽薄膜形 成於該矽晶圓的背部表面上時,該多晶矽薄膜通常形成於 半導體裝置將製造於該處之表面上,以及該背部表面上。 同樣地,氧化膜不只形成於背部表面上,同時也形成於前 表面上。然而,爲了精簡起見,在整份說明書中以「背部 表面」作爲代表β 範例 . 首先,四個砂晶圓由藉著Czochralski方法所製造之 一單晶矽錠切得(每一切片具有15 Omm的直徑、一( 100)主要表面、630 lm的厚度、以及10 W $ c m的電阻係數)。該等矽晶圓完全由一天然氧化膜 加以覆蓋。在製造進行至下一過程之前,測量每一矽晶圓 之翹曲。 其次,經由使用一低壓化學蒸汽沉積爐,在表1中所 提供的條件之下(本發明的範例),一多層多晶矽薄膜形 成於該四個矽晶圓之一上。同時,在表1中所提供的條件 之下(比較性的範例),一單層多晶矽薄膜形成於另一矽 晶圓之上。當該多層多晶矽薄膜形成時,在第一多晶矽層 本紙張尺度適用中囷國家標準(CNS )八4規格(2!0X297公釐)~~~ ' (餚先聞讀„背面之Vi-意事項再填寫本頁)
A7 B7 五、發明説明(11 ) 形成之後,第二多晶砍層以一種未中斷之方式疊置於第— 多晶矽層之上,而不須由該爐取出矽晶圓· 表1 爐內温度 (°C) 沉積厚度 〇wm) 爐内壓力 (Pa) 反應氣體 氣體流率 (CC/min.) 本發明 的範例 第1層 620 0.75 10 SiH4 150 第2層 680 0.75 10 SiH4 150 比較性的範例 650 1.50 . 10 SiH4 150 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 由於該多晶矽薄膜已進一步形成於前表面與背部表面 之上,形成於該前表面上之多晶矽薄膜由鏡面拋光加以移 除。然後,再度測量該矽晶圓之翹曲。作用於該矽晶圓之 上的應力大小,由多fa矽薄膜形成於矽晶圓上之前所測得 的翹曲,以及形成之後所測得的翹曲之間的差異算得。再 者,所形成之多晶薄膜的方向,透過X光繞射計之使用加 以分析,藉以計算一< 2 2 0 >訊號的峰值與< 2 2 0 > 、< 1 1 1 >及< 3 1 1 >方向訊號的峰值之和的比率; 亦即,在整個雙層多晶矽薄膜中之< 2 2 0 >方向分量的 比例與在單層多晶矽薄膜中之< 2 2 0 >方向分量的比例 。表2說明此計算之結果。 表2 本發明的範例(雙層) 比較性的"IfWT單層) 應力(Pa) 1.6 - 1.7 X 10x 1-6 - ι.ΤΙΓΤο^ (220)分量(%) 98 92 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ297公釐)_ 14 - A7 B7 五、發明説明(12 由表2可看出,即使由雙層多晶矽薄膜施加於該矽晶 圓之上的應力與由單層多晶矽薄膜施加者相同,在整個雙 層多晶妙薄膜中之< 2 2 0 >方向分量的比例,大於單層 多晶矽薄膜中之< 2 2 0 >方向分量的比例。因此,已知 該雙層多晶矽薄膜之吸氣能力,高於在矽晶圓上施加等量 應力的單層多晶矽薄膜之吸氣能力。 在包含相同比例的< 2 2 0 >方向分量之情況下,一 雙層多晶矽薄膜與一單層多晶矽薄膜形成於所剩的兩個矽 晶圓之上。由雙層多晶矽薄膜施加於矽晶圓之上的應力, 低於由單層多晶矽薄_施加於矽晶圓之上的應力。結果, 已知由雙層多晶矽薄膜施加於矽晶圓之上的應力,低於由 具有相同吸氣能力之單層多晶矽薄膜施加於矽晶圓之上的 應力。 經濟部中央標準局員工消費合作社印裝 (請先閣讀背面之注**事項再填寫本頁) 本發明並未受限於上述實施例。上述實施例僅爲範例 ,而具有與附加之申請專利範圍中所描述者實質相同的結 構,並且提供相似的作用與效果者*亦包含在本發明之範 疇中。 圖式之簡要說明 圖1爲一局部橫剖面圖,顯示本發明具有一種雙層多 晶矽薄膜之一矽晶圓的一個範例; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -15 - A7 B7 五、發明説明(13 ) 圖2爲一局部橫剖面圖,顯示具有一種習知單層多晶 矽薄膜之一矽晶圓的一個範例; (請先閱讀背面之注意事項再填寫本頁) 圖3爲一圖表,說明< 2 2 0 >方向分量與該多晶矽 薄膜的吸氣能力之間的關係; 圖4爲一圖表,說明< 2 2 0 >方向分量與作用於一 矽晶圓之上的應力之間的關係; 圖5爲一圖表,說明吸氣能力與應力之間的關係; 圖6爲一圖表,說明在二矽薄膜包含相同比例的< 2 2 0 >方向分量之情況下,以作用於矽晶圓之上的應力 之觀點,一單層多晶矽薄膜與一雙層多晶矽薄膜之間的比 較結果; 圖7爲一圖表,說明在相同的應力作用於該矽晶圓之 上的情況下,該單層f晶矽薄膜中之< 2 2 0 >方向分量 的比例與該雙層多晶矽薄膜中之< 2 2 0 >方向分量的比 例之間的比較結果; 圖8 A爲一流程圖,說明未形成一多晶矽薄膜之矽晶 圓製造方法的過程(步驟)之範例;以及 經濟部中央標準局貝工消費合作社印裝 圖8 B爲一流程圖,說明形成一多晶矽薄膜之矽晶圓 製造方法的過程(步驟)之範例。 本紙張尺度適用中國國家標準(匸泌)八4規格(210'乂297公釐)_16
Claims (1)
- 六、申請專利範園 1 一種较晶圓’包括: 形成於一主要表面上之一多晶矽薄膜,該多晶矽薄 膜具有由包含不同比例之< 2 2 0 >方向分量的X層(X 爲等於或大於二之整數)所組成之一多層結構’ 其中與該矽晶圓接觸之第一多晶矽層中的<2 2 0 > 方向分量之比例,大於疊置於該第一多晶砂層之上的第二 至第X多晶矽層中各個<220>方向分量之比例。 2 .根據申請專利範圍第1項之矽晶圓’其中該第 一多晶矽層中之< 2 2 0 >方向分量的比例等於或大於 9 0 %,而第二至第X多晶矽層中之比例則小於9 0 %。. 3.根據申請專利範圍第1項之矽晶圓,其中X爲 2。 4 . 根據申請專利範圍第2項之矽晶圓,其中X爲 2。 5. —種製造一矽晶圓之方法,該矽晶圓具有形成 於一第一主要表面上之一多晶矽薄膜,該方法之步驟包括 « 經濟部中央標準局員工消費合作社印製 i ) 形成一第一多晶矽層於至少該矽晶圓的第一主 要表面之上; i i ) 將小於該第一多晶矽層而包含不同比例之< 2 2 0 >方向分量的第二至第X ( X爲等於或大於二之整 數)多晶矽層,分別疊置於第一至第(X— 1 )多晶矽餍 之上’該第一至第X多晶砂層形成該多晶矽薄膜;以及 i i i ) 將半導體裝置製造於其上的矽晶圓之一第 本紙張尺度適用中國國家標隼(CNS ) M規格(21〇><297公釐)^ A8 B8 C8 D8 六、申請專利範園 二主要表面鏡面拋光。 6 .根據申請專利範圍第5項的製造一矽晶圓之方 法,其中該第一多晶矽層中之< 2 2 0 >方向分量的比例 等於或大於9 0 %,而第二至第x多晶矽層中之比例則小 於 9 0 %。 7 .根據申請專利範圍第5項的製造一矽晶圓之方 法,其中X爲2。 8 .根據申請專利範圍第6項的製造一矽晶圓之方 法,其中X爲2。 --------— (請先閲讀背面之注意事項再填寫本頁) 訂 ,線_ 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐疒18 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09937196A JP3391184B2 (ja) | 1996-03-28 | 1996-03-28 | シリコンウエーハおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW387115B true TW387115B (en) | 2000-04-11 |
Family
ID=14245690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086103676A TW387115B (en) | 1996-03-28 | 1997-03-24 | Silicon wafer, and method of manufacturing the same |
Country Status (6)
Country | Link |
---|---|
US (1) | US5863659A (zh) |
EP (1) | EP0798770B1 (zh) |
JP (1) | JP3391184B2 (zh) |
DE (1) | DE69700554T2 (zh) |
MY (1) | MY132487A (zh) |
TW (1) | TW387115B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107533952A (zh) * | 2015-06-09 | 2018-01-02 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3090201B2 (ja) * | 1997-06-04 | 2000-09-18 | 日本電気株式会社 | 多結晶シリコン膜及び半導体装置 |
US6479166B1 (en) | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
US6268068B1 (en) * | 1998-10-06 | 2001-07-31 | Case Western Reserve University | Low stress polysilicon film and method for producing same |
JP2002231665A (ja) * | 2001-02-06 | 2002-08-16 | Sumitomo Metal Ind Ltd | エピタキシャル膜付き半導体ウエーハの製造方法 |
US8846500B2 (en) | 2010-12-13 | 2014-09-30 | Semiconductor Components Industries, Llc | Method of forming a gettering structure having reduced warpage and gettering a semiconductor wafer therewith |
JP6118757B2 (ja) * | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6100200B2 (ja) * | 2014-04-24 | 2017-03-22 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN113035688B (zh) * | 2019-12-09 | 2023-02-28 | 华润微电子(重庆)有限公司 | 一种半导体结构及其制作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
US4608096A (en) * | 1983-04-04 | 1986-08-26 | Monsanto Company | Gettering |
US5189508A (en) * | 1988-03-30 | 1993-02-23 | Nippon Steel Corporation | Silicon wafer excelling in gettering ability and method for production thereof |
JPH07120657B2 (ja) * | 1988-04-05 | 1995-12-20 | 三菱電機株式会社 | 半導体基板 |
JP3063143B2 (ja) * | 1990-10-29 | 2000-07-12 | 日本電気株式会社 | Si基板の製造方法 |
JP2649876B2 (ja) * | 1991-05-08 | 1997-09-03 | 三菱電機株式会社 | 基 板 |
DE4304849C2 (de) * | 1992-02-21 | 2000-01-27 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
JPH0722428A (ja) * | 1993-06-30 | 1995-01-24 | Sony Corp | シリコンウェハの製造方法及びシリコンウェハ |
JP3232168B2 (ja) * | 1993-07-02 | 2001-11-26 | 三菱電機株式会社 | 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置 |
-
1996
- 1996-03-28 JP JP09937196A patent/JP3391184B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-24 TW TW086103676A patent/TW387115B/zh not_active IP Right Cessation
- 1997-03-24 US US08/826,440 patent/US5863659A/en not_active Expired - Fee Related
- 1997-03-26 DE DE69700554T patent/DE69700554T2/de not_active Expired - Fee Related
- 1997-03-26 EP EP97302060A patent/EP0798770B1/en not_active Expired - Lifetime
- 1997-03-27 MY MYPI97001321A patent/MY132487A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107533952A (zh) * | 2015-06-09 | 2018-01-02 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
CN107533952B (zh) * | 2015-06-09 | 2020-08-21 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
MY132487A (en) | 2007-10-31 |
JP3391184B2 (ja) | 2003-03-31 |
EP0798770A3 (en) | 1998-02-25 |
DE69700554T2 (de) | 2000-04-13 |
DE69700554D1 (de) | 1999-11-04 |
US5863659A (en) | 1999-01-26 |
EP0798770A2 (en) | 1997-10-01 |
EP0798770B1 (en) | 1999-09-29 |
JPH09266213A (ja) | 1997-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW389956B (en) | Modified high density plasma enhanced chemical vapor deposition dielectric used for improve CMP performance of dielectric planarization | |
US20170263444A1 (en) | Reflective mask blank, method for manufacturing same, reflective mask, method for manufacturing same, and method for manufacturing semiconductor device | |
TW387115B (en) | Silicon wafer, and method of manufacturing the same | |
EP0326077B1 (en) | Circuit board | |
WO2015012151A1 (ja) | 多層反射膜付き基板、euvリソグラフィー用反射型マスクブランク、euvリソグラフィー用反射型マスク及びその製造方法、並びに半導体装置の製造方法 | |
TW399257B (en) | Method for manufacturing a semiconductor wafer which is coated on one side and provided with a finish | |
JP2016130789A (ja) | Euvマスク用ペリクル | |
JP3447477B2 (ja) | 半導体基板を研磨する方法 | |
JPH08321445A (ja) | マイクロデバイス基板およびマイクロデバイス基板の製造方法 | |
US5849636A (en) | Method for fabricating a semiconductor wafer | |
JPH07102368A (ja) | 薄膜の形成方法 | |
TW201933301A (zh) | 可撓性顯示器及其製造方法 | |
KR100801736B1 (ko) | 증가된 센싱마진을 갖는 반도체 메모리소자의 제조방법 | |
TW463222B (en) | Semiconductor wafer, manufacturing method of semiconductor wafer and semiconductor apparatus | |
US9222168B2 (en) | Forming method of laminated structure by internal oxidation | |
JPH0587991A (ja) | Sor用ミラー | |
TW502337B (en) | Method for reducing WSix grain and its structure | |
JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
JPS6152572B2 (zh) | ||
TW506008B (en) | Semiconductor wafer manufacturing process | |
JP2005109149A (ja) | 半導体ウエハの製造方法 | |
TWI303845B (en) | A method of depositing a dielectric film | |
CN102005409A (zh) | 双镶嵌结构制作方法 | |
WO2022057342A1 (zh) | 半导体结构及其制作方法 | |
KR19990088477A (ko) | 엑스-선마스크및그의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |